本发明提供一种静电放电防护装置及其操作方法。静电放电防护装置包括静电放电电流轨线、静电放电防护组件串以及偏压电路。静电放电防护组件串的第一端与第二端分别电性连接至静电放电电流轨线与信号焊垫。其中，静电放电防护组件串包含相互串联的第一静电放电防护组件与第二静电放电防护组件。偏压电路电性连接至静电放电防护组件串，以提供偏压电压至第一静电放电防护组件与第二静电放电防护组件之间的共同连接节点。本发明可以降低静电放电防护组件串的寄生电容的电容值。
1.一种静电放电防护装置，其特征在于，所述静电放电防护装置包括：
第一静电放电防护组件串，其第一端与第二端分别电性连接至所述第一静电放电电流轨线与信号焊垫，其中所述第一静电放电防护组件串包含相互串联的第一静电放电防护组件与第二静电放电防护组件；
第一偏压电路，电性连接至所述第一静电放电防护组件串以提供第一偏压电压至所述第一静电放电防护组件与所述第二静电放电防护组件之间的第一共同连接节点，其中所述第一偏压电压用来增加所述第一静电放电防护组件与所述第二静电放电防护组件中至少其中一者的跨压；以及第一硅控整流器，其第一端电性连接至所述第一静电放电电流轨线，所述第一硅控整流器的第二端电性连接至所述信号焊垫。
2.根据权利要求1所述的静电放电防护装置，其特征在于，所述第一静电放电电流轨线为供电电压轨线或是接地电压轨线。
3.根据权利要求1所述的静电放电防护装置，其特征在于，所述第一静电放电防护组件的阳极电性连接至所述信号焊垫，所述第一静电放电防护组件的阴极与所述第二静电放电防护组件的阳极电性连接至所述第一共同连接节点，所述第二静电放电防护组件的阴极电性连接至所述第一静电放电电流轨线。
4.根据权利要求3所述的静电放电防护装置，其特征在于，所述第一偏压电压大于原分压，而所述原分压为当所述第一偏压电路未电性连接至所述第一静电放电防护组件串时所述第一共同连接节点的电压。
5.根据权利要求1所述的静电放电防护装置，其特征在于，所述第一静电放电防护组件的阴极电性连接至所述信号焊垫，所述第一静电放电防护组件的阳极与所述第二静电放电防护组件的阴极电性连接至所述第一共同连接节点，所述第二静电放电防护组件的阳极电性连接至所述第一静电放电电流轨线。
6.根据权利要求5所述的静电放电防护装置，其特征在于，所述第一偏压电压小于原分压，而所述原分压为当所述第一偏压电路未电性连接至所述第一静电放电防护组件串时所述第一共同连接节点的电压。
7.根据权利要求1所述的静电放电防护装置，其特征在于，所述第一静电放电防护组件串还包含与所述第一静电放电防护组件与所述第二静电放电防护组件相互串联的第三静电放电防护组件，所述第一静电放电防护组件的阳极电性连接至所述信号焊垫，所述第一静电放电防护组件的阴极与所述第二静电放电防护组件的阳极电性连接至所述第一共同连接节点，所述第二静电放电防护组件的阴极与所述第三静电放电防护组件的阳极电性连接至第二共同连接节点，所述第三静电放电防护组件的阴极电性连接至所述第一静电放电电流轨线。
8.根据权利要求7所述的静电放电防护装置，其特征在于，所述第一偏压电路更提供第二偏压电压至所述第二共同连接节点；所述第一偏压电压大于第一原分压，以及所述第二偏压电压小于第二原分压；所述第一原分压为当所述第一偏压电路未电性连接至所述第一静电放电防护组件串时所述第一共同连接节点的电压；以及所述第二原分压为当所述第一偏压电路未电性连接至所述第一静电放电防护组件串时所述第二共同连接节点的电压。
9.根据权利要求1所述的静电放电防护装置，其特征在于，所述第一静电放电防护组件串还包含与所述第一静电放电防护组件与所述第二静电放电防护组件相互串联的第三静电放电防护组件，所述第一静电放电防护组件的阴极电性连接至所述信号焊垫，所述第一静电放电防护组件的阳极与所述第二静电放电防护组件的阴极电性连接至所述第一共同连接节点，所述第二静电放电防护组件的阳极与所述第三静电放电防护组件的阴极电性连接至第二共同连接节点，所述第三静电放电防护组件的阳极电性连接至所述第一静电放电电流轨线。
10.根据权利要求9所述的静电放电防护装置，其特征在于，所述第一偏压电路更提供第二偏压电压至所述第二共同连接节点；所述第一偏压电压小于第一原分压，以及所述第二偏压电压大于第二原分压；所述第一原分压为当所述第一偏压电路未电性连接至所述第一静电放电防护组件串时所述第一共同连接节点的电压；以及所述第二原分压为当所述第一偏压电路未电性连接至所述第一静电放电防护组件串时所述第二共同连接节点的电压。
11.根据权利要求1所述的静电放电防护装置，其特征在于，所述第一偏压电路包括：二极管，其阳极电性连接至所述第一静电放电电流轨线，所述二极管的阴极电性连接至所述第一共同连接节点。
12.根据权利要求1所述的静电放电防护装置，其特征在于，所述第一偏压电路包括：P型晶体管，其源极电性连接至所述第一静电放电电流轨线，所述P型晶体管的栅极与漏极电性连接至所述第一共同连接节点。
13.根据权利要求1所述的静电放电防护装置，其特征在于，所述第一偏压电路包括：二极管，其阳极电性连接至所述第一静电放电电流轨线；以及
电阻，其第一端与第二端分别电性连接至所述二极管的阴极与所述第一共同连接节点。
14.根据权利要求1所述的静电放电防护装置，其特征在于，所述第一偏压电路包括：P型晶体管，其源极电性连接至所述第一静电放电电流轨线；以及
电阻，其第一端电性连接至所述P型晶体管的栅极与漏极，所述电阻的第二端电性连接至所述第一共同连接节点。
15.根据权利要求1所述的静电放电防护装置，其特征在于，所述第一偏压电路包括：P型晶体管，其源极电性连接至所述第一静电放电电流轨线；以及
电阻，其第一端电性连接至所述P型晶体管的漏极，所述电阻的第二端电性连接至所述第一共同连接节点与所述P型晶体管的栅极。
16.根据权利要求1所述的静电放电防护装置，其特征在于，所述第一偏压电路包括：电阻串，其第一端与第二端分别电性连接至所述第一静电放电电流轨线与参考电压，所述电阻串的分压节点电性连接至所述第一共同连接节点。
17.根据权利要求1所述的静电放电防护装置，其特征在于，所述第一偏压电路包括：二极管，其阴极电性连接至所述第一静电放电电流轨线，所述二极管的阳极电性连接至所述第一共同连接节点。
18.根据权利要求1所述的静电放电防护装置，其特征在于，所述第一偏压电路包括：N型晶体管，其源极电性连接至所述第一静电放电电流轨线，所述N型晶体管的栅极与漏极电性连接至所述第一共同连接节点。
19.根据权利要求1所述的静电放电防护装置，其特征在于，所述第一偏压电路包括：二极管，其阴极电性连接至所述第一静电放电电流轨线；以及
电阻，其第一端与第二端分别电性连接至所述二极管的阳极与所述第一共同连接节点。
20.根据权利要求1所述的静电放电防护装置，其特征在于，所述第一偏压电路包括：N型晶体管，其源极电性连接至所述第一静电放电电流轨线；以及
电阻，其第一端电性连接至所述N型晶体管的栅极与漏极，所述电阻的第二端电性连接至所述第一共同连接节点。
21.根据权利要求1所述的静电放电防护装置，其特征在于，所述第一偏压电路包括：N型晶体管，其源极电性连接至所述第一静电放电电流轨线；以及
电阻，其第一端电性连接至所述N型晶体管的漏极，所述电阻的第二端电性连接至所述第一共同连接节点与所述N型晶体管的栅极。
22.根据权利要求1所述的静电放电防护装置，其特征在于，所述第一偏压电路包括：电阻串，其第一端与第二端分别电性连接至所述第一静电放电电流轨线与系统电压，所述电阻串的分压节点电性连接至所述第一共同连接节点。
23.根据权利要求1所述的静电放电防护装置，其特征在于，所述静电放电防护装置还包括：第二静电放电电流轨线；
第二静电放电防护组件串，其第一端与第二端分别电性连接至所述第二静电放电电流轨线与所述信号焊垫，其中所述第二静电放电防护组件串包含相互串联的第三静电放电防护组件与第四静电放电防护组件；以及第二偏压电路，电性连接至所述第二静电放电防护组件串以提供第二偏压电压至所述第三静电放电防护组件与所述第四静电放电防护组件之间的第二共同连接节点。
24.根据权利要求23所述的静电放电防护装置，其特征在于，所述第一硅控整流器的阴极电性连接至所述第一静电放电电流轨线，所述第一硅控整流器的阳极电性连接至所述信号焊垫，且所述静电放电防护装置还包括：第二硅控整流器，其阴极电性连接至所述信号焊垫，所述第二硅控整流器的阳极电性连接至所述第二静电放电电流轨线。
25.一种静电放电防护装置的操作方法，其特征在于，所述操作方法包括：提供第一静电放电电流轨线；
提供第一静电放电防护组件串，其中所述第一静电放电防护组件串的第一端与第二端分别电性连接至所述第一静电放电电流轨线与信号焊垫，以及所述第一静电放电防护组件串包含相互串联的第一静电放电防护组件与第二静电放电防护组件；
由第一偏压电路提供第一偏压电压至所述第一静电放电防护组件与所述第二静电放电防护组件之间的第一共同连接节点，其中所述第一偏压电压用来增加所述第一静电放电防护组件与所述第二静电放电防护组件中至少其中一者的跨压；以及提供第一硅控整流器，其中所述第一硅控整流器的第一端电性连接至所述第一静电放电电流轨线，所述第一硅控整流器的第二端电性连接至所述信号焊垫。
26.一种静电放电防护装置，其特征在于，所述静电放电防护装置包括：第一静电放电电流轨线；
第一静电放电防护组件串，其第一端与第二端分别电性连接至所述第一静电放电电流轨线与信号焊垫，其中所述第一静电放电防护组件串包含相互串联的第一硅控整流器与第二硅控整流器；以及第一偏压电路，电性连接至所述第一硅控整流器的栅极以提供第一偏压电压，其中所述第一偏压电压用来增加所述第一硅控整流器的跨压。
27.根据权利要求26所述的静电放电防护装置，其特征在于，所述第一静电放电电流轨线为供电电压轨线或是接地电压轨线。
28.根据权利要求26所述的静电放电防护装置，其特征在于，所述第一硅控整流器的阳极电性连接至所述信号焊垫，所述第一硅控整流器的阴极电性连接至所述第二硅控整流器的阳极，所述第二硅控整流器的阴极电性连接至所述第一静电放电电流轨线。
29.根据权利要求28所述的静电放电防护装置，其特征在于，所述第一偏压电压大于原分压；以及所述原分压为当所述第一偏压电路未电性连接至所述第一静电放电防护组件串时所述第一硅控整流器的所述栅极的电压。
30.根据权利要求26所述的静电放电防护装置，其特征在于，所述第一硅控整流器的阴极电性连接至所述信号焊垫，所述第一硅控整流器的阳极电性连接至所述第二硅控整流器的阴极，所述第二硅控整流器的阳极电性连接至所述第一静电放电电流轨线。
31.根据权利要求30所述的静电放电防护装置，其特征在于，所述第一偏压电压小于原分压；以及所述原分压为当所述第一偏压电路未电性连接至所述第一静电放电防护组件串时所述第一硅控整流器的所述栅极的电压。
32.根据权利要求26所述的静电放电防护装置，其特征在于，所述静电放电防护装置还包括：第二静电放电电流轨线；
第二静电放电防护组件串，其第一端与第二端分别电性连接至所述第二静电放电电流轨线与所述信号焊垫，其中所述第二静电放电防护组件串包含相互串联的第三硅控整流器与第四硅控整流器；以及第二偏压电路，电性连接至所述第二静电放电防护组件串以提供第二偏压电压至所述第三硅控整流器的栅极。
33.一种静电放电防护装置的操作方法，其特征在于，所述操作方法包括：提供第一静电放电电流轨线；
提供第一静电放电防护组件串，其中所述第一静电放电防护组件串的第一端与第二端分别电性连接至所述第一静电放电电流轨线与信号焊垫，以及所述第一静电放电防护组件串包含相互串联的第一硅控整流器与第二硅控整流器；以及由第一偏压电路提供第一偏压电压至所述第一硅控整流器的栅极，其中所述第一偏压电压用来增加所述第一硅控整流器的跨压。
静电放电防护装置及其操作方法
技术领域
[0001] 本发明涉及一种静电放电防护电路，尤其涉及一种高频电路的静电放电防护装置及其操作方法。
背景技术
[0002] 为了保护集成电路的内部电路免受静电放电(electrostatic discharge，简称ESD)电流的破坏，必须在电源轨线(power rail)与信号焊垫(signal pad)之间配置可以实时传输大量ESD电流的ESD防护组件。当信号焊垫发生ESD正脉冲时，此ESD防护组件可以将信号焊垫的ESD电流实时导引至至电源轨线。当信号焊垫发生ESD负脉冲时，此ESD防护组件可以从电源轨线(或接地轨线)传输电流至信号焊垫。
[0003] 此ESD防护组件具有寄生电容。在一些低频电路的应用中，ESD防护组件的寄生电容可能可以被容忍。然而，在一些高频电路的应用中，ESD防护组件的寄生电容可能会影响信号焊垫的高频信号而影响信号完整性。在不影响ESD防护组件的ESD防护能力下，如何降低ESD防护组件的寄生电容的电容值，是ESD防护领域所努力的课题。
发明内容
[0004] 本发明提供一种静电放电(electrostatic discharge，简称ESD)防护装置及其操作方法，可以降低ESD防护组件串的寄生电容的电容值。
[0005] 本发明的实施例提供一种ESD防护装置，包括第一ESD电流轨线(ESD current rail)、第一ESD防护组件串以及第一偏压电路。第一ESD防护组件串的第一端与第二端分别电性连接至第一ESD电流轨线与信号焊垫(signal pad)。其中，第一ESD防护组件串包含相互串联的第一ESD防护组件与第二ESD防护组件。第一偏压电路电性连接至第一ESD防护组件串，以提供第一偏压电压至第一ESD防护组件与第二ESD防护组件之间的第一共同连接节点。
[0006] 本发明的实施例提供一种ESD防护装置的操作方法，包括：提供第一ESD电流轨线；提供第一ESD防护组件串，其中第一ESD防护组件串的第一端与第二端分别电性连接至第一ESD电流轨线与信号焊垫，以及第一ESD防护组件串包含相互串联的第一ESD防护组件与第二ESD防护组件；以及由第一偏压电路提供第一偏压电压至第一ESD防护组件与第二ESD防护组件之间的第一共同连接节点。
[0007] 本发明的实施例提供一种ESD防护装置，包括第一ESD电流轨线、第一ESD防护组件串以及第一偏压电路。第一ESD防护组件串的第一端与第二端分别电性连接至第一ESD电流轨线与信号焊垫。其中，第一ESD防护组件串包含相互串联的第一硅控整流器与第二硅控整流器。第一偏压电路电性连接至第一硅控整流器的栅极，以提供第一偏压电压。
[0008] 本发明的实施例提供一种ESD防护装置的操作方法。此操作方法包括：提供第一ESD电流轨线；提供第一ESD防护组件串，其中第一ESD防护组件串的第一端与第二端分别电性连接至第一ESD电流轨线与信号焊垫，以及第一ESD防护组件串包含相互串联的第一硅控整流器与第二硅控整流器；以及由第一偏压电路提供第一偏压电压至第一硅控整流器的栅极。
[0009] 在本发明的一实施例中，上述的第一静电放电电流轨线为供电电压轨线或是接地电压轨线。
[0010] 在本发明的一实施例中，上述的第一静电放电防护组件的阳极电性连接至该信号焊垫，第一静电放电防护组件的阴极与第二静电放电防护组件的阳极电性连接至第一共同连接节点，第二静电放电防护组件的阴极电性连接至第一静电放电电流轨线。
[0011] 在本发明的一实施例中，上述的第一偏压电压大于原分压，而所述原分压为当第一偏压电路未电性连接至第一静电放电防护组件串时第一共同连接节点的电压。
[0012] 在本发明的一实施例中，上述的第一静电放电防护组件的阴极电性连接至信号焊垫，第一静电放电防护组件的阳极与第二静电放电防护组件的阴极电性连接至第一共同连接节点，第二静电放电防护组件的阳极电性连接至第一静电放电电流轨线。
[0013] 在本发明的一实施例中，上述的第一偏压电压小于原分压，而所述原分压为当第一偏压电路未电性连接至第一静电放电防护组件串时第一共同连接节点的电压。
[0014] 在本发明的一实施例中，上述的第一静电放电防护组件串还包含与第一静电放电防护组件与第二静电放电防护组件相互串联的第三静电放电防护组件。第一静电放电防护组件的阳极电性连接至信号焊垫。第一静电放电防护组件的阴极与第二静电放电防护组件的阳极电性连接至第一共同连接节点。第二静电放电防护组件的阴极与第三静电放电防护组件的阳极电性连接至第二共同连接节点。第三静电放电防护组件的阴极电性连接至第一静电放电电流轨线。
[0015] 在本发明的一实施例中，上述的第一偏压电路更提供第二偏压电压至第二共同连接节点。第一偏压电压大于第一原分压，以及第二偏压电压小于第二原分压。第一原分压为当第一偏压电路未电性连接至第一静电放电防护组件串时第一共同连接节点的电压。第二原分压为当第一偏压电路未电性连接至第一静电放电防护组件串时第二共同连接节点的电压。
[0016] 在本发明的一实施例中，上述的第一静电放电防护组件串还包含与第一静电放电防护组件与第二静电放电防护组件相互串联的第三静电放电防护组件。第一静电放电防护组件的阴极电性连接至信号焊垫。第一静电放电防护组件的阳极与第二静电放电防护组件的阴极电性连接至第一共同连接节点。第二静电放电防护组件的阳极与第三静电放电防护组件的阴极电性连接至第二共同连接节点。第三静电放电防护组件的阳极电性连接至第一静电放电电流轨线。
[0017] 在本发明的一实施例中，上述的第一偏压电路更提供第二偏压电压至第二共同连接节点。第一偏压电压小于第一原分压，以及第二偏压电压大于第二原分压。第一原分压为当第一偏压电路未电性连接至第一静电放电防护组件串时第一共同连接节点的电压。第二原分压为当第一偏压电路未电性连接至第一静电放电防护组件串时第二共同连接节点的电压。
[0018] 在本发明的一实施例中，上述的第一偏压电路包括二极管。二极管的阳极电性连接至第一静电放电电流轨线。二极管的阴极电性连接至第一共同连接节点。
[0019] 在本发明的一实施例中，上述的第一偏压电路包括P型晶体管。P型晶体管的源极电性连接至第一静电放电电流轨线。P型晶体管的栅极与漏极电性连接至第一共同连接节点。
[0020] 在本发明的一实施例中，上述的第一偏压电路包括二极管以及电阻。二极管的阳极电性连接至第一静电放电电流轨线。电阻的第一端与第二端分别电性连接至二极管的阴极与第一共同连接节点。
[0021] 在本发明的一实施例中，上述的第一偏压电路包括P型晶体管以及电阻。P型晶体管的源极电性连接至第一静电放电电流轨线。电阻的第一端电性连接至P型晶体管的栅极与漏极。电阻的第二端电性连接至第一共同连接节点。
[0022] 在本发明的一实施例中，上述的第一偏压电路包括P型晶体管以及电阻。P型晶体管的源极电性连接至第一静电放电电流轨线。电阻的第一端电性连接至P型晶体管的漏极。电阻的第二端电性连接至第一共同连接节点与P型晶体管的栅极。
[0023] 在本发明的一实施例中，上述的第一偏压电路包括电阻串。电阻串的第一端与第二端分别电性连接至第一静电放电电流轨线与参考电压，电阻串的分压节点电性连接至第一共同连接节点。
[0024] 在本发明的一实施例中，上述的第一偏压电路包括二极管。二极管的阴极电性连接至第一静电放电电流轨线。二极管的阳极电性连接至第一共同连接节点。
[0025] 在本发明的一实施例中，上述的第一偏压电路包括N型晶体管。N型晶体管的源极电性连接至第一静电放电电流轨线。N型晶体管的栅极与漏极电性连接至第一共同连接节点。
[0026] 在本发明的一实施例中，上述的第一偏压电路包括二极管以及电阻。二极管的阴极电性连接至第一静电放电电流轨线。电阻的第一端与第二端分别电性连接至二极管的阳极与第一共同连接节点。
[0027] 在本发明的一实施例中，上述的第一偏压电路包括N型晶体管以及电阻。N型晶体管的源极电性连接至第一静电放电电流轨线。电阻的第一端电性连接至N型晶体管的栅极与漏极。电阻的第二端电性连接至第一共同连接节点。
[0028] 在本发明的一实施例中，上述的第一偏压电路包括N型晶体管以及电阻。N型晶体管的源极电性连接至第一静电放电电流轨线。电阻的第一端电性连接至N型晶体管的漏极。电阻的第二端电性连接至第一共同连接节点与N型晶体管的栅极。
[0029] 在本发明的一实施例中，上述的第一偏压电路包括电阻串。电阻串的第一端与第二端分别电性连接至第一静电放电电流轨线与系统电压。电阻串的分压节点电性连接至第一共同连接节点。
[0030] 在本发明的一实施例中，上述的静电放电防护装置还包括第二静电放电电流轨线、第二静电放电防护组件串以及第二偏压电路。第二静电放电防护组件串的第一端与第二端分别电性连接至第二静电放电电流轨线与信号焊垫。第二静电放电防护组件串包含相互串联的第三静电放电防护组件与第四静电放电防护组件。第二偏压电路电性连接至第二静电放电防护组件串以提供第二偏压电压至第三静电放电防护组件与第四静电放电防护组件之间的第二共同连接节点。
[0031] 在本发明的一实施例中，上述的静电放电防护装置还包括第一硅控整流器以及第二硅控整流器。第一硅控整流器的阴极电性连接至第一静电放电电流轨线。第一硅控整流器的阳极电性连接至信号焊垫。第二硅控整流器的阴极电性连接至信号焊垫。第二硅控整流器的阳极电性连接至第二静电放电电流轨线。
[0032] 在本发明的一实施例中，上述的第一硅控整流器的阳极电性连接至信号焊垫，第一硅控整流器的阴极电性连接至第二硅控整流器的阳极，第二硅控整流器的阴极电性连接至第一静电放电电流轨线。
[0033] 在本发明的一实施例中，上述的第一偏压电压大于原分压。所述原分压为当第一偏压电路未电性连接至第一静电放电防护组件串时第一硅控整流器的栅极的电压。
[0034] 在本发明的一实施例中，上述的第一硅控整流器的阴极电性连接至信号焊垫，第一硅控整流器的阳极电性连接至第二硅控整流器的阴极，第二硅控整流器的阳极电性连接至第一静电放电电流轨线。
[0035] 在本发明的一实施例中，上述的第一偏压电压小于原分压。所述原分压为当第一偏压电路未电性连接至第一静电放电防护组件串时第一硅控整流器的栅极的电压。
[0036] 在本发明的一实施例中，上述的静电放电防护装置还包括第二静电放电电流轨线、第二静电放电防护组件串以及第二偏压电路。第二静电放电防护组件串的第一端与第二端分别电性连接至第二静电放电电流轨线与信号焊垫。第二静电放电防护组件串包含相互串联的第三硅控整流器与第四硅控整流器。第二偏压电路电性连接至第二静电放电防护组件串，以提供第二偏压电压至第三硅控整流器的栅极。
[0037] 基于上述，本发明诸实施例所述ESD防护装置及其操作方法可以增加ESD防护组件串中至少一个ESD防护组件的跨压(ESD防护组件的两端电压差)。ESD防护组件的跨压越大，ESD防护组件的寄生电容的电容值越小。因此，本发明诸实施例所述ESD防护装置及其操作方法可以降低ESD防护组件串的寄生电容的电容值。
[0038] 为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
[0039] 图1显示了一种已知的集成电路的电路方框示意图；
[0040] 图2显示了另一种已知的集成电路的电路方框示意图；
[0041] 图3是依照本发明实施例所显示一种集成电路的电路方框示意图；
[0042] 图4是依照本发明一实施例说明一种静电放电防护装置的操作方法的流程示意图；
[0043] 图5是说明二极管的跨压与寄生电容的特性曲线示意图；
[0044] 图6是依照本发明一实施例说明图3所示偏压电路的电路示意图；
[0045] 图7是依照本发明另一实施例说明图3所示偏压电路的电路示意图；
[0046] 图8是依照本发明又一实施例说明图3所示偏压电路的电路示意图；
[0047] 图9是依照本发明再一实施例说明图3所示偏压电路的电路示意图；
[0048] 图10是依照本发明更一实施例说明图3所示偏压电路的电路示意图；
[0049] 图11是依照本发明另一实施例说明图3所示偏压电路的电路示意图；
[0050] 图12是依照本发明一实施例说明图3所示ESD防护组件串的电路示意图；
[0051] 图13是依照本发明另一实施例说明图3所示ESD防护组件串的电路示意图；
[0052] 图14是依照本发明一实施例说明图13所示偏压电路的电路示意图；
[0053] 图15是依照本发明另一实施例说明集成电路的电路方框示意图；
[0054] 图16是依照本发明又一实施例说明集成电路的电路方框示意图；
[0055] 图17是依照本发明另一实施例说明一种静电放电防护装置的操作方法的流程示意图。
[0056] 附图标记：
[0057] 100、200、300、1500、1600：集成电路
[0058] 110、310：信号焊垫
[0059] 120、320：内部电路
[0060] 130、140、231、232、241、242、620、640：二极管
[0061] 150、350：电源钳压电路
[0062] 230、240、330、340、1630、1640：ESD防护组件串
[0063] 331、332、333、341、342、343：ESD防护组件
[0064] 360、370：偏压电路
[0065] 610、630、1120、1140：电压源
[0066] 710：P型晶体管
[0067] 720：N型晶体管
[0068] 810、820、910、920、1411、1412、1413、1421、1422、1423：电阻[0069] 1110、1130：电阻串
[0070] 1510、1520、1631、1632、1641、1642：硅控整流器
[0071] GND：接地电压轨线
[0072] N31、N32、N33、N34：共同连接节点
[0073] S410、S420、S1710、S1720：步骤
[0074] V31、V32、V33、V34：偏压电压
[0075] Vdd：供电电压轨线
具体实施方式
[0076] 在本案说明书全文(包括申请专利范围)中所使用的“耦接(或连接)”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。另外，凡可能之处，在图式及实施方式中使用相同标号的组件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的组件/构件/步骤可以相互参照相关说明。
[0077] 图1显示了一种已知的集成电路100的电路方框示意图。集成电路100包括信号焊垫(signal pad)110、内部电路120、二极管130、二极管140、供电电压轨线(supply voltage rail)Vdd、接地电压轨线GND以及电源钳压电路(power clamp circuit)150。信号焊垫110耦接至内部电路120。内部电路120表示集成电路100的核心电路(core circuit)和/或功能电路。二极管130(ESD防护组件)的阴极电性连接至供电电压轨线Vdd。二极管130的阳极电性连接至信号焊垫110。二极管140(ESD防护组件)的阴极电性连接至信号焊垫110。二极管140的阳极电性连接至接地电压轨线GND。电源钳压电路150电性连接于供电电压轨线Vdd与接地电压轨线GND之间。电源钳压电路150可以是已知ESD钳压电路，故不再赘述。
[0078] 当ESD正脉冲发生于信号焊垫110时，ESD电流可以经由二极管130而被导引至供电电压轨线Vdd；或是，ESD电流可以经由二极管130、供电电压轨线Vdd与电源钳压电路150而被导引至接地电压轨线GND。当ESD负脉冲发生于信号焊垫110时，ESD电流可以从接地电压轨线GND经由二极管140而被导引至信号焊垫110；或是，ESD电流可以从供电电压轨线Vdd经由电源钳压电路150、接地电压轨线GND与二极管140而被导引至信号焊垫110。因此，内部电路120可以被保护，而避免ESD电流烧毁内部电路120。图1所述内容可以参照M.-D.Ker、W.-Y.Lo、C.-M.Lee、C.-P.Chen与H.-S.Kao所著作的论文“ESD protection design for 900-MHz RF receiver with 8-kV HBM ESD robustness”(IEEE Radio Frequency Integrated Circuits Symp.Dig.,2002,pp.427-430)。
[0079] 图2显示了另一种已知的集成电路200的电路方框示意图。集成电路200包括信号焊垫110、内部电路120、ESD防护组件串230、ESD防护组件串240、供电电压轨线Vdd、接地电压轨线GND以及电源钳压电路150。图2所示信号焊垫110、内部电路120、供电电压轨线Vdd、接地电压轨线GND以及电源钳压电路150可以参照图1的相关说明。ESD防护组件串230电性连接于供电电压轨线Vdd与信号焊垫110之间。ESD防护组件串240电性连接于信号焊垫110与接地电压轨线GND之间。图2所示ESD防护组件串230、ESD防护组件串240与电源钳压电路150的ESD防护操作可以参照图1所示二极管130、二极管140与电源钳压电路150的相关说明而类推，故不再赘述。
[0080] 图2所示ESD防护组件串230包括二极管231与二极管232。二极管231(ESD防护组件)的阳极电性连接至信号焊垫110。二极管231的阴极电性连接至二极管232(ESD防护组件)的阳极。二极管232的阴极电性连接至供电电压轨线Vdd。ESD防护组件串240包括二极管241与二极管242。二极管241(ESD防护组件)的阴极电性连接至信号焊垫110。二极管241的阳极电性连接至二极管242(ESD防护组件)的阴极。二极管242的阳极电性连接至接地电压轨线GND。为了方便说明，假设二极管231、二极管232、二极管241与二极管242的特性(例如寄生电容的电容值)相同于图1所示二极管130与二极管140的特性。二极管231的寄生电容与二极管232的寄生电容串联于供电电压轨线Vdd与信号焊垫110之间，使得图2所示ESD防护组件串230的寄生电容的电容值小于图1所示二极管130的寄生电容的电容值(图2所示ESD防护组件串230的寄生电容的电容值是图1所示二极管130的寄生电容的电容值的一半)。以此类推，图2所示ESD防护组件串240的寄生电容的电容值是图1所示二极管140的寄生电容的电容值的一半。图2所述内容可以参照C.-Y.Lin、M.-L.Fan、M.-D.Ker、L.-W.Chu、J.-C.Tseng与M.-H.Song所著作的论文“Improving ESD robustness of stacked diodes with embedded SCR for RF applications in 65-nm CMOS”(Proc.IEEE International Reliability Physics Symp.,2014)。
[0081] 图3是依照本发明实施例所显示一种集成电路300的电路方框示意图。集成电路300包括信号焊垫310、内部电路320、ESD防护组件串330、ESD防护组件串340、电源钳压电路
350、偏压电路360以及偏压电路370。集成电路300还包括二个ESD电流轨线，例如图3所示供电电压轨线Vdd与接地电压轨线GND。图3所示信号焊垫310、内部电路320、ESD防护组件串
330、ESD防护组件串340、供电电压轨线Vdd、接地电压轨线GND以及电源钳压电路350可以参照图1所示信号焊垫110、内部电路120、二极管130、二极管140、供电电压轨线Vdd、接地电压轨线GND以及电源钳压电路150的相关说明，以和/或是参照图2所示信号焊垫110、内部电路
120、ESD防护组件串230、ESD防护组件串240、供电电压轨线Vdd、接地电压轨线GND以及电源钳压电路150的相关说明，故不再赘述。
[0082] 请参照图3，ESD防护组件串330的第一端与第二端分别电性连接至供电电压轨线Vdd(相当于一个ESD电流轨线)与信号焊垫310。其中，ESD防护组件串330包含相互串联的ESD防护组件331与ESD防护组件332。ESD防护组件串340的第一端与第二端分别电性连接至接地电压轨线GND(相当于另一个ESD电流轨线)与信号焊垫310。其中，ESD防护组件串340包含相互串联的ESD防护组件341与ESD防护组件342。于本实施例中，ESD防护组件331、ESD防护组件332、ESD防护组件341与ESD防护组件342可以是二极管。于其他实施例中，ESD防护组件331、ESD防护组件332、ESD防护组件341与/或ESD防护组件342可以是硅控整流器(silicon controlled rectifier,SCR)、晶体管或其他ESD防护组件。图3所示ESD防护组件串330、ESD防护组件串340与电源钳压电路350的ESD防护操作可以参照图1所示二极管130、二极管140与电源钳压电路150的相关说明而类推，故不再赘述。
[0083] 偏压电路360电性连接至ESD防护组件串330，以提供偏压电压V31至ESD防护组件331与ESD防护组件332之间的共同连接节点N31。在此假设当偏压电路360未电性连接至ESD防护组件串330时，共同连接节点N31的电压为原分压Vod31。在一些实施例中，偏压电压V31可以大于所述原分压Vod31，使得在正常操作期间，ESD防护组件331的跨压(ESD防护组件
331的两端电压差)可以增加。在另一些实施例中，偏压电压V31可以小于所述原分压Vod31，使得在正常操作期间，ESD防护组件332的跨压(ESD防护组件332的两端电压差)可以增加。
[0084] 偏压电路370电性连接至ESD防护组件串340，以提供偏压电压V32至ESD防护组件341与ESD防护组件342之间的共同连接节点N32。在此假设当偏压电路370未电性连接至ESD防护组件串340时，共同连接节点N32的电压为原分压Vod32。在一些实施例中，偏压电压V32可以大于所述原分压Vod32，使得在正常操作期间，ESD防护组件342的跨压(ESD防护组件
342的两端电压差)可以增加。在另一些实施例中，偏压电压V32可以小于所述原分压Vod32，使得在正常操作期间，ESD防护组件341的跨压(ESD防护组件341的两端电压差)可以增加。
[0085] 图4是依照本发明一实施例说明一种静电放电防护装置的操作方法的流程示意图。请参照图3与图4，步骤S410提供供电电压轨线Vdd(相当于一个ESD电流轨线)、接地电压轨线GND(相当于另一个ESD电流轨线)、ESD防护组件串330与ESD防护组件串340于集成电路300中。其中，ESD防护组件串330的第一端与第二端分别电性连接至供电电压轨线Vdd与信号焊垫310，而ESD防护组件串340的第一端与第二端分别电性连接至接地电压轨线GND与信号焊垫310。ESD防护组件串330包含相互串联的静电放电防护组件331与静电放电防护组件
332，而ESD防护组件串340包含相互串联的静电放电防护组件341与静电放电防护组件342。
于步骤S420中，偏压电路360提供偏压电压V31至ESD防护组件331与ESD防护组件332之间的共同连接节点N31，且偏压电路370提供偏压电压V32至ESD防护组件341与ESD防护组件342之间的共同连接节点N32。
[0086] 图5是说明二极管的跨压与寄生电容的特性曲线示意图。图5所示横轴表示二极管的跨压(于逆偏压情况下二极管的两端电压差)，单位为伏特(Volt)。图5所示纵轴表示二极管的寄生电容的电容值，单位为飞法拉(femto-Farad,fF)。图5所示纵轴与横轴所示数值仅为示意参考。基于材质、制程等变异因素，不同的二极管会有不同的电容值。从图5可以知道，二极管(ESD防护组件)的跨压越大，二极管的寄生电容的电容值越小。
[0087] 请参照图3，偏压电压V31改变了共同连接节点N31的电压准位，进而增加了ESD防护组件331(或ESD防护组件332)的跨压(于逆偏压情况下二极管的两端电压差)。二极管(ESD防护组件)的跨压越大，寄生电容的电容值越小。因此，ESD防护组件串330的寄生电容的电容值可以被降低。同理，偏压电压V32改变了共同连接节点N32的电压准位，进而增加了ESD防护组件341(或ESD防护组件342)的跨压(于逆偏压情况下二极管的两端电压差)，使得ESD防护组件串340的寄生电容的电容值可以被降低。ESD防护组件串330与ESD防护组件串340的寄生电容的电容值被降低，将有助于信号焊垫310对高频信号的传输。
[0088] 图6是依照本发明一实施例说明图3所示偏压电路360与偏压电路370的电路示意图。请参照图3与图6，偏压电路360包括电压源610与二极管620。二极管620的阳极电性连接至电压源610，二极管620的阴极电性连接至ESD防护组件串330的共同连接节点N31。于本实施例中，电压源610可以是供电电压轨线Vdd(相当于一个ESD电流轨线)。偏压电路370包括电压源630与二极管640。二极管640的阴极电性连接至电压源630，二极管640的阳极电性连接至ESD防护组件串340的共同连接节点N32。于本实施例中，电压源630可以是接地电压轨线GND(相当于另一个ESD电流轨线)。
[0089] 图7是依照本发明另一实施例说明图3所示偏压电路360与偏压电路370的电路示意图。请参照图3与图7，偏压电路360包括电压源610与P型晶体管710。P型晶体管710的源极电性连接至电压源610，P型晶体管710的栅极与漏极电性连接至ESD防护组件串330的共同连接节点N31。于本实施例中，电压源610可以是供电电压轨线Vdd。偏压电路370包括电压源610与N型晶体管720。N型晶体管720的源极电性连接至电压源630，N型晶体管720的栅极与漏极电性连接至ESD防护组件串340的共同连接节点N32。于本实施例中，电压源630可以是接地电压轨线GND。
[0090] 图8是依照本发明又一实施例说明图3所示偏压电路360与偏压电路370的电路示意图。请参照图3与图8，偏压电路360包括电压源610、二极管620与电阻810。二极管620的阳极电性连接至电压源610。于本实施例中，电压源610可以是供电电压轨线Vdd。电阻810的第一端与第二端分别电性连接至二极管620的阴极与ESD防护组件串330的共同连接节点N31。偏压电路370包括电压源630、二极管640与电阻820。二极管640的阴极电性连接至电压源
630。于本实施例中，电压源630可以是接地电压轨线GND。电阻820的第一端与第二端分别电性连接至二极管640的阳极与ESD防护组件串340的共同连接节点N32。
[0091] 图9是依照本发明再一实施例说明图3所示偏压电路360与偏压电路370的电路示意图。请参照图3与图9，偏压电路360包括电压源610、P型晶体管710与电阻910。P型晶体管710的源极电性连接至电压源610。于本实施例中，电压源610可以是供电电压轨线Vdd。电阻
910的第一端电性连接至P型晶体管710的栅极与漏极。电阻910的第二端电性连接至ESD防护组件串330的共同连接节点N31。偏压电路370包括电压源630、N型晶体管720与电阻920。N型晶体管720的源极电性连接至电压源630。于本实施例中，电压源630可以是接地电压轨线GND。电阻920的第一端电性连接至N型晶体管720的栅极与漏极。电阻920的第二端电性连接至ESD防护组件串340的共同连接节点N32。
[0092] 图10是依照本发明更一实施例说明图3所示偏压电路360与偏压电路370的电路示意图。请参照图3与图10，偏压电路360包括电压源610、P型晶体管710与电阻910。P型晶体管710的源极电性连接至电压源610。于本实施例中，电压源610可以是供电电压轨线Vdd。电阻
910的第一端电性连接至P型晶体管710的漏极。电阻910的第二端电性连接至ESD防护组件串330的共同连接节点N31与P型晶体管710的栅极。偏压电路370包括电压源630、N型晶体管
720与电阻920。N型晶体管720的源极电性连接至电压源630。于本实施例中，电压源630可以是接地电压轨线GND。电阻920的第一端电性连接至N型晶体管720的漏极。电阻920的第二端电性连接至ESD防护组件串340的共同连接节点N32与N型晶体管720的栅极。
[0093] 图11是依照本发明另一实施例说明图3所示偏压电路360与偏压电路370的电路示意图。请参照图3与图10，偏压电路360包括电压源610、电阻串1110与电压源1120。电阻串1110的第一端电性连接至电压源610。于本实施例中，电压源610可以是供电电压轨线Vdd。
电阻串1110的第二端电性连接至电压源1120。于本实施例中，电压源1120可以提供参考电压(例如接地电压)。电阻串1110的分压节点电性连接至ESD防护组件串330的共同连接节点N31。偏压电路370包括电压源630、电阻串1130与电压源1140。电阻串1130的第一端电性连接至电压源630。于本实施例中，电压源630可以是接地电压轨线GND。电阻串1130的第二端电性连接至电压源1140。于本实施例中，电压源1140可以提供系统电压。电阻串的分压节点电性连接至ESD防护组件串340的共同连接节点N32。
[0094] 图12是依照本发明一实施例说明图3所示ESD防护组件串330与ESD防护组件串340的电路示意图。ESD防护组件串330包括ESD防护组件331与ESD防护组件332。ESD防护组件331的阳极电性连接至信号焊垫310。ESD防护组件331的阴极与ESD防护组件332的阳极电性连接至共同连接节点N31。ESD防护组件332的阴极电性连接至ESD电流轨线(例如供电电压轨线Vdd)。ESD防护组件串340包括ESD防护组件341与ESD防护组件342。ESD防护组件341的阴极电性连接至信号焊垫310。ESD防护组件341的阳极与ESD防护组件342的阴极电性连接至共同连接节点N32。ESD防护组件342的阳极电性连接至ESD电流轨线(例如接地电压轨线GND)。
[0095] 图13是依照本发明另一实施例说明图3所示ESD防护组件串330与ESD防护组件串340的电路示意图。ESD防护组件串330包括ESD防护组件331、ESD防护组件332与ESD防护组件333。本实施例所述ESD防护组件331、ESD防护组件332与ESD防护组件333可以是二极管。
ESD防护组件331的阳极电性连接至信号焊垫310。ESD防护组件331的阴极与ESD防护组件
332的阳极电性连接至共同连接节点N31。ESD防护组件332的阴极与ESD防护组件333的阳极电性连接至共同连接节点N33。ESD防护组件333的阴极电性连接至ESD电流轨线(例如供电电压轨线Vdd)。ESD防护组件串340包括ESD防护组件341、ESD防护组件342与ESD防护组件
343。本实施例所述ESD防护组件341、ESD防护组件342与ESD防护组件343可以是二极管。ESD防护组件341的阴极电性连接至信号焊垫310。ESD防护组件341的阳极与ESD防护组件342的阴极电性连接至共同连接节点N32。ESD防护组件342的阳极与ESD防护组件343的阴极电性连接至共同连接节点N34。ESD防护组件343的阳极电性连接至ESD电流轨线(例如接地电压轨线GND)。
[0096] 图14是依照本发明一实施例说明图13所示偏压电路360与偏压电路370的电路示意图。偏压电路360包括电阻1411、电阻1412与电阻1413。电阻1411的第一端与第二端分别电性连接至供电电压轨线Vdd与共同连接节点N31。电阻1412的第一端与第二端分别电性连接至电阻1411的第二端与共同连接节点N33。电阻1413的第一端与第二端分别电性连接至电阻1412的第二端与接地电压轨线GND。藉由设定电阻1411、电阻1412与电阻1413的电阻值比例，偏压电路360可以改变共同连接节点N31的偏压电压V31，以及改变共同连接节点N33的偏压电压V33。假设当偏压电路360未电性连接至静电放电防护组件串330时，共同连接节点N31的电压为原分压Vod31，以及共同连接节点N33的电压为原分压Vod33。偏压电路360可以提供偏压电压V31至共同连接节点N31，以及提供偏压电压V33至共同连接节点N33。藉由设定电阻1411、电阻1412与电阻1413的电阻值比例，偏压电压V31可以大于原分压Vod31，以及偏压电压V33可以小于原分压Vod33。由于ESD防护组件331的跨压增加以及ESD防护组件333的跨压增加，使得ESD防护组件串330的寄生电容的电容值减少。
[0097] 请参照图14，偏压电路370包括电阻1421、电阻1422与电阻1423。电阻1421的第一端与第二端分别电性连接至供电电压轨线Vdd与共同连接节点N34。电阻1422的第一端与第二端分别电性连接至电阻1421的第二端与共同连接节点N32。电阻1423的第一端与第二端分别电性连接至电阻1422的第二端与接地电压轨线GND。藉由设定电阻1421、电阻1422与电阻1423的电阻值比例，偏压电路370可以改变共同连接节点N32的偏压电压V32，以及改变共同连接节点N34的偏压电压V34。假设当偏压电路370未电性连接至静电放电防护组件串340时，共同连接节点N32的电压为原分压Vod32，以及共同连接节点N34的电压为原分压Vod34。偏压电路370可以提供偏压电压V32至共同连接节点N32，以及提供偏压电压V34至共同连接节点N34。藉由设定电阻1421、电阻1422与电阻1423的电阻值比例，偏压电压V32可以小于原分压Vod32，以及偏压电压V34可以大于原分压Vod34。由于ESD防护组件341的跨压增加以及ESD防护组件343的跨压增加，使得ESD防护组件串340的寄生电容的电容值减少。
[0098] 图15是依照本发明另一实施例说明集成电路1500的电路方框示意图。集成电路1500包括信号焊垫310、内部电路320、ESD防护组件串330、ESD防护组件串340、电源钳压电路350、偏压电路360、偏压电路370、硅控整流器1510以及硅控整流器1520。图15所示信号焊垫310、内部电路320、ESD防护组件串330、ESD防护组件串340、电源钳压电路350、偏压电路
360以及偏压电路370可以参照图3至图14的相关说明，故不再赘述。硅控整流器1510的阴极电性连接至ESD电流轨线(例如供电电压轨线Vdd)。硅控整流器1510的阳极电性连接至信号焊垫310。硅控整流器1520的阴极电性连接至信号焊垫310。硅控整流器1520的阳极电性连接至ESD电流轨线(例如接地电压轨线GND)。
[0099] 在本发明的其他实施例中，硅控整流器1510可以由两个二极管串联连接而成，正如图15所示ESD防护组件串330的寄生组件一般。硅控整流器1520可以由两个二极管串联连接而成，正如图15所示ESD保护组件串340的寄生组件一般。硅控整流器1510的内部节点为N31，内部节点N31电连接到偏压电路360。硅控整流器1520的内部节点为N32，内部节点N32电连接到偏压电路370。
[0100] 图16是依照本发明又一实施例说明集成电路1600的电路方框示意图。集成电路1600包括信号焊垫310、内部电路320、ESD防护组件串1630、ESD防护组件串1640、电源钳压电路350、偏压电路360与偏压电路370。ESD防护组件串1630包含硅控整流器1631和硅控整流器1632。硅控整流器1631的阳极节点电连接到信号焊垫310，硅控整流器1631的阴极电连接到硅控整流器1632的阳极。硅控整流器1631的栅极电连接到偏压电路360。硅控整流器
1632的阴极被电连接到ESD电流轨线(例如，供电电压轨线Vdd)。ESD防护组件串1640包含硅控整流器1641和硅控整流器1642。硅控整流器1642的阴极电连接到信号焊垫310，硅控整流器1642的阳极被电连接到硅控整流器1641的阴极。硅控整流器1642的栅极电连接到偏压电路370。硅控整流器1641的阳极电连接到ESD电流轨线(例如，接地电压轨线GND)。图16所示信号焊垫310、内部电路320、、电源钳压电路350、偏压电路360以及偏压电路370可以参照图
3至图14所示信号焊垫310、内部电路320、电源钳压电路350、偏压电路360以及偏压电路370的相关说明，故不再赘述。
[0101] 图17是依照本发明另一实施例说明一种静电放电防护装置的操作方法的流程示意图。请参照图16与图17，步骤S1710提供供电电压轨线Vdd(相当于一个ESD电流轨线)、接地电压轨线GND(相当于另一个ESD电流轨线)、ESD防护组件串1630与ESD防护组件串1640于集成电路1600中。于图16所示实施例中，ESD防护组件串1630的第一端与第二端分别电性连接至ESD电流轨线(例如供电电压轨线Vdd)与信号焊垫310。ESD防护组件串1640的第一端与第二端分别电性连接至ESD电流轨线(例如接地电压轨线GND)与信号焊垫310。
[0102] ESD防护组件串1630包含相互串联的硅控整流器1631与硅控整流器1632。偏压电路360电性连接至硅控整流器1631的栅极。硅控整流器1631的阳极电性连接至信号焊垫310。硅控整流器1631的阴极电性连接至硅控整流器1632的阳极。硅控整流器1632的阴极电性连接至ESD电流轨线(例如供电电压轨线Vdd)。ESD防护组件串1640包含相互串联的硅控整流器1641与硅控整流器1642。偏压电路370电性连接至硅控整流器1642的栅极。硅控整流器1641的阳极电性连接至ESD电流轨线(例如接地电压轨线GND)。硅控整流器1641的阴极电性连接至硅控整流器1642的阳极。硅控整流器1642的阴极电性连接至信号焊垫310。
[0103] 假设当偏压电路360与370未电性连接至ESD防护组件串1630与ESD防护组件串1640时，硅控整流器1631的栅极的电压为原分压Vod161，而硅控整流器1642的栅极的电压为原分压Vod162。于步骤S1720中，偏压电路360提供偏压电压V31至硅控整流器1631的栅极，以及偏压电路370提供偏压电压V32至硅控整流器1642的栅极。在一些实施例中，偏压电压V31大于所述原分压Vod161，且偏压电压V32小于所述原分压Vod162。
[0104] 综上所述，本发明上述诸实施例揭示了ESD防护装置及其操作方法，其可以增加ESD防护组件串中至少一个ESD防护组件的跨压(ESD防护组件的两端电压差)。ESD防护组件的跨压越大，ESD防护组件的寄生电容的电容值越小。因此，上述诸实施例所述ESD防护装置及其操作方法可以降低ESD防护组件串的寄生电容的电容值。寄生电容的电容值变小，有利于信号焊垫对高频信号的传输。
[0105] 虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的改动与润饰，故本发明的保护范围当视所附权利要求界定范围为准。
