调节接口层形成两端存储器

摘要

本发明涉及调节接口层形成双端存储器。本发明提供了一种双端存储器器件的制造，构造和/或组装。双端存储器器件可以包括具有含硅层，界面层和活性金属层的有源区。界面层可以在含硅层上生长，并且界面层的生长可以用一氧化二氮等离子体来调节。

权利要求

1.一种形成半导体器件的方法，包括：

提供具有形成在其上的第一端子的互补型金属氧化物半导体(CMOS)衬底；

在所述第一端子上形成导电材料层；

在包括硅烷等离子体和氨等离子体的处理室中形成在所述导电材料层上的包括非化学计量硅亚氮化物的电阻开关材料层；

形成阻挡层覆盖于所述电阻开关材料层；

形成活性金属层包含活性金属材料覆盖于所述阻挡层上；以及提供摄氏400度或以上温度高温烘烤于所述半导体器件，并响应所述高温烘烤所引起金属粒子从所述活性金属材料扩散至所述阻挡层，其中所述活性金属材料选自由AlN,Ti,Ti及非化学计量Cu低氧化物，其化学式为CuOX，其中0

所述阻挡层具有对所述活性金属材料的金属离子的第一扩散率，且所述电阻开关材料层具有对所述活性金属材料的金属离子的第二扩散率，其中所述第一扩散率低于所述第二扩散率。

2.如权利要求1所述的方法，其中所述导电材料层由导电材料所形成，其选自由含钛材料、氮化钛、氮化钽、含钨材料、和钛钨所构成的群组。

3.如权利要求1所述的方法，其中所述第一端子包括选自由铝(Al)和铜(Cu)所构成的群组的材料。

4.如权利要求1所述的方法，其中至少下列之一：所非化学计量硅亚氮化物包括：SixNy，其中x

所述硅烷选自由SinH(2n+2)所构成的群组；或者在包括所述硅烷等离子体和所述氨等离子体的该处理室中形成所述电阻开关材料层进一步包括使用与互补型金属氧化物半导体相关的温度兼容形成工艺。

5.如权利要求1所述的方法，其中所述电阻开关材料层具有第一扩散率，而所述阻挡层具有第二扩散率，并且其中所述第二扩散率比所述第一扩散率小约30倍。

6.如权利要求1所述的方法，还包括：

在所述第一端子上方形成第一介电层；以及

蚀刻所述第一介电层中的第一通孔，以暴露所述第一端子的一部分；

其中形成所述导电材料层包括在所述第一介电层的一部分上方形成所述导电材料层，所述第一介电层的所述部分在所述第一通孔中并且与所述第一端子的所述部分接触。

7.如权利要求6所述的方法，还包括：

在所述活性金属层上形成阻挡材料层；

蚀刻所述电阻开关材料层、所述活性金属层和所述阻挡材料层，以形成柱结构；

在所述柱结构上方和周围形成第二介电层；

暴露所述柱结构的顶部的至少一部分；以及

形成与所述柱结构的该顶部接触第二端子。

8.一种半导体器件，包括：

互补型金属氧化物半导体衬底；

设置在所述互补型金属氧化物半导体衬底上的第一端子；

邻近所述第一端子设置且与所述第一端子接触的导电材料层；

与所述导电材料相邻设置并与其接触的电阻开关材料层，其中所述电阻开关材料层包括硅亚氮化物；

设置在所述电阻开关材料层上的活性金属层，其中所述活性金属层包括多个导电颗粒，其中所述多个导电颗粒的特征在于可渗透到所述电阻开关材料层中；

位于所述电阻开关材料层与所述活性金属层之间的阻挡层，所述阻挡层对所述活性金属层的金属粒子的扩散率低于所述电阻开关材料层对所述活性金属层的金属粒子的扩散率；以及设置成与所述活性金属层相邻并与其接触的第二端子，其中所述阻挡层包括复数个导电粒子扩散通过介于所述第二端子与所述电阻开关材料层之间所述阻挡层的厚度的子集。

9.如权利要求8所述的器件，其中所述电阻开关材料层包括导电细丝，所述导电细丝包括来自所述活性金属层的所述多个导电颗粒。

10.如权利要求8所述的器件，

所述导电材料选自由含钛材料、氮化钛、氮化钽、含钨材料和钛钨所构成的群组；以及所述活性金属层包括金属、金属化合物、或金属合金，其中该金属选自由银(Ag)、金(Au)、钛(Ti)、铜(Cu)、镍(Ni)、铝(Al)、铬(Cr)、钽(Ta)、铁(Fe)、锰(Mn)、钨(W)、钒(V)、钴(Co)、铂(Pt)和钯(Pd)所构成的群组。

11.如权利要求8所述的器件，其中至少下列之一：所述硅亚氮化物包括SiNy，其中1

12.如权利要求8所述的器件，其中所述电阻开关材料层具有对所述金属颗粒的第一扩散率，而所述阻挡层具有对所述金属颗粒的第二扩散率，并且其中所述第二扩散率为所述第一扩散率的大约1/30。

13.如权利要求8所述的器件，其中所述第一端子包括选自由铝(Al)和铜(Cu)所构成的群组的金属。

14.一种用于形成电阻式存储器件的方法，包括：接收其上形成有第一端子的互补型金属氧化物半导体衬底；

在所述第一端子上形成导电材料层；

在包括硅烷等离子体和氨等离子体的处理室中沉积在所述导电材料层上的包括非化学计量硅亚氮化物的电阻开关材料层；

形成覆盖所述电阻开关材料层的阻挡层；

形成覆盖所述阻挡层的活性金属层，其中所述阻挡层对所述活性金属层的金属离子具有第一扩散率，且所述电阻开关材料层对所述活性金属层具有第二扩散率，其中，所述第一扩散率低于所述第二扩散率；

处理室加温至摄氏400度或以上的温度以引发所述阻挡层内的所述活性金属层的金属粒子的扩散；以及将第二端子设置在所述活性金属层上，其中所述第一端子和所述第二端子是所述电阻存储器件的两个端子。

15.如权利要求14所述的方法，

所述活性金属层包括金属、金属化合物或金属合金，其中该金属选自由银(Ag)、金(Au)、钛(Ti)、铜(Cu)、镍(Ni)、铝(Al)、铬(Cr)、钽(Ta)、铁(Fe)、锰(Mn)、钨(W)、钒(V)、钴(Co)、铂(Pt)和钯(Pd)所构成的群组；以及其中所述金属化合物是氮或氧的化合物。

16.如权利要求14所述的方法，还包括：

在所述导电材料层上方形成氧化物层；

在所述氧化物层中形成中心孔以暴露所述导电材料层的至少一部分；

其中在包括所述硅烷等离子体和所述氨等离子体的所述处理室中沉积所述电阻开关材料层进一步包括在所述氧化物层中的所述中心开口中沉积所述电阻开关材料层；

其中形成所述活性金属层包括在所述中心孔中的所述电阻转换材料层上形成所述活性金属层；以及进一步包括蚀刻所述活性金属层与所述电阻开关材料层。

说明书

调节接口层形成两端存储器

[0001] 相关申请案的交互参考

[0002] 本申请主张与2015年12月8日提交的题为“REGULATING INTERFACE LAYER FORMATION FOR TWO-TERMINAL MEMORY”的美国临时专利申请No.62/264,779的优先权的美国非临时专利申请，其申请的全部内容通过引用并入本文。

技术领域

[0003] 本发明一般涉及半导体制造，更具体地，涉及通过引入含氮气体来控制用于双端存储单元的电阻开关层制造(例如生长或沉积)。

背景技术

[0004] 电阻开关存储器代表集成电路技术领域中的最近创新。尽管大多数阻变存储器技术处于开发阶段，但是本发明人已经证明了用于阻变存储器的各种技术概念，并且它们处于一个或多个验证阶段以证明或反驳相关的理论或技术。本发明人相信阻变存储器技术显示出令人信服的证据，相比于半导体电子工业中的竞争技术具有显着的优点。

[0005] 发明人相信，阻变存储器单元可以被配置为具有不同电阻值的多个状态。例如，对于单个位单元，可以将重置开关存储器单元配置为以相对低的电阻状态或者以相对高的电阻状态存在。多位单元可具有额外状态，其具有彼此不同的且与相对低电阻状态和相对高电阻状态不同的相应电阻。阻变存储器单元的不同电阻状态表示不同的逻辑信息状态，便于数字存储器操作。因此，本发明人相信许多这样的存储器单元的阵列可以提供许多位的数字存储器存储。

[0006] 发明人已成功地诱导阻变存储器进入一个或另一个电阻状态以回应外部条件。因此，就晶体管的说法，施加或移除外部条件可用于对存储器编程或解除编程(例如，擦除)。此外，取决于物理化学和电布置，阻变存储器单元通常可维持编程或解除编程状态。取决于存储器单元装置的特性，维持状态可能需要满足其它条件(例如，存在最小工作电压，存在最小工作温度等)或不满足条件。

[0007] 发明人提出了用于实际利用电阻转换技术以包括基于晶体管的存储器应用的几种提议。例如，电阻开关元件通常被理论化为至少部分地用于数字信息的电子存储的金属氧化物半导体(MOS)型存储晶体管的可行替代。与非易失性FLASH MOS型晶体管相比，阻变存储器件的模型提供了一些潜在的技术优势。

[0008] 鉴于上述，本发明人希望继续开发电阻开关技术的实际利用。

发明内容

[0009] 下面给出了本说明书的简要概述，以便提供对本说明书一些方面的基本理解。该概述不是本说明书的广泛概述。其旨既不在标识说明书的关键或重要元件，亦不在描绘说明书的任何特定实施例或权利要求的任何范围。其目的是以简化形式呈现本说明书的一些概念，作为本发明中呈现更详细描述的序言。

[0010] 本文公开的系统涉及控制或调节具有含氮(例如来自NH3)等离子体的双端存储器单元的界面层(例如，电阻开关材料层)的形成(例如生长/沉积)。例如，存储器制造部件可以促进具有有源区的双端存储器单元的制造，该有源区包括：第一电极(例如金属，多晶硅)，接触或导电材料(例如导电的含金属或含硅的)层，位于接触或导电材料层(例如含导电金属或含硅层)顶上的界面层(例如电阻开关材料层)，位于界面层顶部的活性金属层，以及第二电极(例如金属，多晶硅)。存储器制造部件可以包括形成部件，其可以被配置为促进与以电阻开关材料的形成(例如生长或沉积)为特征的形成周期引入含氮(例如NH3)等离子体材料层)。

[0011] 本文公开的方法涉及与制造双端存储器件相关地引入含氮(例如NH3)等离子体。这可以通过在生长室(例如等离子体室)处接收包括第一电极和与双端存储器器件相关联的接触材料(例如含金属或含硅的)层的衬底来实现。该方法可以包括将包含硅(例如硅烷，SiH 4等)和氮(例如NH3)的等离子体引入地层(例如生长)室中。该方法还可以包括促进在接触材料(例如含金属，含硅)层上生长包括含硅材料，例如硅化合物，氮化硅等的界面层。
包括界面层的电阻开关材料设置在接触材料(例如含金属，含硅)层和活性金属层之间。

[0012] 在其它实施例中，本文公开的方法涉及在沉积室(例如等离子体室)处引入含氮(例如NH3)等离子体以及含硅(例如SiH4)等离子体。该方法可以包括将包含氮(例如NH3)的等离子体引入地层(例如沉积)室中。该方法还可以包括促进在第一电极端子上沉积包括含硅材料，硅化合物，氮化硅等的界面层。包括界面层的电阻开关材料设置在第一电极/端子层和活性金属层之间。在各种实施例中，沉积可以是在约室温至小于约40℃或小于约20℃的沉积温度下通过PECVD。

[0013] 在各种实施例中，含硅界面层可以是氮化硅。在这种实施例中，由于氮(反应性)也从NH3或其它含氮等离子体存在于形成室中。在各种实施例中，包括界面层的阻变材料形成为非晶氮化硅。在本文所述的各种实施例中，术语氮化硅可以包括以下化学计量或非化学计量关系中的一种或多种：Si3N4或SiNx(例如Si3N(4±x)，其中0≤x≤1；Si3N(4-x)，其中0

[0014] 以下描述和附图阐述了本说明书的某些说明性方面。然而，这些方面仅指示可以采用本说明书的原理的各种方式中的几种。当结合附图考虑时，从说明书的以下详细描述中，本说明书的其它优点和新颖特征将变得显而易见。

附图说明

[0015] 通过结合附图考虑以下详细描述，本发明的许多方面，实施例，目的和优点将是显而易见的，其中相同的附图标记始终表示相同的部件。在本说明书中，阐述了许多具体细节以便提供对本公开的透彻理解。然而，应当理解，本公开的某些方面可以在没有这些具体细节的情况下或者在其他方法，组件，材料等的情况下实施。在其他情况下，公知的结构和装置以框图形式示出，便于描述本主题公开。

[0016] 图1示出根据本公开的实施例的示例性系统的框图，该示例性系统可以提供用于调节与根据某些实施例的双端存储单元的制造有关的界面层(例如，硅和含氮材料)的形成(例如生长或沉积)。

[0017] 图2描绘根据本发明的某些实施例的实例双端存储器单元的实例有源区域的横截面的实例说明。

[0018] 图3示出根据本公开的某些实施例的示例系统的框图，该示例系统可以提供用含硅和含氮(例如NH3)等离子体调节界面层形成(例如生长或沉积)有关的附加特征或方面。

[0019] 图4A描绘了根据本公开的某些实施例的与沉积金属/蚀刻方案相关的界面层的示例性形成。

[0020] 图4B描绘了根据本公开的某些实施例的与蚀刻/沉积金属方案相关的界面层的示例性形成。

[0021] 图4C描绘了根据本公开的某些实施例的与沉积/蚀刻方案相关的界面层的示例性形成。

[0022] 图5A描绘在实施例中促进活性金属材料响应于较高温度工艺的减轻扩散的实例存储器单元。

[0023] 图5B和5C示出响应于用于不同所公开的存储器单元的延长的高温工艺的示例性活性金属扩散。

[0024] 图6A-6C示出了所公开实施例的存储器单元的导电丝形成和变形。

[0025] 图7示出了根据本公开的某些实施例的可以提供用含硅和含氮(例如NH3)等离子体来调节界面层(例如硅化合物)形成(例如生长或沉积)的示例性方法。

[0026] 图8示出根据本公开的某些实施例的可以提供关于调节具有含硅和含氮(例如NH 3)等离子体的双端存储器单元的界面层形成(例如生长)的附加特征或方面的示例性方法。

[0027] 图9示出了用于在本公开的一个或多个替代或附加实施例中制造存储器单元的示例方法的流程图。

[0028] 图10示出了根据本公开的某些实施例的示例性电子操作环境的框图。

[0029] 图11示出了根据本公开的某些实施例的计算环境的示例性示意框图。

具体实施方式

[0030] 在双端存储器单元，特别是阻变存储器单元中，两个端子之间的单元部分在此表示为单元的有源区。在一些实施例中，该有源区可以包括在接触材料(例如含金属的阻挡或含硅)层和活性金属层之间的界面层，所有这些在本文中进一步详细描述，但也参见于2015年11月19日提交的第14/946367号美国专利申请和于2015年12月8日授权的第9,209,396号美国专利，其各自以其各自的整体并出于所有目的以引用的方式并入本文中。界面层特别地在双端存储器单元(例如，诸如电阻随机存取存储器(RRAM)单元的电阻开关存储器单元)的开关特性中起重要作用。界面层可以在沉积活性金属层之前由硅和氮化合物的沉积形成。附加地或替代地，界面层可以利用能够实现精确的器件规格的工艺控制技术来生长或沉积。

[0031] 在一些实施例中，作为副产物形成的界面层可主要包括硅和氮。在本文所述的一些实例中，可以将来自含氮气体(例如NH3)的氢和氮引入到界面层中。在一些实施例中，界面层是后蚀刻灰化工艺，后蚀刻清洗工艺，预沉积清洗工艺等的副产品，这取决于参考图4A和4B进一步详细描述的集成方案。

[0032] 集成或使用有源区的这些副产物层以形成高质量存储器单元有时存在许多挑战。例如，可能难以控制跨相邻器件，跨越整个晶圆以及从晶圆到晶圆的副产物界面层厚度。现有的工艺可控性有时不满足半导体制造工艺的典型要求。此外，以均匀的方式控制副产物界面层的组成有时可能是困难的。在某些双端存储单元的情况下，副产物界面层的典型期望厚度在1纳米(nm)至12nm的范围内。鉴于上述，本发明人认为，在一些情况下，界面层应该被特别地工程化。

[0033] 一种提出的解决方案是通过清洁过程有意地去除副产物界面层。在清洁之后，可以预先存在于接触材料(例如含金属或含硅)层上的氧化物等被减少或去除。随后，在沉积活性金属层之前，可以在接触材料(例如含金属或含硅)层的顶部上从新的受控生长(例如PECVD)工艺生长工程界面层。在其他实施例中，可以沉积工程界面层。在一些实施例中，沉积的工程界面层有时可能与额外的挑战相关联。

[0034] 在一些实施例中，挑战包括工程界面层应仅为几纳米厚，其对于常规沉积技术有时太薄。在各种实施例中，沉积厚度为几纳米量级的界面层通常将需要原子层沉积(ALD)工艺以获得足够的可制造性。在一些实施例中，ALD工艺需要昂贵的设备并且本质上是更高温度的工艺，高于用于在互补金属氧化物半导体(CMOS)架构上构建单元的温度极限。因此，ALD制造的电池通常制造更昂贵，并且可能具有较低范围的有用应用。此外，ALD制造的电池可以与抵抗灯丝形成(下面描述)的更密集的化学计量氧化物相关联，因此当编程或以其它方式改变电池的状态时需要更高的电压。在一些情况下，ALD制造的单元也与在沉积工艺之前在某些类型的接触材料(例如，含硅)层上形成的天然氧化物(例如氧化硅)相关。

[0035] 出于许多原因，通过沉积工程界面层制造双端存储单元可能是有益的。例如，在接触材料(例如，含金属或含硅)层的暴露表面上沉积工程/控制层(例如，在活性金属沉积之前)可以以受控的方式实现，其采用常见的现有半导体处理设备并且价格便宜。另外，气相沉积工艺可以容易地集成到现有的制造工艺中。此外，沉积工艺可以在与CMOS衬底相容的相对低温的环境(例如，从约室温到约300摄氏度或更低)内完成。此外，沉积工艺可以提供在期望的厚度范围内和期望的属性的简单的氮化硅。

[0036] 促进界面材料(例如，氮化硅)沉积或形成的一种方式是使用氮(例如NH3)等离子体和硅(例如SiH4)等离子体，结合用于沉积双端存储器单元的界面层。氮(例如NH3)等离子体的受控使用可以延长相关的沉积(例如，氮化)期。因此，在一些实施例中，可以控制响应于硅(例如SiH4)和氮(例如NH3)等离子体的引入而沉积的界面层。此外，硅(例如SiH4)等离子体和含氮(例如NH3)等离子体的使用可以保持由CMOS衬底施加的热预算，使得相应地产生的存储器单元可以结合CMOS结构起作用。

[0037] 在一些实施例中，用于CMOS制造的热工艺可以对具有CMOS器件的公共晶圆中形成的二端存储器器件施加约束，或者作为暴露于CMOS器件处理的结构的一部分施加约束。例如，用于CMOS器件的较高温度工艺(例如，400℃-450℃)可以引起活性金属显着扩散到周围材料中。这种金属在纳米级工艺中的扩散可以随着温度的增加而呈指数增长。此外，热扩散通常不局限；响应于高温的活性金属扩散可导致对这些金属是多孔的附近材料的广泛污染。在双端存储器器件的上下文中，通常使用活性金属作为用于界面层的导电离子源，其被选择为对于活性金属至少部分可渗透。因此，响应于CMOS器件处理的较高温度，可能在双端子器件的界面层或其它绝缘层内发生对存储器件操作有害的活性金属污染。对于薄膜材料以及具有相对小的物理尺寸(例如，低于55nm，特别是低于28nm)的更高技术节点，这种污染可能加剧。存储器技术中的较小尺度的材料可以提供许多期望的优点，包括改进的存储器密度，较低的操作电压和较低的每单元功耗等。但是较小尺度操作(例如活性金属污染)的影响对于维持低制造成本和高器件可靠性造成挑战。

[0038] 一些公开的实施例通过提供对相邻活性金属具有低扩散率的阻挡层来提供活性金属污染的减轻。在另外的实施例中，阻挡层可以位于活性金属和界面层之间，在一些实施例中，或者位于活性金属和其他绝缘层之间。在更高温度的制造工艺期间，阻挡层可以被活性金属离子饱和或部分饱和，并且减轻活性金属扩散到界面层或其他绝缘层中。在至少一个实施例中，具有活性金属离子的阻挡层的饱和可以促进阻挡层是用于通过界面层形成导电丝的导电离子源，结合编程或擦除双端子器件。

[0039] 用含氮气体调节界面层生长的实例

[0040] 参考附图描述本公开的各个方面或特征，其中相同的附图标记始终用于指代相同的元件。在本说明书中，阐述了许多具体细节以便提供对本公开的透彻理解。然而，应当理解，可以在没有这些具体细节或者利用其他方法，组件，材料等的情况下实践本公开的某些方面。在其他实例中，以框图形式示出了公知的结构和设备，以便于描述主题公开。

[0041] 首先参考图1，描绘了系统100。系统100可以提供用于调节与双端存储单元的制造相关的电阻开关层(例如硅，含氮等离子体)的生长。系统100可以包括存储计算机可执行组件的存储器和执行计算机存储在存储器中的可执行组件，其示例可以参考图8找到。应当理解，计算机802可以结合实现结合图1所示和描述的系统或组件中的一个或多个来使用。如图所示，系统100可以包括存储器制造组件102和形成组件116。

[0042] 存储器制造组件102可经配置以制造或促进在CMOS衬底上制造双端存储器单元/器件103。在各种实施例中，CMOS衬底包括一个或多个晶体管。晶体管可以是用于操作双端存储器器件的驱动器，可以是处理逻辑(例如FPGA，CPU等)等。MOS器件可以耦合到器件的一个或两个电极。在各种实施例中，第一和第二电极可耦合到双端存储器单元103的第一端子112和第二端子114。示出的有源区设置在第一端子112和第二端子114之间。在一个实施例中，有源区可以被构造为包括含金属或含硅层(接触层)104，界面层106(其可以由一种或多种受控的硅和氮化合物108组成或包括一种或多种受控的硅和氮化合物108)和活性金属层
110在一些实施例中，双端存储单元103可以是电阻开关存储单元，其示例参考图2提供。

[0043] 虽然仍然参考图1，但现在转向图2，提供了图示200。图200描绘了示例性双端存储单元103的示例有源区域的横截面。为了提供额外的细节或上下文，应当理解，本公开涉及双端存储器单元，特别是电阻开关二极管，终端存储器单元。如本文所使用的电阻开关双端存储器单元(也称为电阻开关存储器单元或器件)包括具有两个电触点(在本文中也称为电极或端子)的电路组件，两个导电接触之间具有有源区域。图示200提供了双端存储器件的有源区域的示例。该有源区域可以呈现多个稳定或半稳定的电阻状态，每个电阻状态具有不同的电阻。此外，多个状态中的各个状态可以响应于施加在两个导电触点处的相应电压差而形成或激活。

[0044] 电阻式开关双端存储器装置的一个实例，尽管不是穷举的，可包括电阻式随机存取存储器(RRAM)单元或器件。

[0045] 如图所示，本公开的实施例可提供包括第一端子112和第二端子114的基于丝的存储器单元103。例如，在“编程”或“接通”状态下，一般响应于施加在端子112,114上的编程电压，导电细丝202可以在来自活性金属层110的离子形成和渗透界面层106时形成，进一步详述于下文。基于丝状体的存储器单元的一个实例可包括：接触层(例如，p型或n型硅(Si)承载层，例如p型或n型多晶硅，p型或n型硅锗(SiGe)等)，含金属层，金属氮化物(例如氮化钽，氮化钛等)，界面层106(也称为电阻开关层(RSL)或电阻开关材料层(RSML))、和用于向界面层106提供长丝形成离子的活性金属层。

[0046] 在一些实施例中，接触层(例如p型或n型Si承载层)可以包括p型或n型多晶硅、p型或n型SiGe、金属氮化物等。界面层106可以包括例如未掺杂的非晶Si层，具有本征特性的半导体层，未掺杂的含硅材料，氮化硅(例如，化学计量的，非化学计量的等等)。在各种实施例中，界面层106通常是未掺杂的和无定形的。多个缺陷区域由界面层106中的材料的无定形性质产生。

[0047] 活性金属层110的实例可包括银(Ag)，铜(Cu)，金(Au)，钛(Ti)，镍(Ni)，铝(Al)，铬(Cr)，钽(Ta)，铁(Fe)，锰(Mn)，钨(W)，钒(V)，钴(Co)，铂(Pt)和钯(Pd)。在本公开的一些方面中，可以将其它合适的导电材料以及前述的化合物或组合，合金(例如金属氮化物)用于活性金属层110。例如，活性金属可以包括AlN，TiN，Cu低氧化物(CuO x，其中0

[0048] 为了对一个或多个公开的实施例进行编程，可以跨存储器单元施加合适的编程电压，使得导电细丝通过如上所述的存储器单元的电阻部分形成。这可以进一步导致存储器单元从相对高的电阻状态切换到相对低的电阻状态。可实施擦除过程以至少部分地(例如，通过切断端子112,114之间的导电丝的电连续性)反转前述，从而致使存储器单元从低电阻状态返回到高电阻状态。在存储器的上下文中的状态改变可以与二进制位(bit)的相应状态相关联。因此，多个这样的存储器单元103可以被编程或擦除以表示二进制信息的相应的零或一个，并且通过随时间保持这些状态来有效地存储二进制信息。出于各种原因，在一些实施例中，阻变存储器单元通常快速编程和响应，容易地响应于编程电压而改变状态。这种状态的快速切换是各种所公开的存储器单元相对于其它存储器单元技术的显着优点。

[0049] 如应用于图示200，当跨双端存储单元103的端子施加合适的编程电压(例如，正电压)时，从活性金属层110形成离子并移动到相邻的界面层106中，其至少部分地透过共同形成导电丝202的离子。导电丝202可跨越界面层106的整个厚度或一部分，以促进通过界面层106的导电性。当施加编程电压且导电灯丝202形成时，存储单元被称为处于导通状态，其是低电阻状态。响应于合适的擦除电压(例如，负电压)，导电丝202可至少部分地朝向活性金属层110变形或缩回，从而中断导电路径。这是与关闭状态相关联的高电阻状态。当施加适当的读取电压时，可以通过测量通过单元103的电流来确定该状态。读取电压通常不足以(或适当的极性)形成或退化导电丝202，因此与读取电流相关联的电流读取可用于确定单元是否处于高电阻状态(例如，关闭)或低电阻状态(例如，导通)。在该示例中，双端存储器单元103处于导通状态，其中导电细丝跨越界面层106。

[0050] 应当理解，存在具有不同物理性质的各种阻变存储单元技术。例如，本公开的一些实施例可以具有不同的离散可编程电阻，不同的相关联的编程/擦除电压以及其他微分特性。例如，在单极实施例中，一旦存储器单元被初始编程，存储器单元可以稍后响应于第一正电压(例如，三伏)而被编程并且响应于第二正电压(例如，在四和五伏)而被擦除。可替代地，其他实施例可以呈现双极特性，并且响应于正电压被编程并且响应于负电压被擦除。在实施例不指定单极性或双极性特性或不指示合适的编程/擦除电压的情况下，预期这些方面和实施例并入任何合适的存储器单元技术，且可通过适合于所述存储器单元的编程/擦除电压来操作技术，如本领域普通技术人员已知的或通过本文提供的上下文而已知的。还应当理解，在替代不同的存储器单元技术将需要本领域普通技术人员已知的电路修改或者对于本领域技术人员已知的操作信号电平的改变，包括替代存储器单元技术或信号电平改变被认为在本主题公开的范围内。

[0051] 本申请的发明人熟悉附加的非易失性双端存储器结构。例如，铁电随机存取存储器(RAM)是一个示例。另一些包括磁阻RAM，有机RAM，相变RAM和导电桥接RAM等。这些器件中的许多包括与许多常见CMOS制造工艺不兼容的材料。因此，与生产这些装置器件相关联地预计昂贵的制造开销成本(例如，重新装配、重新设计、重新测试等)。此外，这些器件可以呈现相对慢的开关速度，小的开/关电阻比(例如，导致小的感测裕度)或差的热稳定性以及其他问题。

[0052] 与CMOS制造工艺的兼容性被本公开的发明人认为是与新型电子存储器的制造成本降低有关的重要因素。一些提出的阻变存储单元受到CMOS制造约束的限制，包括工艺温度、存储器单元材料、布线或电极材料、存储器单元材料、掺杂剂材料和等等。例如，为了避免重新装配CMOS制造设备的开销成本，阻变存储器的实施例通常可以涉及建立在Si晶圆上的存储元件。Si晶圆和存储元件间的互连可涉及数层的互连，通常涉及诸如铝(Al)或铜(Cu)金属，合金，氮化物等的导电材料。由于这些金属的相对低的软化温度，存储元件的制造可以被限制为450摄氏度或更低，300摄氏度或更低等(例如，用于Al互连技术)。

[0053] 仍然参考图1，并且考虑到上述内容，应当理解，用于CMOS相关制造的温度可以限制可能采用的材料或所使用的制造工艺。作为一个实例，可以采用原子层沉积(ALD)来在接触(例如，含金属或含硅的)层104和活性金属层110之间沉积薄膜。然而，ALD工艺在设备方面是相当昂贵的，是一种非常高温的工艺，超过了CMOS相关制造的热预算。因此，本申请的发明人认为，用于形成界面层106的低温工艺构成了双端和/或电阻开关存储单元技术的改进。这种改进可以包括增加可制造性，改进的密度或化学计量参数，减轻或避免重新设计和重新设计CMOS相关制造设备的成本，与现有图案化和蚀刻工艺的兼容性等。

[0054] 因此，存储器制造组件102或系统100可便于以提供许多优点的方式沉积接触(例如，含金属或含硅)层104上方的受控材料108(例如，非化学计量氮化硅)，例如如上所述。特别地，通过引入含有一种或多种组分的等离子体118，例如硅等离子体(例如来自硅烷，SiH4等；参见下文图3的120)或氮等离子体(例如来自NH3等离子体；参见下文图3的312)或上述的合适组合，而在接触(例如含金属或含硅)层104上沉积受控材料108(例如非晶非化学计量氮化硅)。系统100可以包括地层组件116，其可以监测，调节和/或控制与等离子体118相关的参数，例如，功率，室温度，压力等。例如，形成组件116可以被配置为参考图3有助于引入由附图标记120表示的硅烷等离子体和由附图标记312表示的NH3等离子体。等离子体118的引入可以在生长(例如，氮化)时段发生，其特征在于包括界面层106的受控材料(例如，非化学计量氮化硅)108的生长。

[0055] 现在参考图3，提供了根据各种实施例的系统300。系统300可以提供关于用硅烷和NH3等离子体调节界面层生长的附加特征或方面。例如，图3示出了制造后再一次示例性双端存储器103。然而，在制造期间，特别是在由存储器制造组件102促进的有源区的制造期间，可以将接触材料(例如含金属或含硅)层104引入生长室302，在其中可以引入等离子体118。

[0056] 如结合图1所讨论的，并且在此类似地，形成部件116可以促进将硅烷等离子体120，NH3等离子体(由附图标记312表示)或在等离子体状态的其它合适的材料引入。在某些实施例中，界面层的期望厚度可以在约1纳米至约12纳米之间。

[0057] 因此，考虑希望使特定的受控材料(例如氮化硅)106/108达到几纳米的厚度的情况，将受控材料(例如氮化硅)108生长到期望的厚度所需的生长和相关的形成周期可以是例如15秒。对于在跨越相邻存储器单元，横跨整个晶圆，甚至晶圆到晶圆维持均匀界面层106、以及与可制造性相关的其它改进方面而言，与形成(例如氮化)时段相关的时间可能是显着的。

[0058] 存在另外的优点。例如，在一个实例中，界面层106包括非化学计量硅氮化合物，例如Si3N4或SiNx，例如Si3N(4±x)，其中0

[0059] 仍然参考图3，在一些实施例中，系统300(或系统100)还可以包括清洁组件304，清洁组件304可以被配置为在形成界面层106之前促进接触(例如含硅)层104的清洁。例如，由于在接触(例如含硅)层104上可以形成由于先前和/或不受控制的暴露而产生的天然氧化物。这些或任何其它氧化物或污染物可在清洁过程中被清洁。此后，可以开始氮化时段，并且可以新鲜生长或沉积受控材料108。

[0060] 在一些实施例中，系统300(或系统100)可进一步包括沉积组件306。沉积组件306可经配置以促进活性金属层110的沉积，此后可定位第二端子114。一旦沉积了活性金属层110，界面层106不再暴露于等离子体118或其它反应性材料，因此活性金属层110的沉积可构成生长期的结束，从而终止进一步的氮化硅生长，因此界面层106通常保持在现有厚度。

[0061] 在一些实施例中，界面材料可以设置在活性金属层110和界面层106之间。界面材料可以是钛，氧化钛，钨或其他阻挡材料。在各种实施例中，界面材料可以用作活性金属层和界面层106的离子之间的阻挡(例如隧道层)。

[0062] 图4A-4C涉及用于本公开的各种实施例的制造技术。现在转到图4A，提供了示例400。示例400涉及与沉积金属/蚀刻方案相关的界面层106的形成。相比之下，图4B的示例
410涉及与蚀刻/沉积金属方案相关的界面层106的形成。在后一示例(例如，示例410)中，氧化物412已经被蚀刻以产生中心孔，其中可以生长界面层106并沉积活性金属层110。在一些实施例中，可以执行平面化步骤以获得示例410中所示的结构。在图4C中，示例420涉及与沉积/蚀刻方案相关的界面层106的形成。在该示例中，示出了第一端子422和第二端子424，其中第一端子422设置在CMOS衬底430上。如在上述并入的专利申请中所描述的，第一端子422可以由铜或铝材料(金属或合金)形成。接下来沉积氧化物层并形成开口，其中沉积粘附层或阻挡层428。在一些实施例中，阻挡层428(例如钛，氮化钛，氮化钨，钛钨等)可以被认为是第一端子422的一部分或者作为接触材料层。通常在平坦化步骤之后，界面层106(例如上述非随机氮化硅材料)，活性金属层110(例如上述的银或铝金属或合金)和阻挡材料426(例如钛，氮化钛，氮化钽，钨，钛钨等)可以被沉积。这三个材料层可以被蚀刻以形成柱结构，并且可以沉积氧化物412。在平坦化工艺之后，暴露出阻挡426的顶表面。在一些实施例中，第二端子424可以包括附加的阻挡材料(例如氮化钽等)和含金属的层(例如铝或铜金属或合金)。

[0063] 图5A-5C示出根据本公开的一个或多个附加实施例的示例存储器单元。在图5A中，描绘经配置以在与制造存储器芯片相关联的较高温度过程期间(例如，大于400摄氏度)减轻活性金属的热扩散的存储器单元500。因此，存储器单元500可产生较大的制造产量，较低的制造成本及较大的存储器单元500的操作可靠性。应了解，在适当情况下，可将存储器单元500的实施例用于其它所揭示的存储器器件，且反之亦然。

[0064] 存储器单元500可包括接触层508。在各种实施例中，接触层508可包括导电材料。这种导电材料的示例可以包括含金属材料或导电硅(例如掺杂硅)材料。在至少一个实施例中，接触层508可以基本上类似于本文所述的接触层104，但不限于该实施例。提供覆盖接触层508的界面层506.在各种实施例中，界面层506可包括电阻开关材料。一个实例包括含硅材料，例如硅，氮化硅，氧化硅或含有适当百分比的前述材料的材料。另外的示例包括至少部分地可透过存储器单元500的活性金属层502的离子的非化学计量材料(例如，非化学计量含硅材料，非化学计量含氮化硅材料，非化学计量含氧化硅材料，等等)。其它实例包括非晶材料，无定形氮化硅材料，无定形氧化硅材料等，或上述任何合适的无定形形式(例如，非化学计量的无定形氮化硅材料等)。

[0065] 除了上述之外，存储器单元500可以包括覆盖在界面层506上的阻挡层504.在一些实施例中，阻挡层504可以是高k电介质材料。在各种实施例中，阻挡层504可以是氧化物材料，并且在至少一些实施例中，阻挡层504可以是氮化物材料(例如，高k氮化物材料)。在一个或多个示例性实施例中，阻挡层504可以包括从由SiO2，Al2O3，HfO2，ZrO2，Ta2O5，TaO，TiO，WO2，WO3，HfSiO，HfAlO或前述的合适组合。

[0066] 存储器单元500可另外包括活性金属层502.活性金属层502可包括本文所述或本领域已知的任何合适的金属材料或合适的金属化合物。在至少一个实施例中，活性金属层502可以包括Al，Ti，Ag，Cu，一种或多种前述元素的氮化物，或前述的一种或多种的氧化物。
金属材料或金属化合物材料可以被选择为对阻挡层504具有低扩散率。在一些实施例中，活性金属层502可以包括Al，AlN，Ti，TiN，Cu或非化学计量的Cu亚氧化物，CuOx，其中0阻挡层504可以包括HfO2或TiO；界面层506可以包括SiN，并且接触材料508可以包括合适的导电体，在其上可以形成界面层506。在至少一个实施例中，选择用于阻挡层504的第一材料可以具有对于活性金属层502的离子的第一扩散率，并且选择用于界面层506的第二材料可以具有对于活性金属层502的离子的第二扩散率，以及第一扩散率与第二扩散率的比率可以为约1对约30(1:30)。

[0067] 图5B描绘根据进一步实施例的样本存储器单元510的框图。存储器单元510可包括活性金属层502B，界面层504B和导电接触层506B。界面层504B被选择为对活性金属层502B的离子具有相对高的磁导率。响应于例如400-450摄氏度的高温烘烤，活性金属层502B的离子可以扩散到整个界面层504B。在一些方面，电短路508B可以在界面层504B内形成。电短路508B(如果存在)可破坏存储器单元510的功效。

[0068] 图5C说明根据额外实施例的样本存储器单元520的框图。存储器单元520包括位于活性金属层502C和界面层504C之间并覆盖接触层506C的阻挡层503C。响应于高温烘烤(例如，400-450摄氏度)，活性金属层502C的离子可以在阻挡层503C内扩散。然而，离子在界面层504C内不显着扩散。例如，在高温烘烤之后，具有离子扩散的阻挡层503C可以是用于响应于形成电压或编程电压而在界面层504C内形成导电丝的活性金属层502C的离子源。

[0069] 图6A-6C描绘根据另外实施例的存储器单元600的编程和擦除功能性。存储器单元600可包括基本上类似于本文其他地方(或本领域已知的)类似层的活性金属层602，阻挡层
604，界面层606和接触层608。图6A示出了其中存储器单元600已经暴露于高温烘烤工艺的实施例。来自活性金属层602的金属颗粒在阻挡层604内显着扩散。金属颗粒在阻挡层604内的这种扩散可导致阻挡层604具有远低于阻挡层604(例如高k电介质、氧化物等)的绝缘材料的固有电阻率的电阻率。在一些实施例中，阻挡层604可以在高温烘烤工艺之后具有与活性金属层602基本相似的电阻率，而在其他实施例中，在高温烘烤之后金属颗粒在阻挡层
604内的扩散不会从阻挡层604的顶表面到阻挡层604的底表面。在后面的实施例中，可以将形成电压施加到存储器单元600，导致颗粒的场诱发飘移(field-induced drift)通过剩余的(例如未扩散的)部分阻挡层604。

[0070] 在一个或多个实施例中，金属颗粒的一些扩散可以发生到界面层606中。然而，在这样的实施例中，扩散到界面层606中不是影响活性金属层602和接触层608之间的电阻率的量在一些实施例中，响应于合适的刺激(例如，电场、电流、电压等)施加到存储器单元600，活性金属颗粒扩散到阻挡层604中可足以使阻挡层604作为在界面层606内的金属颗粒飘移来源。

[0071] 图6B描绘在跨越活性金属层602和接触层608施加的编程信号之后的存储器单元600的实施例。在至少一个实施例中，编程信号可为在约1.5伏特到约3.0伏特的范围内的电压，但是在本公开的范围内的其他实施例中可以采用适于诱导形成导电细丝通过界面层
606的其它电压。如图所示，导电丝从阻挡层604延伸到接触层608，导致存储器单元600进入低电阻状态。图6C描绘在将擦除脉冲施加到存储器单元600之后的存储器单元600.在实施例中，擦除脉冲可具有与编程脉冲相反的极性，且大小在约1.5到约3.0伏特的范围内。擦除脉冲可以导致界面层606内的金属离子回到阻挡层604，并且通过界面层606断开导电细丝的电连续性。在擦除脉冲之后，存储器单元600处于高电阻状态，基本上等于界面层606的电阻。

[0072] 用氨调节界面层生长的示例性方法

[0073] 前述图已经针对若干组件或存储器架构之间的交互作用加以描述。应当理解，这些图可以包括其中指定的那些组件和架构，指定的组件/架构中的一些和/或附加的组件/架构。子组件还可以实现为电连接到其他子组件，而不是被包括在父架构内。另外，注意，一个或多个公开的过程可以组合成提供聚合功能的单个过程。例如，编程过程可以包括擦除过程，或者反之亦然，以便于通过单个过程来编程和擦除半导体单元。另外，应了解，可以按组(例如，同时擦除多个行)或单独地擦除多个单元存储器架构的相应行。此外，应了解，可在群组(例如，同时编程的多个存储器单元)或个别地编程特定行上的多个存储器单元。所公开的体系结构的组件还可以与本文中没有具体描述但本领域技术人员已知的一个或多个其他组件交互作用。

[0074] 鉴于上文所描述的示范性图式，将参考图7到图9的流程图更好地了解可根据所揭示的标的物来实施的过程方法。虽然为了简化说明，图7-9的方法被示出和描述为一系列框，但是应当理解和明白的是，所要求保护的主题不限于框的顺序，因为一些框可以以不同的顺序发生和/或同时与来自本文所描绘和描述的其它框发生。此外，可能不需要所有示出的框来实现本文所描述的方法。另外，应进一步理解的是，本说明书中公开的方法能够存储在制品上，以便于将这样的方法传送和传送到电子设备。所使用的术语“制品”旨在包括可从任何计算机可读设备，与载体结合的设备或存储介质访问的计算机程序。

[0075] 图7示出了示例性方法700。方法700可以提供用第一端子上方的硅烷和NH3等离子体来调节界面层生长。例如，在附图标记702处，可以在生长室处接收具有上述第一端子的衬底，可选地包括与双端存储器件相关联的接触(例如含金属或硅)层。在一些实施例中，接触(例如含硅的掺杂多晶硅)层可以存在于CMOS衬底的顶部上，在这种情况下，在相对高的温度(例如，高于300-450摄氏度)下发生的生长过程可能损坏或破坏CMOS衬底。在一些实施例中，可以使用其它类型的接触材料(例如阻挡材料)，或者可以不使用接触层。

[0076] 在附图标记704处，可以将包括硅(例如SiH4，硅烷等)和氮(例如NH3)的等离子体引入生长室中。在一些实施例中，与生长室相关联的基本上整个环境可以由引入的NH3等离子体组成。

[0077] 在附图标记706处，在一个实施例中，可以通过接触(例如，含硅)层来促进电阻开关的生长。电阻开关材料可以构成双端存储单元的界面层，其中界面层位于接触(例如含硅)层或阻挡材料层和活性金属层之间。在各种实施例中，电阻开关材料可以包括以下材料中的一种或两种或更多种的组合：非随机氮化硅，例如次氮化硅，例如氮化硅(SiNx)，1

[0078] 现在参考图8，示出了示例性方法800。方法800可以提供与用氮(例如NH3)等离子体调节双端存储器单元的界面层生长有关的附加特征或方面。例如，在附图标记802处，可以在可以结合图7的附图标记706发生的促进电阻开关材料的生长之前清洁接触(例如，含硅)层(如果使用)。清洁接触(例如含硅)层可以包括在清洁之前去除存在于接触(例如，含金属或硅)层上的其它氧化物，污染物或其它不期望的元素。

[0079] 在附图标记804处，可以在界面层上沉积活性金属层。通过在界面层上沉积活性金属层，结束生长(例如，与沉积的包含界面层的氮化硅相关的氮化过程)。结果，在一些实施例中，活性金属层的沉积可以与电阻开关材料一致，达到目标厚度，这将结合附图标记806和808进一步详细描述。如前所述，在一些实施例中，界面材料可在步骤804中沉积活性金属材料之前沉积。界面材料的沉积也可在CMOS制造技术的限制内。

[0080] 例如，在附图标记806处，可以接收与界面层和/或包括界面层的氧化物相关联的目标厚度数据。在附图标记808处，参考附图标记804描述的活性金属层的沉积可以响应于氧化物生长到由目标厚度数据描述的厚度而开始。

[0081] 图9描绘了根据本公开的另外的实施例的示例方法900的流程图。在902处，方法900可以包括形成覆盖在集成电路(IC)芯片的衬底或绝缘层内形成的接触材料上的界面层。在各种实施例中，界面层可以被选择为对活性金属的离子是可渗透的。在一个实施例中，界面层可以是合适的含硅层。在替代或附加的实施例中，界面层可以是氮化硅材料。在
904处，方法900可以包括形成覆盖界面层的阻挡层，其被配置为相对于界面层对活性金属的离子具有低渗透性。在一些实施例中，阻挡层可以包括具有良好热稳定性的高k介电材料，氧化物材料或氮化物材料。在一些实施例中，阻挡层可以选自由SiO2，Al2O3，HfO2，ZrO2，Ta2O5，TaO，TiO，WO2，WO3，HfSiO，HfAlO或前述的合适组合所组成的群组。在至少一个实施例中，阻挡层的导磁率可以是界面层的导磁率的约1/30。在906，方法900可以包括在作为活性金属离子源的阻挡层上形成活性金属层。在各种实施例中，活性金属可包括银(Ag)，铜(Cu)，金(Au)，钛(Ti)，镍(Ni)，铝(Al)，铬(Cr)，钽(Ta)，铁(Fe)，锰(Mn)，钨(W)，钒(V)，钴(Co)，铂(Pt)和钯(Pd)。在本主题公开的一些方面，可以为活性金属选择前述的其它合适的导电材料，以及化合物或组合，合金(例如金属氮化物)。在一个或多个其它实施方案中，活性金属材料可以包含Al，Ti，Ag或Cu的合适化合物以及氮或氧。例如，在至少一个实施方案中，活性金属可以包括AlN，TiN，Cu亚氧化物(CuOx，其中0400摄氏度的高温烘烤工艺。

[0082] 示例操作环境

[0083] 为了提供用于所公开主题的各个方面的上下文，图10和图11以及以下讨论旨在提供对适当环境的简要概括描述，其中可以实现或处理所公开的主题。尽管在用于制造和操作这样的架构的半导体架构和处理方法的一般上下文中已经描述了主题，但是本领域技术人员将认识到，本主题公开还可以与其他架构或处理方法组合实现。此外，本领域技术人员将理解，所公开的过程可以利用处理系统或计算机处理器单独地或与主计算机结合来实施，主计算机可以包括单处理器或多处理器计算机系统，微型计算设备，大型计算机，以及个人计算机，手持计算设备(例如，PDA，电话，手表)，基于微处理器的或可编程的消费者或工业电子设备等。所示出的方面还可以在分布式计算环境中实践，其中任务由通过通信网络链接的远程处理设备执行。然而，所要求保护的创新的一些(如果不是全部)方面可以在诸如存储卡，闪存存储器模块，可移动存储器等的独立电子设备上实施。在分布式计算环境中，程序模块可以位于本地和远程存储器存储模块或设备中。

[0084] 图10说明根据本发明的方面的用于RRAM阵列1002的实例操作和控制环境1000的框图。在本发明的至少一个方面中，RRAM阵列1002可包括各种RRAM存储器单元技术。特别地，RRAM阵列可以被配置或操作以减轻或避免RRAM阵列的潜行路径电流，如本文所述。

[0085] 列控制器1006可与RRAM阵列1002相邻地形成。此外，列控制器1006可与RRAM阵列1002的位线电耦合。列控制器1006可控制各个位线，将适当的编程，擦除或读取电压施加到选择位线。

[0086] 此外，操作和控制环境1000可以包括行控制器1004。行控制器1004可以形成为与列控制器1006相邻，并且与RRAM阵列1002的字线电连接。行控制器1004可以用合适的选择电压选择特定行的存储器单元。此外，行控制器1004可通过在选定字线处施加适当电压来促进编程、擦除或读取操作。

[0087] 时钟源1008可以提供相应的时钟脉冲，以便于行控制1004和列控制1006的读取，写入和编程操作的定时。时钟源1008可以进一步促进字线或位线的选择。响应于由操作和控制环境1000接收的外部或内部命令。输入/输出缓冲器1012可以通过I/O缓冲器或其他I/O通信接口连接到外部主机设备，例如计算机或其他处理设备。输入/输出缓冲器1012可以被配置为接收写入数据、接收擦除指令、输出读出数据，以及接收地址数据和命令数据以及相应指令的地址数据。地址数据可以通过地址寄存器1010传送到行控制器1004和列控制器1006。另外，输入数据经由信号输入线被传送到RRAM阵列1002，并且经由信号输出线从RRAM阵列1002接收输出数据。可以从主机设备接收输入数据，并且可以经由I/O缓冲器将输出数据传送到主机设备。

[0088] 从主机设备接收的命令可以被提供给命令接口1014。命令接口1014可以被配置为从主机设备接收外部控制信号，并且确定输入到输入/输出缓冲器1012的数据是否是写入数据、命令或地址。输入命令可以被传送到状态机1016。

[0089] 状态机1016可经配置以管理RRAM阵列1002的编程和重新编程。状态机1016经由输入/输出接口1012和命令接口1014从主机设备接收命令，并管理读取，写入，擦除，数据输入，数据输出以及与RRAM阵列1002相关联的类似功能。在一些方面，状态机1016可发送和接收关于各种命令的成功接收或执行的确认和否定确认。

[0090] 为了实现读，写，擦除，输入，输出等功能，状态机1016可以控制时钟源1008.时钟源1008的控制可以引起被配置为促进行控制器1004以及列控制器1006实现特定功能的输出脉冲。例如，输出脉冲可以由列控制器1006传送到所选择的位线，或者由行控制器1004传送到字线。

[0091] 结合图11，下面描述的系统和过程可以在诸如单个集成电路(IC)芯片，多个IC，专用集成电路(ASIC)等的硬件内实现。此外，一些或所有过程框出现在每个过程中的顺序不应被认为是限制性的。相反，应当理解，一些过程框可以以各种顺序执行，不是所有这些都可以在本文中明确示出。

[0092] 参考图11，用于实现所要求保护的主题的各个方面的合适环境1100包括计算机1102。计算机1102包括处理单元1104，系统存储器1106，编解码器1135和系统总线1108。系统总线1108将包括但不限于系统存储器1106的系统组件耦合到处理单元1104.处理单元
1104可以是各种可用处理器中的任何一种。双微处理器和其他多处理器架构也可以用作处理单元1104。

[0093] 系统总线1108可以是几种类型的总线结构中的任一种，包括存储器总线或存储器控制器，外围总线或外部总线，和/或使用任何种类的可用总线体系结构的局部总线，包括但不限于：工业标准架构(ISA)，微通道架构(MSA)，扩展ISA(EISA)，智能驱动电子(IDE)，VESA局部总线(VLB)，外围组件互连(PCI)，卡总线，串行总线(USB)，高级图形端口(AGP)，个人计算机存储卡国际协会总线(PCMCIA)，火线(IEEE 1394)和小型计算机系统接口(SCSI)。

[0094] 系统存储器1106包括易失性存储器1110和非易失性存储器1112.包含诸如在启动期间在计算机1102内的元件之间传送信息的基本例程的基本输入/输出系统(BIOS)是存储在非易失性存储器1112中。另外，根据本发明，编解码器1135可以包括编码器或解码器中的至少一个，其中编码器或解码器中的至少一个可以包括硬件，软件或硬件和软件的组合。虽然，编解码器1135被描述为单独的组件，但是编解码器1135可以被包含在非易失性存储器1112内。作为说明而非限制，非易失性存储器1112可以包括只读存储器(ROM)，可编程ROM(PROM)，电可编程ROM(EPROM)，电可擦除可编程ROM(EEPROM)或闪存。易失性存储器1110包括用作外部高速缓存存储器的随机存取存储器(RAM)。根据本方面，易失性存储器可以存储写入操作重试逻辑(图11中未示出)等。作为说明而非限制，RAM以多种形式可用，例如静态RAM(SRAM)，动态RAM(DRAM)，同步DRAM(SDRAM)，双倍数据速率SDRAM(DDR SDRAM)和增强型SDRAM(ESDRAM)。

[0095] 计算机1102还可以包括可移除/不可移除，易失性/非易失性计算机存储介质。磁盘存储器1114包括但不限于诸如磁盘驱动器，固态磁盘(SSD)软盘驱动器，磁带驱动器，Jaz驱动器，Zip驱动器，LS-驱动器，闪存卡或记忆棒的器件。另外，磁盘存储器1114可以包括单独地或与其他存储介质组合的存储介质，其他存储介质包括但不限于诸如光盘ROM设备(CD-ROM)，CD可记录驱动器(CD-R Drive)，CD可重写驱动器(CD-RW驱动器)或数字通用盘ROM驱动器(DVD-ROM)。为了便于将磁盘存储设备1114连接到系统总线1108，通常使用可移动或不可移动的接口，例如接口1116可以理解，存储设备1114可以存储与用户相关的信息。这样的信息可以存储在服务器或提供给服务器或运行在用户设备上的应用程序。在一个实施例中，用户可以被通知(例如，通过输出设备1136)存储到磁盘存储器1114和/或传输到服务器或应用程序的信息类型。可以向用户提供选择加入或选择不加入(例如，通过来自输入设备1128的输入)拥有与服务器或应用程序收集和/或共享这样的信息的机会。

[0096] 应当理解，图11描述了充当用户和在合适的操作环境1100中描述的基本计算机资源之间的中介的软件。这种软件包括操作系统1118.操作系统1118可以存储在盘存储1114用于控制和分配计算机系统1102的资源。应用程序1120利用通过程序模块1124以及存储在系统存储器1106中或磁盘存储器1114上的程序数据1126(诸如启动/关闭事务表等)的操作系统1118对资源进行管理。应当理解，所要求保护的主题可以用各种操作系统或操作系统的组合来实现。

[0097] 用户通过输入设备1128将命令或信息输入到计算机1102中。输入设备1128包括但不限于诸如鼠标的指向设备，轨迹球，触针，触摸板，键盘，麦克风，操纵杆，游戏垫，卫星天线，扫描仪，电视调谐器卡，数字相机，数字摄像机，网络摄像机等。这些和其他输入设备经由(一个或多个)接口端口1130通过系统总线1108连接到处理单元1104。接口端口1130包括例如串行端口，并行端口，游戏端口和通用串行总线(USB)。输出设备1136使用与输入设备1128相同类型的端口中的一些。因此，例如，USB端口可以用于向计算机1102提供输入以及将信息从计算机1102输出到输出设备1136。提供输出适配器1134以说明在其他需要特殊适配器的输出设备1136中存在一些输出设备1136，例如监视器，扬声器和打印机。输出适配器
1134通过说明而非限制的方式包括提供输出设备1136和系统总线1108之间的连接手段的视频卡和声卡。应当注意，其他设备和/或设备的系统提供输入和输出能力，例如远程计算机1138。

[0098] 计算机1102可以使用到一个或多个远程计算机(诸如远程计算机1138)的逻辑连接在联网环境中操作。远程计算机1138可以是个人计算机，服务器，路由器，网络PC，工作站，基于微处理器的设备，对等设备，智能电话，平板或其它网络节点，并且通常包括相对于计算机1102描述的许多元件。为了简洁起见，仅存储器存储设备1140与远程计算机1138一起示出。远程计算机1138通过网络接口1142逻辑连接到计算机1102，然后经由通信连接1144连接。网络接口1142包括有线和/或无线通信网络例如局域网(LAN)和广域网(WAN)和蜂窝网络。LAN技术包括光纤分布式数据接口(FDDI)，铜线分布式数据接口(CDDI)，以太网，令牌环(Token Ring)等。WAN技术包括但不限于点对点链路，诸如集成服务数字网(ISDN)及其变体的电路交换网络，分组交换网络和数字用户线路(DSL)。

[0099] 通信连接1144是指用于将网络接口1142连接到总线1108的硬件/软件。虽然为了清楚说明，在计算机1102内部示出了通信连接1144，但它也可以在计算机1102的外部。仅为了示例性目的，连接到网络接口1142所需的硬件/软件包括内部和外部技术，例如调制解调器(包括常规电话级调制解调器，电缆调制解调器和DSL调制解调器)，ISDN适配器，以及有线和无线以太网卡，集线器和路由器。

[0100] 本公开的所示方面还可以在分布式计算环境中实践，其中某些任务由通过通信网络链接的远程处理设备执行。在分布式计算环境中，程序模块或存储的信息，指令等可以位于本地或远程存储器存储设备中。

[0101] 此外，应了解，本文中所描述的各种组件可包括电路，所述电路可包含具有适当值的组件和电路元件以实施本发明的实施例。此外，可以理解，许多各种组件可以在一个或多个IC芯片上实现。例如，在一个实施例中，一组部件可以在单个IC芯片中实现。在其它实施例中，相应组件中的一个或多个在单独的IC芯片上制造或实现。

[0102] 如本文所使用的，术语“组件”，“系统”，“架构”等意在指代计算机或电子相关实体，硬件，硬件和软件的组合，软件(例如，执行)或固件。例如，组件可以是一个或多个晶体管，存储器单元，晶体管或存储器单元的布置，门阵列，可编程门阵列，专用集成电路，控制器，处理器，在处理器上执行的过程，物件，可执行件，访问半导体存储器或半导体存储器接口的程序或应用程序，计算器或类似物，或其适当组合。该组件可以包括可擦除编程(例如，至少部分地存储在可擦除存储器中的处理指令)或硬编程(例如，在制造时烧录到不可擦除存储器中的处理指令)。

[0103] 作为说明，从存储器执行的过程和处理器都可以是组件。作为另一示例，架构可以包括以适合于电子硬件的布置的方式实现处理指令的电子硬件(例如，并行或串行晶体管)，处理指令和处理器的布置。此外，架构可以包括单个组件(例如，晶体管，门阵列，...)或组件的布置(例如，晶体管的串联或并联布置，与编程电路连接的门阵列，电源引线，电气接地，输入信号线和输出信号线等)。系统可以包括一个或多个组件以及一个或多个架构。一个示例性系统可以包括开关块架构，其包括交叉的输入/输出线和传输门晶体管，以及电源，信号发生器，通信总线，控制器，I/O接口，地址寄存器，等等。应当理解，预期在定义中的一些重叠，并且架构或系统可以是独立组件或另一架构，系统等的组件。

[0104] 除了上述内容之外，所公开的主题可以实现为使用典型的制造，编程或工程技术来产生硬件，固件，软件或其任何合适的组合的方法，器件或制品，以控制电子设备以实现所公开的主题。本文所使用的术语“器件”和“制品”旨在包括电子设备，半导体设备，计算机或可从任何计算机可读设备，载体或介质访问的计算机程序。计算机可读介质可以包括硬件介质或软件介质。另外，介质可以包括非暂时性介质或传输介质。在一个示例中，非暂时性介质可以包括计算机可读硬件介质。计算机可读硬件介质的具体示例可以包括但不限于磁存储设备(例如，硬盘，软盘，磁条...)，光盘(例如，压缩盘(CD)，数字通用盘(DVD)，智能卡和闪存设备(例如，卡，棒，钥匙驱动器...)。计算机可读传输介质可以包括载波等。当然，本领域技术人员将认识到，在不脱离所公开主题的范围或精神的情况下，可以对该配置进行许多修改。

[0105] 以上描述的内容包括本发明的示例。当然，为了描述本发明的目的，不可能描述组件或方法的每个可想到的组合，但是本领域的普通技术人员可以认识到，本发明的许多进一步的组合和排列是可能的。因此，所公开的主题旨在涵盖落入本公开的精神和范围内的所有这样的改变，修改和变化。此外，就在详细描述或权利要求中使用术语“包括”，“包括”，“具有”或“具有”及其变体而言，该术语旨在以类似于术语“包括”在被用作权利要求中的过渡词时被解释。

[0106] 此外，词语“示例性”在本文中用于表示用作示例，实例或说明。本文描述为“示例性”的任何方面或设计不一定被解释为比其它方面或设计优选或有利。相反，词“示例性”的使用旨在以具体方式呈现概念。如本申请中所使用的，术语“或”旨在表示包括性的“或”而不是排他性的“或”。也就是说，除非另有规定或从上下文清楚，否则“X使用A或B”旨在表示任何自然的包括性排列。也就是说，如果X使用A；X使用B；或X使用A和B两者，则在任何前述情况下满足“X使用A或B”。此外，除非另有说明或从上下文中清楚地指示单数形式，否则本申请和所附权利要求中使用的冠词“一”和“一个”通常应被解释为意指“一个或多个”。

[0107] 另外，已经就对电子存储器内的数据位的算法或处理操作呈现了详细描述的一些部分。这些过程描述或表示是由本领域的技术人员采用的机制，以将他们的工作的实质有效地传达给同等技术的其他人。这里的过程通常被认为是导致期望结果的自相矛盾的行为序列。这些行为是需要物理量的物理操纵的那些行为。通常，尽管不是必须的，这些量采取能够被存储，传送，组合，比较和/或以其他方式操纵的电和/或磁信号的形式。

[0108] 已经证明，主要出于公共使用的原因，将这些信号称为比特，值，元素，符号，字符，术语，数字等是方便的。然而，应当记住，所有这些和类似的术语将与适当的物理量相关联，并且仅仅是应用于这些量的方便的标记。除非另有明确说明或从前述讨论中显而易见，否则应当理解，在整个公开的主题中，利用诸如处理，计算，复制，模仿，确定或传输等术语的讨论是指处理系统和/或类似的消费者或工业电子设备或机器，其将表示为电子设备的电路，寄存器或存储器内的物理(电气或电子)量的数据或信号操纵或变换为其他数据或类似地表示为机器或计算机系统存储器或寄存器或其它此类信息存储，传输和/或显示设备内的物理量的信号。

[0109] 关于由上述组件，架构，电路，过程等执行的各种功能，除非另有说明，用于描述这些组件的术语(包括对“器件”的引用)旨在对应，，执行所描述的组件的指定功能的任何组件(例如，功能等同物)，即使在结构上不等同于执行本文所示的实施例的示例性方面中的功能的所公开的结构。另外，尽管可以仅关于几个实现中的一个公开了特定特征，但是这种特征可以与其他实现的一个或多个其他特征组合，如对于任何给定或特定应用可能期望和有利的。还将认识到，实施例包括具有用于执行各种过程的动作和/或事件的计算机可执行指令的系统以及计算机可读介质。