本发明公开了一种基于OpenPower平台的内存板上电方法及系统，其实现过程为：首先通过控制芯片发送使能信号至VR芯片，开启内存部分前级工作电压；前级工作电压开启后，控制芯片发出PowerGood信号并经内存缓冲芯片Memory Buffer、BIOS处理后，发出开启后级电压的使能信号以开启内存部分后级工作电压，从而实现内存部分的上电控制。该一种基于OpenPower平台的内存板上电方法及系统与现有技术相比，基于OpenPOWER平台，能够对内存部分电压进行更精确的时序控制，而通过精准的控制内存部分的上电时序，可提高设备的可靠性，实用性强，适用范围广泛，易于推广。
1.一种基于OpenPower平台的内存板上电方法，其特征在于，其实现过程为：
首先通过控制芯片发送使能信号至VR芯片，开启内存部分前级工作电压；
前级工作电压开启后，控制芯片发出PowerGood信号并经内存缓冲芯片Memory Buffer、BIOS处理后，发出开启后级电压的使能信号以开启内存部分后级工作电压，从而实现内存部分的上电控制；
在控制芯片前连接有BMC芯片，当系统在开机启动后，BMC通过拉高控制芯片的控制信号引脚触发控制芯片依次发送各VR芯片需要的使能信号，当最后一级电压工作正常后，控制芯片发送PowerGood信号通知系统所有电压已正常启动；
内存中Memory Buffer工作电压包含0.9V、1.09V、1.35V，内存条工作电压包括1.35V、
0.675V，上电时序为0.9V→1.09V→Memory Buffer工作电压1.35V、内存条工作电压1.35V→0.675V，具体为：控制芯片发送使能信号至与其连接的VR芯片产生0.9V电压，该VR芯片的PowerGood信号作为Enable去使能产生1.09V的另一VR芯片；同时0.9V和1.09V的PowerGood信号分别发送至IC芯片；
所述IC芯片为可配置I2C与SMBus I/O扩展器的IC芯片，其与VR芯片之间通过GPIO端口互连、与Memory Buffer之间通过I2C端口互连，相对应的，开启后级工作电压的过程为：系统开机过程中，Memory Buffer完成初始化后将访问I2C芯片获取0.9V、1.09V的PowerGood信息，通知BIOS并获取开启后级电压的使能信号；Memory Buffer通过I2C端口发送使能信号给IC芯片，该IC芯片通过GPIO去使能产生1.35V电压的第三VR芯片，第三VR芯片的PowerGood又作为Enable使能第四VR芯片产生0.675V电压；
系统中通过或门芯片参与1.35V电压的上电控制，具体为IC芯片的GPIO端口的输出信号作为第三VR芯片的使能信号，同时BMC通过GPIO发送的使能信号也作为第三VR芯片的使能信号，两个使能信号通过或门处理后使能第三VR芯片。
2.根据权利要求1所述的一种基于OpenPower平台的内存板上电方法，其特征在于，在开启后级工作电压的步骤前，需要通过IC芯片获取PowerGood信号，然后保存在内部寄存器中，内存缓冲芯片Memory Buffer作为I2C Master，通过I2C协议访问该IC芯片内部寄存器数据，实现后级工作电压的开启。
3.一种基于OpenPower平台的内存板上电系统，包括前级工作电压启动模块、后级工作电压启动模块，其中，
前级工作电压启动模块包括顺序连接的BMC芯片、控制芯片、VR芯片，当系统在开机启动后，BMC通过拉高控制芯片的控制信号引脚触发控制芯片依次发送各VR芯片需要的使能信号，当最后一级电压工作正常后，控制芯片发送PowerGood信号通知系统所有电压已正常启动；
后级工作电压启动模块包括连接VR芯片的IC芯片、与IC芯片连接的内存缓冲芯片Memory Buffer，在前级工作电压开启后，控制芯片发出PowerGood信号并经内存缓冲芯片Memory Buffer处理后，发出开启后级电压的使能信号以开启内存部分后级工作电压，从而实现内存部分的上电控制；
内存中Memory Buffer工作电压包含0.9V、1.09V、1.35V，内存条工作电压包括1.35V、
0.675V，上电时序为0.9V→1.09V→Memory Buffer工作电压1.35V、内存条工作电压1.35V→0.675V，具体为：控制芯片发送使能信号至与其连接的VR芯片产生0.9V电压，该VR芯片的PowerGood信号作为Enable去使能产生1.09V的另一VR芯片；同时0.9V和1.09V的PowerGood信号分别发送至IC芯片；
所述IC芯片为可配置I2C与SMBus I/O扩展器的IC芯片，其与VR芯片之间通过GPIO端口互连、与Memory Buffer之间通过I2C端口互连，相对应的，开启后级工作电压的过程为：系统开机过程中，Memory Buffer完成初始化后将访问I2C芯片获取0.9V、1.09V的PowerGood信息，通知BIOS并获取开启后级电压的使能信号；Memory Buffer通过I2C端口发送使能信号给IC芯片，该IC芯片通过GPIO去使能产生1.35V电压的第三VR芯片，第三VR芯片的PowerGood又作为Enable使能第四VR芯片产生0.675V电压；
系统中通过或门芯片参与1.35V电压的上电控制，具体为IC芯片的GPIO端口的输出信号作为第三VR芯片的使能信号，同时BMC通过GPIO发送的使能信号也作为第三VR芯片的使能信号，两个使能信号通过或门处理后使能第三VR芯片；当内存部分出现上电异常情况，无法产生第三VR的使能信号；此时跳过Memory Buffer，通过拉高BMC的GPIO信号去使能VR3芯片，如果1.35V与0.675V能够正常供电，则判定Memory Buffer工作异常。
一种基于OpenPower平台的内存板上电方法及系统
技术领域
[0001] 本发明涉及计算机服务器技术领域，具体地说是一种实用性强、基于OpenPower平台的内存板上电方法及系统。
背景技术
[0002] 当前服务器开发设计主要由CPLD与VR芯片共同实现内存部分上电时序控制。CPLD发送使能信号至内存部分需第一个供电的VR芯片，同时其PowerGood信号作为下一级供电VR芯片的使能信号，依次上电直至最后一级电压正常工作，并发送PowerGood信号通知CPLD内存部分完成上电。
[0003] 如上所述的现有技术通过CPLD实现对内存部分的依次递推上电过程中，如果Memory Buffer出现问题，内存部分将无法工作，对服务器正常工作将造成不良影响。因此本发明实现一种技术方法，更精确的控制内存部分的上电。
发明内容
[0004] 本发明的技术任务是针对以上不足之处，提供一种实用性强、基于OpenPower平台的内存板上电方法及系统。
[0005] 一种基于OpenPower平台的内存板上电方法，其实现过程为：
[0006] 首先通过控制芯片发送使能信号至VR芯片，开启内存部分前级工作电压；
[0007] 前级工作电压开启后，控制芯片发出PowerGood信号并经内存缓冲芯片Memory Buffer、BIOS处理后，发出开启后级电压的使能信号以开启内存部分后级工作电压，从而实现内存部分的上电控制。
[0008] 在控制芯片前连接有BMC芯片，当系统在开机启动后，BMC通过拉高控制芯片的控制信号引脚触发控制芯片依次发送各VR芯片需要的使能信号，当最后一级电压工作正常后，控制芯片发送PowerGood信号通知系统所有电压已正常启动。
[0009] 在开启后级工作电压的步骤前，需要通过IC芯片获取PowerGood信号，然后保存在内部寄存器中，内存缓冲芯片Memory Buffer作为I2C Master，通过I2C协议访问该IC芯片内部寄存器数据，实现后级工作电压的开启。
[0010] 内存中Memory Buffer工作电压包含0.9V、1.09V、1.35V1，内存条工作电压包括1.35V2、0.675V，上电时序为0.9V→1.09V→1.35V1&1.35V2→0.675V，具体为：控制芯片发送使能信号至与其连接的VR芯片产生0.9V电压，该VR芯片的PowerGood信号作为Enable去使能产生1.09V的另一VR芯片；同时0.9V和1.09V的PowerGood信号分别发送至IC芯片。
[0011] 所述IC芯片为可配置I2C与SMBus I/O扩展器的IC芯片，其与VR芯片之间通过GPIO端口互连、与Memory Buffer之间通过I2C端口互连，相对应的，开启后级工作电压的过程为：系统开机过程中，Memory Buffer完成初始化后将访问I2C芯片获取0.9V、1.09V的PowerGood信息，通知BIOS并获取开启后级电压的使能信号；Memory Buffer通过I2C端口发送使能信号给IC芯片，该IC芯片通过GPIO去使能产生1.35V电压的第三VR芯片，第三VR芯片的PowerGood又作为Enable使能第四VR芯片产生0.675V电压。
[0012] 系统中通过或门芯片参与1.35V电压的上电控制，具体为IC芯片的GPIO端口的输出信号作为第三VR芯片的使能信号，同时BMC通过GPIO发送的使能信号也作为第三VR芯片的使能信号，两个使能信号通过或门处理后使能第三VR芯片。
[0013] 一种基于OpenPower平台的内存板上电系统，包括前级工作电压启动模块、后级工作电压启动模块，其中，
[0014] 前级工作电压启动模块包括顺序连接的BMC芯片、控制芯片、VR芯片，当系统在开机启动后，BMC通过拉高控制芯片的控制信号引脚触发控制芯片依次发送各VR芯片需要的使能信号，当最后一级电压工作正常后，控制芯片发送PowerGood信号通知系统所有电压已正常启动；
[0015] 后级工作电压启动模块包括连接VR芯片的IC芯片、与IC芯片连接的内存缓冲芯片Memory Buffer，在前级工作电压开启后，控制芯片发出PowerGood信号并经内存缓冲芯片Memory Buffer处理后，发出开启后级电压的使能信号以开启内存部分后级工作电压，从而实现内存部分的上电控制。
[0016] 内存中Memory Buffer工作电压包含0.9V、1.09V、1.35V1，内存条工作电压包括1.35V2、0.675V，上电时序为0.9V→1.09V→1.35V1&1.35V2→0.675V，具体为：控制芯片发送使能信号至与其连接的VR芯片产生0.9V电压，该VR芯片的PowerGood信号作为Enable去使能产生1.09V的另一VR芯片；同时0.9V和1.09V的PowerGood信号分别发送至IC芯片。
[0017] 所述IC芯片为可配置I2C与SMBus I/O扩展器的IC芯片，其与VR芯片之间通过GPIO端口互连、与Memory Buffer之间通过I2C端口互连，相对应的，开启后级工作电压的过程为：系统开机过程中，Memory Buffer完成初始化后将访问I2C芯片获取0.9V、1.09V的PowerGood信息，通知BIOS并获取开启后级电压的使能信号；Memory Buffer通过I2C端口发送使能信号给IC芯片，该IC芯片通过GPIO去使能产生1.35V电压的第三VR芯片，第三VR芯片的PowerGood又作为Enable使能第四VR芯片产生0.675V电压。
[0018] 系统中通过或门芯片参与1.35V电压的上电控制，具体为IC芯片的GPIO端口的输出信号作为第三VR芯片的使能信号，同时BMC通过GPIO发送的使能信号也作为第三VR芯片的使能信号，两个使能信号通过或门处理后使能第三VR芯片；当内存部分出现上电异常情况，无法产生第三VR的使能信号；此时跳过Memory Buffer，通过拉高BMC的GPIO信号去使能VR3芯片，如果1.35V与0.675V能够正常供电，则判定Memory Buffer工作异常。
[0019] 本发明的一种基于OpenPower平台的内存板上电方法及系统，具有以下优点：
[0020] 本发明基于OpenPOWER平台，其Memory Buffer、BIOS均参与其中，相较于单纯通过CPLD控制实现上电的方法，该方案能够对内存部分电压进行更精确的时序控制，而通过精准的控制内存部分的上电时序，可提高设备的可靠性，实用性强，适用范围广泛，易于推广。
附图说明
[0021] 为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0022] 附图1为本发明实施例中UCD90160工作示意图。
[0023] 附图2为本发明实施例中内存部分上电工作示意图。
[0024] 附图3为本发明实施例中或门工作原理图。
具体实施方式
[0025] 为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0026] 下面结合附图及具体实施例对本发明作进一步说明。
[0027] 如附图所示，一种基于OpenPower平台的内存板上电方法，此方法基于OpenPOWER平台，其Memory Buffer、BIOS均参与其中，相较于单纯通过CPLD控制实现上电的方法，该方案能够对内存部分电压进行更精确的时序控制。
[0028] 其实现过程为：
[0029] 首先通过控制芯片发送使能信号至VR芯片，开启内存部分前级工作电压；
[0030] 前级工作电压开启后，控制芯片发出PowerGood信号并经内存缓冲芯片Memory Buffer、BIOS处理后，发出开启后级电压的使能信号以开启内存部分后级工作电压，从而实现内存部分的上电控制。
[0031] 在控制芯片前连接有BMC芯片，当系统在开机启动后，BMC通过拉高控制芯片的控制信号引脚触发控制芯片依次发送各VR芯片需要的使能信号，当最后一级电压工作正常后，控制芯片发送PowerGood信号通知系统所有电压已正常启动。
[0032] 在开启后级工作电压的步骤前，需要通过IC芯片获取PowerGood信号，然后保存在内部寄存器中，内存缓冲芯片Memory Buffer作为I2C Master，通过I2C协议访问该IC芯片内部寄存器数据，实现后级工作电压的开启。
[0033] 内存中Memory Buffer工作电压包含0.9V、1.09V、1.35V1，内存条工作电压包括1.35V2、0.675V，上电时序为0.9V→1.09V→1.35V1&1.35V2→0.675V，具体为：控制芯片发送使能信号至与其连接的VR芯片产生0.9V电压，该VR芯片的PowerGood信号作为Enable去使能产生1.09V的另一VR芯片；同时0.9V和1.09V的PowerGood信号分别发送至IC芯片。
[0034] 所述IC芯片为可配置I2C与SMBus I/O扩展器的IC芯片，其与VR芯片之间通过GPIO端口互连、与Memory Buffer之间通过I2C端口互连，相对应的，开启后级工作电压的过程为：系统开机过程中，Memory Buffer完成初始化后将访问I2C芯片获取0.9V、1.09V的PowerGood信息，通知BIOS并获取开启后级电压的使能信号；Memory Buffer通过I2C端口发送使能信号给IC芯片，该IC芯片通过GPIO去使能产生1.35V电压的第三VR芯片，第三VR芯片的PowerGood又作为Enable使能第四VR芯片产生0.675V电压。
[0035] 系统中通过或门芯片参与1.35V电压的上电控制，具体为IC芯片的GPIO端口的输出信号作为第三VR芯片的使能信号，同时BMC通过GPIO发送的使能信号也作为第三VR芯片的使能信号，两个使能信号通过或门处理后使能第三VR芯片。
[0036] 进一步的，本发明控制芯片采用UCD90160，IC芯片采用PCA9555，其具体实施例如附图1、图2、图3所示。
[0037] 系统在按下开机键后，BMC通过拉高UCD90160的PMBUS_CNTRL信号触发UCD90160芯片依次发送各VR芯片的使能信号，这里的PMBUS_CNTRL信号是指用于每个从设备的可选控制信号引脚，当最后一级电压工作正常后，UCD90160会发送System Power Good信号通知系统所有电压已正常启动。如图1所示；
[0038] PCA9555是I2C←→GPIO的IC芯片，该芯片通过GPIO端口获取相关信息并存放在内部寄存器，I2C Master通过I2C协议访问PCA9555获取其内部寄存器数据；此设计中Memory Buffer将作为I2C Master访问PCA9555。
[0039] 内存部分中Memory Buffer工作电压包含0.9V、1.09V、1.35V1，内存条工作电压包括1.35V2、0.675V，上电时序为0.9V→1.09V→1.35V1&1.35V2→0.675V。UCD90160发送使能信号至VR1产生0.9V电压，VR1的PowerGood信号作为Enable去使能产生1.09V的VR2芯片；同时0.9V和1.09V的PowerGood信号分别发送至PCA9555。
[0040] 系统开机过程中，Memory Buffer完成初始化后将访问PCA9555获取0.9V、1.09V的PowerGood信息，通知BIOS并获取开启后级电压的使能信号。Memory Buffer通过I2C协议(接口)发送使能信号给PCA9555，该芯片通过GPIO去使能产生1.35V电压的VR3芯片，VR3芯片的PowerGood又作为Enable使能VR4产生0.675V电压，如图2所示。
[0041] 或门芯片主要参与1.35V电压的上电控制。图2中PCA9555GPIO3的输出信号作为VR3的使能信号，同时BMC通过GPIO发送的使能信号(系统正常工作时该信号为低)也作为VR3的使能信号，两个使能信号通过或门处理后使能VR3芯片。
[0042] 当内存部分出现上电异常情况，如Memory Buffer工作失效，将无法产生VR3的使能信号；此时可跳过Memory Buffer，通过拉高BMC的GPIO信号去使能VR3芯片，如果1.35V与0.675V能够正常供电，可判定Memory Buffer工作异常；如图3所示。
[0043] 一种基于OpenPower平台的内存板上电系统，包括前级工作电压启动模块、后级工作电压启动模块，其中，
[0044] 前级工作电压启动模块包括顺序连接的BMC芯片、控制芯片、VR芯片，当系统在开机启动后，BMC通过拉高控制芯片的控制信号引脚触发控制芯片依次发送各VR芯片需要的使能信号，当最后一级电压工作正常后，控制芯片发送PowerGood信号通知系统所有电压已正常启动；
[0045] 后级工作电压启动模块包括连接VR芯片的IC芯片、与IC芯片连接的内存缓冲芯片Memory Buffer，在前级工作电压开启后，控制芯片发出PowerGood信号并经内存缓冲芯片Memory Buffer处理后，发出开启后级电压的使能信号以开启内存部分后级工作电压，从而实现内存部分的上电控制。
[0046] 内存中Memory Buffer工作电压包含0.9V、1.09V、1.35V1，内存条工作电压包括1.35V2、0.675V，上电时序为0.9V→1.09V→1.35V1&1.35V2→0.675V，具体为：控制芯片发送使能信号至与其连接的VR芯片产生0.9V电压，该VR芯片的PowerGood信号作为Enable去使能产生1.09V的另一VR芯片；同时0.9V和1.09V的PowerGood信号分别发送至IC芯片。
[0047] 所述IC芯片为可配置I2C与SMBus I/O扩展器的IC芯片，其与VR芯片之间通过GPIO端口互连、与Memory Buffer之间通过I2C端口互连，相对应的，开启后级工作电压的过程为：系统开机过程中，Memory Buffer完成初始化后将访问I2C芯片获取0.9V、1.09V的PowerGood信息，通知BIOS并获取开启后级电压的使能信号；Memory Buffer通过I2C端口发送使能信号给IC芯片，该IC芯片通过GPIO去使能产生1.35V电压的第三VR芯片，第三VR芯片的PowerGood又作为Enable使能第四VR芯片产生0.675V电压。
[0048] 系统中通过或门芯片参与1.35V电压的上电控制，具体为IC芯片的GPIO端口的输出信号作为第三VR芯片的使能信号，同时BMC通过GPIO发送的使能信号也作为第三VR芯片的使能信号，两个使能信号通过或门处理后使能第三VR芯片；当内存部分出现上电异常情况，无法产生第三VR的使能信号；此时跳过Memory Buffer，通过拉高BMC的GPIO信号去使能VR3芯片，如果1.35V与0.675V能够正常供电，则判定Memory Buffer工作异常。
[0049] 本发明Memory Buffer、BIOS等将参与内存部分的上电设计，解决了Memory Buffer等潜在问题对服务器稳定可靠工作带来的风险。
[0050] 本发明中的UCD90160根据时序要求发送内存部分上电的使能信号，实现前两级电压的上电控制；PCA9555、Memory Buffer、BIOS获取前两级电压的PowerGood信号并产生下一级电压的使能信号，与BMC发送的使能信号或操作后完成后级电压上电操作。
[0051] 上述具体实施方式仅是本发明的具体个案，本发明的专利保护范围包括但不限于上述具体实施方式，任何符合本发明的一种基于OpenPower平台的内存板上电方法及系统的权利要求书的且任何所述技术领域的普通技术人员对其所做的适当变化或替换，皆应落入本发明的专利保护范围。
