基于FPGA的信号接口处理板状态信息监测方法

摘要

本发明涉及一种信号接口处理板状态信息监测方法，包括：上电信息监测，在上电之后进行一次性监测，输出上电监测信息，为上电后信号接口处理板发生状态异常时提供参考；随帧信息监测，对此刻分发输出的每一帧数据所包含的各类信息进行监测，输出随帧监测信息，以便在数据出现卡断情况时提供数据帧情况；实时信息监测，所述实时信息包括显示传输数据速率与每个模块内部包含细节的详细信息，输出实时刷新监测信息，在定位问题时将所述实时信息示出；顶层监测，接收上述所有监测信息，并将所述监测信息输出。涵盖了工程中可能出现的不同信息类型，并将它们根据各自特点对应处理，节省了大量查找问题的时间和精力。

权利要求

1.一种信号接口处理板状态信息监测方法，其特征在于包括：

上电信息监测，在上电之后进行一次性监测，输出上电监测信息，为上电后信号接口处理板发生状态异常时提供参考；

随帧信息监测，对此刻分发输出的每一帧数据所包含的各类信息进行监测，输出随帧监测信息，以便在数据出现卡断情况时提供数据帧情况；

实时信息监测，所述实时信息包括显示传输数据速率与信号接口处理板内部包含细节的详细信息，输出实时刷新监测信息，在定位问题时将所述实时信息示出；

顶层监测，接收所述随帧监测信息、实时刷新监测信息以及上电监测信息，并将随帧监测信息、实时刷新监测信息以及上电监测信息输出。

2.根据权利要求1所述的信号接口处理板状态信息监测方法，其特征在于上电信息在上电后是固定不变的，上电信息显示的是系统固定状态信息与校验信息。

3.根据权利要求1所述的信号接口处理板状态信息监测方法，其特征在于随帧信息监测中，将DDR读取前的监测信息用FIFO寄存器先缓存下来，数据进入DDR缓存后根据后续门铃请求来读出数据，待后续数据进行门铃请求后一并读出。

4.根据权利要求1所述的信号接口处理板状态信息监测方法，其特征在于实时信息监测预先约定好每个信号的存储时间，由顶层监测模块输出一个单纯计数信号，该信号的不同计数值对应不同监测信号的存入，所述计数值在顶层监测模块时钟域下每个时钟增加1，当达到实时刷新周期后回0重新开始计数，周而复始；如果实时监测信息与系统监测处于同一时钟域，直接将信号在计数值计到对应值后提取；如果处于不同时钟域，需要首先进行时钟域转换，将所有非监测时钟域的信号在其自身时钟域下存入FIFO寄存器，而在监测时钟域下非空输出，并进行寄存保持。

5.根据权利要求1所述的信号接口处理板状态信息监测方法，其特征在于每一个监测信息都会对应存入一个ram地址。

6.根据权利要求1所述的信号接口处理板状态信息监测方法，其特征在于每个模块中额外添加有监测小模块，监测小模块经过逻辑处理后将每个监测信息变换成三个信号，并将所述三个信号传输至顶层监测模块。

7.根据权利要求6所述的信号接口处理板状态信息监测方法，其特征在于每个信号分别表示信息、信息有效以及信息存储地址。

说明书

基于FPGA的信号接口处理板状态信息监测方法

技术领域

[0001] 本发明属于各类信号接口板后期的调试监测领域，尤其涉及一种基于FPGA的信号处理接口板状态信息监测方法。

背景技术

[0002] 如今，随着集成电路发展的蒸蒸日上，以FPGA为核心的板卡结构也受到广大欢迎，它功能强大，内部集成各类运算模块，不但具有丰富的内部逻辑资源，同时也具备足够多的I/O接口完成信号的转接和通信等任务。

[0003] 基于FPGA的信号接口板的地位亦是举足轻重，它的功能包括从外部接收数据，并将数据解析、同步、控制、缓存和分发以及转化成需要的协议格式等，是信号处理中不可或缺的一部分。一个项目在进行过程中，总会出现一些问题，像接口板卡故障这类作为系统容易出现的问题就可能直接导致整个工程运行异常。目前本领域技术人员在处理这些问题时，首先凭借着经验去解决，浪费了大量定位问题的时间。但光靠经验显然不够，亟需一种状态实时监测便能快速地定位系统问题的方法。

发明内容

[0004] 本发明目的在于克服现有工程项目在执行过程中遇到问题时，不能及时定位而提供的一种基于FPGA的信号处理接口板状态信息监测方法，仅占用FPGA少量的SRAM和逻辑资源，即可实现高效定位工程问题的有力途径，具体有以下技术方案实现：

[0005] 所述信号接口处理板状态信息监测方法，包括：

[0006] 上电信息监测，在上电之后进行一次性监测，输出上电监测信息，为上电后信号接口处理板发生状态异常时提供参考；

[0007] 随帧信息监测，对此刻分发输出的每一帧数据所包含的各类信息进行检测，输出随帧监测信息，以便在数据出现卡断情况时提供数据帧情况；

[0008] 实时信息监测，所述实时信息包括显示传输数据速率与每个模块内部包含细节的详细信息，输出实时刷新监测信息，在定位问题时将所述实时信息示出；

[0009] 顶层监测，接收上述所有监测信息，并将所述监测信息输出。

[0010] 所述信号接口处理板状态信息监测方法的进一步设计在于，上电信息在上电后是固定不变的，上电信息显示的是系统固定状态信息与校验信息。

[0011] 所述信号接口处理板状态信息监测方法的进一步设计在于，随帧信息监测中，将DDR读取前的监测信息用FIFO寄存器先缓存下来，数据进入DDR缓存后根据后续门铃请求来读出数据，待后续数据进行门铃请求后一并读出。

[0012] 所述信号接口处理板状态信息监测方法的进一步设计在于，实时信息监测预先约定好每个信号的存储时间，由顶层监测模块输出一个单纯计数信号，该信号的不同计数值对应不同监测信号的存入，所述计数值在监测模块时钟域下每个时钟增加1，当达到实时刷新周期后回0重新开始计数，周而复始；如果实时监测信息与系统监测处于同一时钟域，直接将信号在计数值计到对应值后提取；如果处于不同时钟域，需要首先进行时钟域转换，将所有非监测时钟域的信号在其自身时钟域下存入FIFO寄存器，而在监测时钟域下非空输出，并进行寄存保持。

[0013] 所述信号接口处理板状态信息监测方法的进一步设计在于，每一个监测信息都会对应存入一个ram地址。

[0014] 所述信号接口处理板状态信息监测方法的进一步设计在于，每个模块中额外添加有监测小模块，监测小模块经过逻辑处理后将每个监测信息变换成三个信号，并将所述三个信号传输至顶层监测模块。

[0015] 所述信号接口处理板状态信息监测方法的进一步设计在于，每个信号分别表示信息、信息有效以及信息存储地址。

[0016] 本发明的优点如下：

[0017] 本发明提供的信号处理接口板状态信息监测的方法，涵盖了工程中可能出现的不同信息类型，并将它们根据各自特点对应处理。监测的信息可以在后续调试时方便快捷地查看，节省了大量查找问题的时间和精力。

附图说明

[0018] 图1是上电信息监测接口框图。

[0019] 图2是随帧信息监测接口框图。

[0020] 图3是实时信息监测接口框图。

[0021] 图4是监测模块总接口框图。

具体实施方式

[0022] 如上图1、2、3所示，所有的监测信息都最终输出三个信号，不管该模块的监测信息有多少，只需将信息内容(info)、信息在ram中存储的地址(addr)以及该监测内容的有效信号(valid)输出连接到总的监测模块即可，如图4所示。且本实施例的信号接口处理板状态信息监测方法主要涵盖了三类信息监测，分别是上电信息监测，随帧信息监测以及实时信息监测。

[0023] 对于上电信息监测，主要方便查看一些固定信息，一旦上电上述固定信息就保持不变的，反映某些系统属性的信号，比如FPGA设计版本号等，作用是方便查看系统属性，另外可自行添加某些校验信息，以便在上电异常时直接查找问题。

[0024] 对于随帧信息监测，顾名思义是有帧属性的，它只随帧改变，一帧之内该信号只有唯一一个信号值。在每帧数据传输时，所要监测的信号一旦产生便将其寄存，在帧结束的时候清零直到下一帧再次有效，保证帧与帧之间绝对的独立。然而，数据进入DDR缓存后是根据后续门铃请求来读出数据的，即在经过DDR缓存后数据帧前后会有一个时间差，如果同一时刻监测工程内所有随帧信息则必然造成监测的这些在DDR存储前后的信息不属于同一帧；如果分阶段监测，又会造成不能同时彻底查看同一帧数据内的所有信息。针对这一问题，本实施例采用了将DDR读取前的监测信息用FIFO先缓存下来，待后面数据从DDR读出之后一并读出，这样便保证了所有输出的按帧监测信息都是属于同一帧的。在DDR读取数据之后会产生一个按帧存取的计数值，所有的按帧存储的监测信号都对应一个唯一的计数值，且一帧之内只在该计数值有效时进行存储监测。

[0025] 对于实时信息监测，基本上覆盖了各个模块，属于信号的细化监测，甚至可以继续包括上述两类监测信息，但为了功能及信号性质的更好区分，这里依然将信号分为三类进行详细说明。实时监测不受帧的影响，固定周期就会自动刷新，除了可以看出这些实时监测信息的当下状态，还能在多次刷新中看出信息的变化情况，这对于工程异常卡住的现象会达到很好的监测效果。另外，存放在RAM中的实时信息还可以通过多种手段读出，如挂接嵌入式处理器等，如此可以随时快速读取所有的监测信息。

[0026] 进一步的，实时信息监测可以分两种情况讨论，一种是实时监测信息与系统监测处于同一时钟域，另一种就是两者处于不同时钟域。首先，为了防止多个实时监测信息同时输出造成信号冲突，同样这里采取预先约定好每个信号的存储时间，会由顶层监测模块输出一个单纯计数信号，该信号的不同计数值则对应不同监测信号的存入，这样就可以确保所有的实时监测信息只会在单一的计数值下有效采入，计数值在监测模块时钟域下每个时钟增加1，当达到实时刷新周期后回0重新开始计数，周而复始。如果处于同一时钟域，处理则非常简单，直接将信号在计数值计到对应值后提取。如果处于不同时钟域，需要首先进行时钟域转换，将所有非监测时钟域的信号在其自身时钟域下存入FIFO，而在监测时钟域下非空输出，然后寄存保持。关于存入FIFO的时钟周期则根据监测时钟域下的周期换算，因为实时刷新的周期固定，所以相当于存入的实时监测信息是以同样刷新频率下更新的信号值。而对于这些从FIFO输出的寄存后的监测信号，就可以按照处于同一时钟域的监测信号一样进行处理。

[0027] 对于顶层监测，该顶层监测接收上述所有监测信息，并将所述监测信息输出。

[0028] 本实施例提供的信号处理接口板状态信息监测的方法，涵盖了工程中可能出现的不同信息类型，并将它们根据各自特点对应处理。监测的信息可以在后续调试时方便快捷地查看，节省了大量查找问题的时间和精力。

[0029] 以上对本发明提供的一种基于FPGA的信号接口处理板状态信息的监测方法进行了详细介绍，以便于理解本发明和其核心思想。对于本领域的一般技术人员，在具体实施时，可根据本发明的核心思想进行多种修改和演绎。综上所述，本说明书不应视为对本发明的限制。