本发明公开了一种封装基板的制作方法，其步骤包含：提供一承载板；形成一第一介电材料层于该承载板上，并图案化该第一介电材料层，使得一开口区形成于该第一介电材料层内，得以露出该承载板；形成一第一导电单元于该承载板上，使得位于该开口区的该第一导电单元的高度大于该第一介电材料层的厚度，并使得位于该第一介电材料层之上的该第一导电单元的宽度大于该开口区的宽度；形成一第二介电材料层于该第一导电单元上；形成一第二导电单元于该第二介电材料层上；形成一第三介电材料层于该第二导电单元上；移除该承载板，并移除该第一导电单元位于该开口区内的部分；以及形成一第四介电材料层，使其包覆该第一导电单元。
1.一种封装基板的制作方法，其特征在于，步骤包含：提供一承载板；
形成一第一介电材料层于该承载板上，并图案化该第一介电材料层，使得一开口区形成于该第一介电材料层内，得以露出该承载板；
形成一第一导电单元于该承载板上，使得位于该开口区的该第一导电单元的高度大于该第一介电材料层的厚度，并使得位于该第一介电材料层之上的该第一导电单元的宽度大于该开口区的宽度，其中，该第一导电单元为该封装基板的线路布局导线中的其中一个，称之为单导线；
移除该承载板，并移除该第一导电单元位于该开口区内的部分；以及形成一第四介电材料层，使其包覆该第一导电单元。
2.如权利要求1所述的制作方法，其特征在于，形成该第一导电单元的步骤是通过电镀方式。
3.如权利要求1所述的制作方法，其特征在于，更包含：在形成该第四介电材料层的步骤之前，形成一第三导电单元于该第一导电单元上。
4.如权利要求1所述的制作方法，其特征在于，该第一及第二导电单元的组成材质选自铜、镍、锡及镍/金合金中的任一种或以任意比例的几种组合。
5.一种封装基板的制作方法，其特征在于，步骤包含：提供一第一承载板与一第二承载板；
形成一第一介电材料层于该第一承载板上，并图案化该第一介电材料层，使得一第一开口区形成于该第一介电材料层内，得以露出该第一承载板；
形成一第二介电材料层于该第二承载板上，并图案化该第二介电材料层，使得一第二开口区形成于该第二介电材料层内，得以露出该第二承载板；
形成一第一导电单元于该第一承载板上，使得位于该第一开口区的该第一导电单元的高度大于该第一介电材料层的厚度，并使得位于该第一介电材料层之上的该第一导电单元的宽度大于该第一开口区的宽度；
形成一第二导电单元于该第二承载板上，使得位于该第二开口区的该第二导电单元的高度大于该第二介电材料层的厚度，并使得位于该第二介电材料层之上的该第二导电单元的宽度大于该第二开口区的宽度；
形成一第三介电材料层于该第一导电单元与该第二导电单元之间；
移除该第一承载板与该第一介电材料层，并移除该第二承载板与该第二介电材料层；
形成一第四介电材料层，使其包覆该第一导电单元与该第二导电单元。
6.如权利要求5所述的制作方法，其特征在于，形成该第一导电单元及形成该第二导电单元的步骤是通过电镀方式。
7.如权利要求5所述的制作方法，其特征在于，形成该第三介电材料层的步骤包含：设置该第三介电材料层于该第一承载板与该第二承载板之间，并施加压力使该第一承载板与该第二承载板朝向该第三介电材料层挤压。
8.如权利要求5所述的制作方法，其特征在于，该第一及第二导电单元的组成材质选自铜、镍、锡及镍/金合金中的任一种或以任意比例的几种组合。
9.一种封装基板的制作方法，其特征在于，步骤包含：提供一第一承载板与一第二承载板；
形成一第一介电材料层于该第一承载板上，并图案化该第一介电材料层，使得一第一开口区形成于该第一介电材料层内，得以露出该第一承载板；
形成一第二介电材料层于该第二承载板上，并图案化该第二介电材料层，使得一第二开口区形成于该第二介电材料层内，得以露出该第二承载板；
形成一第一导电单元于该第一承载板上，使得位于该第一开口区的该第一导电单元的高度大于该第一介电材料层的厚度，并使得位于该第一介电材料层之上的该第一导电单元的宽度大于该第一开口区的宽度；
形成一第二导电单元于该第二承载板上，使得位于该第二开口区的该第二导电单元的高度大于该第二介电材料层的厚度，并使得位于该第二介电材料层之上的该第二导电单元的宽度大于该第二开口区的宽度；
形成一第三介电材料层于该第一导电单元与该第二导电单元之间；
移除该第一承载板与该第二承载板，并移除该第一导电单元位于该第一开口区内的部分以及该第二导电单元位于该第二开口区内的部分；以及形成一第四介电材料层，使其包覆该第一导电单元与该第二导电单元。
10.如权利要求9所述的制作方法，其特征在于，形成该第一导电单元及形成该第二导电单元的步骤是通过电镀方式。
11.如权利要求9所述的制作方法，其特征在于，形成该第三介电材料层的步骤包含：设置该第三介电材料层于该第一承载板与该第二承载板之间，并施加压力使该第一承载板与该第二承载板朝向该第三介电材料层挤压。
12.如权利要求9所述的制作方法，其特征在于，更包含：在形成该第四介电材料层的步骤之前，形成一第三导电单元于该第一导电单元上。
13.如权利要求9所述的制作方法，其特征在于，该第一及第二导电单元的组成材质选自铜、镍、锡及镍/金合金中的任一种或以任意比例的几种组合。
14.一种封装基板的制作方法，其特征在于，步骤包含：提供一第一承载板与一第二承载板；
形成一第一介电材料层于该第一承载板上，并图案化该第一介电材料层，使得一第一开口区形成于该第一介电材料层内，得以露出该第一承载板；
形成一第二介电材料层于该第二承载板上，并图案化该第二介电材料层，使得一第二开口区形成于该第二介电材料层内，得以露出该第二承载板；
形成一第一导电单元于该第一承载板上，使得位于该第一开口区的该第一导电单元的高度大于该第一介电材料层的厚度，并使得位于该第一介电材料层之上的该第一导电单元的宽度大于该第一开口区的宽度；
形成一第二导电单元于该第二承载板上，使得位于该第二开口区的该第二导电单元的高度大于该第二介电材料层的厚度，并使得位于该第二介电材料层之上的该第二导电单元的宽度大于该第二开口区的宽度；
形成一第三介电材料层于该第一导电单元上，并形成一第四介电材料层于该第二导电单元上；
移除该第二承载板，并移除该第二导电单元位于该第二开口区内的部分；
移除该第一承载板，并移除该第一导电单元位于该第一开口区内的部分；以及形成一第五介电材料层，使其包覆该第一导电单元。
15.如权利要求14所述的制作方法，其特征在于，形成该第一导电单元及形成该第二导电单元的步骤是通过电镀方式。
16.如权利要求14所述的制作方法，其特征在于，粘结该第二导电单元于该第三介电材料层上的步骤包含：施加压力使该第一承载板与该第四介电材料层朝向该第三介电材料层挤压。
17.如权利要求14所述的制作方法，其特征在于，更包含：在形成该第五介电材料层的步骤之前，形成一第三导电单元于该第一导电单元上。
18.如权利要求14所述的制作方法，其特征在于，该第一及第二导电单元的组成材质选自铜、镍、锡及镍/金合金中的任一种或以任意比例的几种组合。
封装基板的制作方法
技术领域
[0001] 本发明关于一种封装基板的制作方法，属于半导体技术领域。
背景技术
[0002] 新一代电子产品不仅追求轻薄短小的高密度，更有朝向高功率发展的趋势；因此，积体电路(Integrated Circuit，简称IC)技术及其后端的晶片封装技术亦随之进展，以符合此新一代电子产品的效能规格。欲使封装基板具有高密度的线路设计，则线路必须以细节距(fine pitch)方式进行制作，现有技术通常采用半加成制程(Semi-additive process，简称SAP)，使得所制作的线路的线宽与线距大致相同；例如，线宽与线距皆为15μm或20μm，此类细节距线路中单导线本身的厚度通常最多就是20μm。
[0003] 倘若封装基板欲应用于高功率电子产品，则我们必须使单导线尽可能地加厚，使得导线的截面积增大，以减小线路的电阻值。然而，对于细节距线路设计，要增高单导线的厚度并不容易，其制成品良率与可靠度通常不佳。因此，有必要发展新的封装基板技术，以对治及改善上述的问题。
发明内容
[0004] 为达成此目的，本发明第一实施例提供一种封装基板的制作方法，其步骤包含：提供一承载板；形成一第一介电材料层于该承载板上，并图案化该第一介电材料层，使得一开口区形成于该第一介电材料层内，得以露出该承载板；形成一第一导电单元于该承载板上，使得位于该开口区的该第一导电单元的高度大于该第一介电材料层的厚度，并使得位于该第一介电材料层之上的该第一导电单元的宽度大于该开口区的宽度；形成一第二介电材料层于该第一导电单元上；形成一第二导电单元于该第二介电材料层上；形成一第三介电材料层于该第二导电单元上；移除该承载板，并移除该第一导电单元位于该开口区内的部分；以及形成一第四介电材料层，使其包覆该第一导电单元。
[0005] 在一实施例中，形成该第一导电单元的步骤是通过电镀方式。
[0006] 在一实施例中，该方法更包含：在形成该第四介电材料层的步骤之前，形成一第三导电单元于该第一导电单元上。
[0007] 在一实施例中，该第一及第二导电单元的组成材质选自铜、镍、锡及镍/金合金中的任一种或以任意比例的几种组合。
[0008] 本发明第二实施例提供一种封装基板的制作方法，其步骤包含：提供一第一承载板与一第二承载板；形成一第一介电材料层于该第一承载板上，并图案化该第一介电材料层，使得一第一开口区形成于该第一介电材料层内，得以露出该第一承载板；形成一第二介电材料层于该第二承载板上，并图案化该第二介电材料层，使得一第二开口区形成于该第二介电材料层内，得以露出该第二承载板；形成一第一导电单元于该第一承载板上，使得位于该第一开口区的该第一导电单元的高度大于该第一介电材料层的厚度，并使得位于该第一介电材料层之上的该第一导电单元的宽度大于该第一开口区的宽度；形成一第二导电单元于该第二承载板上，使得位于该第二开口区的该第二导电单元的高度大于该第二介电材料层的厚度，并使得位于该第二介电材料层之上的该第二导电单元的宽度大于该第二开口区的宽度；形成一第三介电材料层于该第一导电单元与该第二导电单元之间；移除该第一承载板与该第一介电材料层，并移除该第二承载板与该第二介电材料层；以及形成一第四介电材料层，使其包覆该第一导电单元与该第二导电单元。
[0009] 在一实施例中，形成该第一导电单元及形成该第二导电单元的步骤是通过电镀方式。
[0010] 在一实施例中，形成该第三介电材料层的步骤包含：设置该第三介电材料层于该第一承载板与该第二承载板之间，并施加压力使该第一承载板与该第二承载板朝向该第三介电材料层挤压。
[0011] 在一实施例中，该第一及第二导电单元的组成材质选自铜、镍、锡及镍/金合金中的任一种或以任意比例的几种组合。
[0012] 本发明第三实施例提供一种封装基板的制作方法，其步骤包含：提供一第一承载板与一第二承载板；形成一第一介电材料层于该第一承载板上，并图案化该第一介电材料层，使得一第一开口区形成于该第一介电材料层内，得以露出该第一承载板；形成一第二介电材料层于该第二承载板上，并图案化该第二介电材料层，使得一第二开口区形成于该第二介电材料层内，得以露出该第二承载板；形成一第一导电单元于该第一承载板上，使得位于该第一开口区的该第一导电单元的高度大于该第一介电材料层的厚度，并使得位于该第一介电材料层之上的该第一导电单元的宽度大于该第一开口区的宽度；形成一第二导电单元于该第二承载板上，使得位于该第二开口区的该第二导电单元的高度大于该第二介电材料层的厚度，并使得位于该第二介电材料层之上的该第二导电单元的宽度大于该第二开口区的宽度；形成一第三介电材料层于该第一导电单元与该第二导电单元之间；移除该第一承载板与该第二承载板，并移除该第一导电单元位于该第一开口区内的部分以及该第二导电单元位于该第二开口区内的部分；以及形成一第四介电材料层，使其包覆该第一导电单元与该第二导电单元。
[0013] 在一实施例中，形成该第一导电单元及形成该第二导电单元的步骤是通过电镀方式。
[0014] 在一实施例中，形成该第三介电材料层的步骤包含：设置该第三介电材料层于该第一承载板与该第二承载板之间，并施加压力使该第一承载板与该第二承载板朝向该第三介电材料层挤压。
[0015] 在一实施例中，该方法更包含：在形成该第四介电材料层的步骤之前，形成一第三导电单元于该第一导电单元上。
[0016] 在一实施例中，该第一及第二导电单元的组成材质选自铜、镍、锡及镍/金合金中的任一种或以任意比例的几种组合。
[0017] 本发明第四实施例提供一种封装基板的制作方法，其步骤包含：提供一第一承载板与一第二承载板；形成一第一介电材料层于该第一承载板上，并图案化该第一介电材料层，使得一第一开口区形成于该第一介电材料层内，得以露出该第一承载板；形成一第二介电材料层于该第二承载板上，并图案化该第二介电材料层，使得一第二开口区形成于该第二介电材料层内，得以露出该第二承载板；形成一第一导电单元于该第一承载板上，使得位于该第一开口区的该第一导电单元的高度大于该第一介电材料层的厚度，并使得位于该第一介电材料层之上的该第一导电单元的宽度大于该第一开口区的宽度；形成一第二导电单元于该第二承载板上，使得位于该第二开口区的该第二导电单元的高度大于该第二介电材料层的厚度，并使得位于该第二介电材料层之上的该第二导电单元的宽度大于该第二开口区的宽度；形成一第三介电材料层于该第一导电单元上，并形成一第四介电材料层于该第二导电单元上；移除该第二承载板，并移除该第二导电单元位于该第二开口区内的部分；粘结该第二导电单元于该第三介电材料层上；移除该第一承载板，并移除该第一导电单元位于该第一开口区内的部分；以及形成一第五介电材料层，使其包覆该第一导电单元。
[0018] 在一实施例中，形成该第一导电单元及形成该第二导电单元的步骤是通过电镀方式。
[0019] 在一实施例中，粘结该第二导电单元于该第三介电材料层上的步骤包含：施加压力使该第一承载板与该第四介电材料层朝向该第三介电材料层挤压。
[0020] 在一实施例中，该方法更包含：在形成该第五介电材料层的步骤之前，形成一第三导电单元于该第一导电单元上。
[0021] 在一实施例中，该第一及第二导电单元的组成材质选自铜、镍、锡及镍/金合金中的任一种或以任意比例的几种组合。
附图说明
[0022] 图1为根据本发明第一实施例的封装基板的剖面示意图；
[0023] 图2A～2H为第一实施例封装基板的各个制程步骤的封装基板剖面图；
[0024] 图3A～3C为本发明第二实施例的各个制程步骤的封装基板剖面图；
[0025] 图4A～4B为本发明第三实施例的各个制程步骤的封装基板剖面图；
[0026] 图5A～5D为本发明第四实施例的各个制程步骤的封装基板剖面图。
[0027] 附图标记说明：100-封装基板；120-下层介电材料；130-下层导电单元；140-中层介电材料；150-上层导电单元；160-上层介电材料；210-承载板；220-第一介电材料层；221-开口区；230-第一导电单元；231-第一部分；232-第二部分；235-第三导电单元；240-第二介电材料层；250-第二导电单元；260-第三介电材料层；270-第四介电材料层；311-第一承载板；312-第二承载板；321-第一介电材料层；322-第二介电材料层；325-第一开口区；326-第二开口区；331-第一导电单元；332-第二导电单元；335/337-第一部分；336/338-第二部分；339-第三导电单元；340-第三介电材料层；350-第四介电材料层；360-第五介电材料层。
具体实施方式
[0028] 为使对本发明的特征、目的及功能有更进一步的认知与了解，兹配合图式详细说明本发明的实施例如后。在所有的说明书及图示中，将采用相同的元件编号以指定相同或类似的元件。
[0029] 在各个实施例的说明中，当一元素被描述是在另一元素的「上方/上」或「下方/下」，指直接地或间接地在该另一元素之上或之下的情况，其可能包含设置于其间的其他元素；所谓的「直接地」指其间并未设置其他中介元素。「上方/上」或「下方/下」等的描述以图式为基准进行说明，但亦包含其他可能的方向转变。所谓的「第一」、「第二」、及「第三」用以描述不同的元素，这些元素并不因为此类称谓而受到限制。为了说明上的便利和明确，图式中各元素的厚度或尺寸，以夸张或省略或概略的方式表示，且各元素的尺寸并未完全为其实际的尺寸。
[0030] 图1为根据本发明第一实施例的封装基板100的剖面示意图。该封装基板100包含：一下层介电材料120、至少一下层导电单元130、一中层介电材料140、至少一上层导电单元
150以及一上层介电材料160。该封装基板100具有双层的线路布局，该上层导电单元150代表该封装基板100的上层线路布局所包含的导线，该下层导电单元130代表该封装基板100的下层线路布局所包含的导线；而为了说明上的方便，第1图所绘示的是具有三个下层导电单元130与三个上层导电单元150的例子，但其数量并不以此为限，该下层导电单元130与该上层导电单元150的数量不须相同，且其位置也不须上下对应重迭，端视该封装基板100线路布局的需要而定。该上层导电单元150为该封装基板100的线路布局导线中的其中一个，或可称之为单导线；如图1所示，该上层导电单元150为现有采用半加成制程(SAP)所制作的线路，其厚度通常小于20μm。该下层导电单元130亦为该封装基板100的线路布局导线其中一个的单导线；如图1所示，该下层导电单元130为厚度大于20μm的厚导线，其截面积较现有者大，因而可得线路电阻较小的效果。此外，该中层介电材料140用以电性隔离该下层导电单元130与该上层导电单元150；该下层介电材料120包覆该下层导电单元130及该中层介电材料140，该上层介电材料160包覆该上层导电单元150及该中层介电材料140，以分别作为该封装基板100最下侧与最上侧的保护层或防焊层。本发明实施例主要提出如何在现有封装基板中加入厚导线(例如，厚度大于20μm)线路布局的技术。
[0031] 以下说明本发明实施例的封装基板的制程。请参照图2A～2H及图1，其分别对应上述第一实施例封装基板100的各个制程步骤的封装基板剖面图。
[0032] 首先，如图2A所示，提供一承载板210，其为一导电材质的基板，例如，金属基板或是表面镀有一层导电层的介电材质基板，用以承载或支持该封装基板100的后续制程，例如，制作该封装基板100的导电线路。上述的金属基板包含铁(Fe)、铜(Cu)、镍(Ni)、锡(Sn)、铝(Al)、镍/金(Ni/Au)合金中的任一种或以任意比例的几种组合，但本发明不以此为限。
[0033] 接着，如图2B所示，形成一第一介电材料层220于该承载板210上，并图案化该第一介电材料层220，使得至少一开口区221形成于该第一介电材料层220内，得以露出该承载板210。该第一介电材料层220的组成材质可以是感光型或非感光型的介电材料，例如，光阻(photoresist)材料或聚酰亚胺(polyimide)，以作为后续制作第一导电单元230之用。而通过该开口区221的设置，该第一介电材料层220用以设定后续该第一导电单元230的形成位置。倘若该第一介电材料层220为感光型介电材料，例如，光阻材料或感光型聚酰亚胺，则该开口区221的形成可通过光微影蚀刻技术来制作。另一方面，倘若该第一介电材料层220为非感光型介电材料，例如，非感光型聚酰亚胺，则该开口区221的形成可通过雷射转印技术来制作。
[0034] 接着，如图2C所示，形成第一导电单元230于该承载板210上，使得位于该开口区221的该第一导电单元230(第一部份231)的高度(如图所示的H2)大于该第一介电材料层
220的厚度(如图所示的H1)，并使得位于该第一介电材料层220之上的该第一导电单元230的宽度(如图所示的W2)大于该开口区221的宽度(如图所示的W1)。该第一导电单元230的组成材质可以是铜(Cu)、镍(Ni)、锡(Sn)及镍/金(Ni/Au)合金中的任一种或以任意比例的几种组合，可通过金属的电镀或蒸镀技术来制作。以电镀为例，该第一导电单元230形成于该开口区221上，而该开口区221之外的该第一介电材料层220则用以阻止金属电镀作用；因此，该第一介电材料层220又可称为阻镀层。如图所示，H2表示该第一导电单元230的高度，W2表示该第一导电单元230的第二部分232的宽度。在本实施例中，该第一导电单元230的高度H2大于该第一介电材料层220的厚度H1，且该第一导电单元230的第二部分232的横向截面(例如，宽度W2)大于其第一部分231的横向截面(例如，宽度W1)。
[0035] 为了达到上述该第一导电单元230的尺寸要求，我们可设定适当的电镀条件，使得金属电镀于该开口区221时，该第一导电单元230的成长会先充填该开口区221而形成其第一部分231，而随着电镀的继续进行，金属的成长会超过作为阻镀层的该第一介电材料层220，而在该第一介电材料层220上向外扩展而形成其第二部分232。也就是说，该第一导电单元230作为该封装基板线路布局的导线，其线宽W2并非只依据该第一介电材料层220的开口区宽度W1，而是同时视上述的电镀条件及该开口区221的宽度W1而定。
[0036] 接着，如图2D所示，形成一第二介电材料层240于该第一导电单元230上，该第二介电材料层240的组成材质可以是感光型或非感光型的介电材料，以作为后续制作第二导电单元250之用。
[0037] 接着，如图2E所示，通过现有的半加成制程(SAP)制作该第二导电单元250的线路层，其组成材质亦可以是铜、镍、锡及镍/金合金中的任一种或以任意比例的几种组合。
[0038] 接着，如图2F所示，形成一第三介电材料层260于该第二导电单元250上。该第三介电材料层260形成于该封装基板的最外层，并围绕该第二导电单元250与该第二介电材料层240，用以保护该封装基板免于受到来自外部环境或后续制程(例如，焊接)的可能伤害。制程进行至此，可完成本发明第一实施例的封装基板。
[0039] 至此，双层导电单元结构的封装基板线路已完成，可先将该承载板210移除，并在裸露出的该第一导电单元230下方形成一第四介电材料层270，其为于该封装基板100的最底层，如图2G所示，覆盖该第一导电单元230与该第一介电材料层220，亦用以保护该封装基板免于受到来自外部环境或后续制程的可能伤害。该第四介电材料层270可选用与该第三介电材料层260相同或不同的组成材质，本发明对此不加以限制。
[0040] 此外，上个步骤在移除该承载板210之后，我们亦可再将该第一导电单元230位于该开口区内的第一部分231移除，留下比较宽的该第二部分232。倘若是采用研磨方式来移除，则该第一介电材料层220会在该第一部分231的研磨时亦同时被磨掉移除。在此情况下，该第四介电材料层270形成于裸露出的该第一导电单元230下方，将会覆盖该第一导电单元230与该第二介电材料层240，则所形成的封装基板的剖面图可如图1所示。也就是说，图1该封装基板100的下层介电材料120、下层导电单元130、中层介电材料140、上层导电单元150以及上层介电材料160分别对应本制程实施例的第四介电材料层270、第一导电单元230、第二介电材料层240、第二导电单元250以及第三介电材料层260。
[0041] 此外，上个步骤在形成该第四介电材料层270之前，亦可以金属电镀的方式，在该第一导电单元230的第二部分232下方形成一第三导电单元235，如图2H所示，使得该第一导电单元230与该第三导电单元235可共同组成厚度更厚的单导线，而能更加减低线路的电阻。
[0042] 此外，在本实施例中，封装基板的线路布局的单导线亦可以是多层导电单元的堆迭结构，例如，双层、三层或更多层的导电单元，本发明对此不加以限制。
[0043] 为因应不同的需求或用途，例如，双层厚导线的线路布局，则以下将详述本发明不同实施例的制程。请参照图2A～2C及图3A～3C，其分别对应本发明第二实施例的各个制程步骤的封装基板剖面图。
[0044] 首先，提供一第一承载板311与一第二承载板312，其对应于第一实施例的承载板210，如图2A所示，请参考第一实施例对于承载板210的说明，在此不再赘述。
[0045] 接着，分别于该第一承载板311与该第二承载板312上形成一第一介电材料层321与一第二介电材料层322，并分别图案化该第一介电材料层321与该第二介电材料层322，使得至少一第一开口区325形成于该第一介电材料层321内、至少一第二开口区326形成于该第二介电材料层322内，得以分别露出该第一承载板311与该第二承载板312。此处，该第一介电材料层321与该第二介电材料层322对应于第一实施例的第一介电材料层220，该第一开口区325与该第二开口区326对应于第一实施例的开口区221，如图2B所示，请参考第一实施例对于第一介电材料层220及开口区221的说明，在此不再赘述。
[0046] 接着，形成第一导电单元331(第二导电单元332)于该第一承载板311(第二承载板312)上，使得位于该开口区325/326的该第一导电单元331(第二导电单元332)的高度H2大于该第一介电材料层331(第二导电单元332)的厚度H1，并使得位于该第一介电材料层331(第二导电单元332)之上的该第一导电单元331(第二导电单元332)的宽度W2大于该开口区
325/326的宽度W1。此处，该第一导电单元331与该第二导电单元332对应于第一实施例的第一导电单元230，如图2C所示，请参考第一实施例对于第一导电单元230的说明，在此不再赘述。
[0047] 为了说明上的方便，本实施例为具有三个第一导电单元331与三个第二导电单元332的例子，但其数量并不以此为限；该第一导电单元331与该第二导电单元332的数量不须相同，且后续组合成封装基板时，其位置也不须上下对应重迭，端视该封装基板的线路布局需要而定。
[0048] 接着，形成一第三介电材料层340于该第一导电单元331与该第二导电单元332之间。在本实施例中，先将该第三介电材料层340设置于该第一承载板311与该第二承载板312之间，如图3A所示，再施加压力使该第一承载板311与该第二承载板312朝向该第三介电材料层340挤压，如图3B所示。例如，通过真空模压法，将该第一承载板311与该第二承载板312连同该第三介电材料层340、该第一导电单元331及该第二导电单元332压合成一块封装基板。该第三介电材料层340的组成材质可以是粘结性佳的软性介电材料，适合用于真空模压法的压合之用。
[0049] 至此，双层导电单元结构的封装基板线路已完成，可先将该该第一承载板311与该第二承载板312移除，并在裸露出的该第一导电单元331下方以及该第二导电单元332上方形成一第四介电材料层350，其为于该封装基板的最下层及最上层，如图3C所示。该第四介电材料层350形成于该封装基板的最外层，并围绕该第一导电单元331与该第二导电单元332，用以保护该封装基板免于受到来自外部环境或后续制程(例如，焊接)的可能伤害。制程进行至此，可完成本发明第二实施例的封装基板。
[0050] 该第四介电材料层350可选用与该第一介电材料层321或第二介电材料层322相同或不同的组成材质，本发明对此不加以限制。此外，在上述图3C的移除该第一承载板311与该第二承载板312步骤时，亦可将该第一介电材料层321及该第二介电材料层322一并移除，则图3C该第一介电材料层321及该第二介电材料层322的部份将会由后续覆盖上的该第四介电材料层350所取代。
[0051] 以下为本发明的第三实施例，其类似于第二实施例，制程步骤在图3B之前皆与第二实施例相同，在此不再赘述。请参考图3C，在移除该第一承载板311与该第二承载板312之后，我们亦可再将该第一导电单元331位于该第一开口区内的第一部分335移除，留下比较宽的该第二部分336，以及将该第二导电单元332位于该第二开口区内的第一部分337移除，留下比较宽的该第二部分338。倘若是采用研磨方式来移除，则该第一介电材料层321会在该第一导电单元331的第一部分335研磨时亦同时被磨掉移除，而该第二介电材料层322会在该第二导电单元332的第一部分337研磨时亦同时被磨掉移除。此时，该第四介电材料层350会形成于裸露出的该第一导电单元331下方以及裸露出的该第二导电单元332上方，因而将该第一导电单元331、该第三介电材料层340及该第二导电单元332整个包覆起来，所形成的封装基板的剖面图可如图4A所示。
[0052] 此外，上个步骤在形成该第四介电材料层350之前，亦可以金属电镀的方式，在该第二导电单元332的上方形成一第三导电单元339，如图4B所示，使得该第二导电单元332与该第三导电单元339可共同组成厚度更厚的单导线，而能更加减低线路的电阻。
[0053] 以下为本发明的第四实施例，其类似于第二实施例，制程步骤在图2C之前皆与第二实施例相同，在此不再赘述。请参考图5A，形成一第三介电材料层340于该第一导电单元331上，并形成一第四介电材料层350于该第二导电单元332上。接着，移除该第二承载板
312，并将该第二导电单元332位于该第二开口区内的第一部分337移除，留下比较宽的该第二部分338(请参考图3C)。倘若是采用研磨方式来移除，则该第二介电材料层322会在该第二导电单元332的第一部分337研磨时亦同时被磨掉移除。该第四介电材料层350形成于该封装基板的最外层，并围绕该第二导电单元332，用以保护该封装基板免于受到来自外部环境或后续制程(例如，焊接)的可能伤害。该第三介电材料层340的组成材质可以是粘结性佳的软性介电材料，以适用于后续制程将会使用到的真空模压法的压合。
[0054] 接着，如图5B所示，将该第二导电单元332连同该第四介电材料层350粘结于该第三介电材料层340上。在本实施例中，我们可先将该第二导电单元332连同该第四介电材料层350设置于该第三介电材料层340上，再施加压力使该第一承载板311与该第四介电材料层350朝向该第三介电材料层340挤压。例如，通过真空模压法，将该第一承载板311与该第四介电材料层350连同该第三介电材料层340、该第一导电单元331及该第二导电单元332压合成一块封装基板。
[0055] 至此，双层导电单元结构的封装基板线路已完成，可先将该第一承载板311移除，并将该第一导电单元331位于该第一开口区内的第一部分335移除，留下比较宽的该第二部分336(请参考图3C)。倘若是采用研磨方式来移除，则该第一介电材料层321会在该第一导电单元331的第一部分335研磨时亦同时被磨掉移除。
[0056] 接着，在裸露出的该第一导电单元331下方形成一第五介电材料层360，其为于该封装基板的最底层，如图5C所示，用以保护该封装基板免于受到来自外部环境或后续制程的可能伤害。该第五介电材料层360可选用与该第四介电材料层350相同或不同的组成材质，本发明对此不加以限制。
[0057] 此外，上个步骤在形成该第五介电材料层360之前，亦可以金属电镀的方式，在该第一导电单元331的下方形成一第三导电单元339，如图5D所示，使得该第一导电单元331与该第三导电单元339可共同组成厚度更厚的单导线，而能更加减低线路的电阻。
[0058] 以上这些实施例仅是范例性的，并不对本发明的范围构成任何限制。本领域技术人员应该理解的是，在不偏离本发明的精神和范围下可以对本发明技术方案的细节和形式进行修改或替换，但这些修改和替换均落入本发明的保护范围内。
