半导体器件及其制造方法

摘要

一种半导体器件包含设置在衬底上且在第一方向上延伸的第一栅极结构。第一栅极结构包含第一栅电极、设置在第一栅电极上方的第一覆盖绝缘层、设置在第一栅电极和第一覆盖绝缘层的相对侧面上的第一侧壁间隔件和设置在第一侧壁间隔件上方的第二侧壁间隔件。半导体器件还包含形成于第一覆盖绝缘层、第一侧壁间隔件和第二侧壁间隔件上方的第一保护层。在沿着垂直于第一方向的第二方向的截面中，第一保护层具有拥有头部和两个腿部的π形状。本发明实施例涉及半导体器件及其制造方法。

权利要求

1.一种制造半导体器件的方法，所述方法包括：

在衬底的上方形成第一栅极结构，所述第一栅极结构包含第一栅电极、设置在所述第一栅电极上方的第一覆盖绝缘层、设置在所述第一栅电极和所述第一覆盖绝缘层的相对侧面上的第一侧壁间隔件，和设置在所述第一侧壁间隔件上的第二侧壁间隔件，所述第一栅极结构在第一方向上延伸；

形成第一源极/漏极区；

在所述第一源极/漏极区的上方形成第一绝缘层；

在形成所述第一绝缘层之后，凹进所述第一覆盖绝缘层和所述第二侧壁间隔件，并凹进所述第一侧壁间隔件，从而形成第一凹进空间；并且在所述第一凹进空间中形成第一保护层，其中：

在沿着垂直于所述第一方向的第二方向的截面中，所述第一凹进空间具有拥有头部和两个腿部的π形状，所述头部位于所述第一覆盖绝缘层和所述第二侧壁间隔件之上，所述腿部位于所述第一侧壁间隔件之上，并且在沿着所述第二方向的截面中，所述第一保护层具有拥有头部和两个腿部的π形状；

其中，所述第一保护层与所述第一侧壁间隔件接触的表面高于所述第一覆盖绝缘层与所述第一栅电极接触的表面。

2.根据权利要求1所述的方法，其中，所述第一覆盖绝缘层由与所述第二侧壁间隔件相同的材料制成且由不同于所述第一侧壁间隔件的材料制成。

3.根据权利要求2所述的方法，其中，所述第一覆盖绝缘层和所述第二侧壁间隔件由氮化硅基材料制成。

4.根据权利要求3所述的方法，其中，所述第一侧壁间隔件由氧化硅基材料制成。

5.根据权利要求3所述的方法，其中，所述第一侧壁间隔件由SiOC和SiOCN中的至少一种制成。

6.根据权利要求1所述的方法，其中，所述第一保护层由氮化铝、氮氧化铝、氧化铝、氧化钛、氧化锆中的至少一种制成。

7.根据权利要求1所述的方法，其中，在凹进所述第一侧壁间隔件之前，实施凹进所述第一覆盖绝缘层和所述第二侧壁间隔件。

8.根据权利要求1所述的方法，其中，在凹进所述第一侧壁间隔件之后，实施凹进所述第一覆盖绝缘层和所述第二侧壁间隔件。

9.根据权利要求1所述的方法，还包括，在形成所述第一保护层之后：去除所述源极/漏极区之上的所述第一绝缘层的部分，从而形成接触孔；和使用导电材料填充所述接触孔；

凹进填充的所述导电材料；以及

在凹进的所述导电材料的上方形成第二绝缘层，

其中，当形成所述接触孔时，所述第一覆盖绝缘层未被蚀刻。

10.根据权利要求9所述的方法，其中，所述第二绝缘层由SiOC、SiC和SiOCN中的至少一种制成。

11.一种用于制造半导体器件的方法，所述方法包括：

在衬底上方形成第一栅极结构和第二栅极结构，所述第一栅极结构包含第一栅电极、设置在所述第一栅电极上方的第一覆盖绝缘层、设置在所述第一栅电极和所述第一覆盖绝缘层的相对侧面上的第一侧壁间隔件和设置在所述第一侧壁间隔件上的第一蚀刻停止层，所述第二栅极结构包含第二栅电极、设置在所述第二栅电极上方的第二覆盖绝缘层、设置在所述第二栅电极和所述第二覆盖绝缘层的相对侧面上的第二侧壁间隔件和设置在所述第一侧壁间隔件上的第二蚀刻停止层，其中，所述第一栅极结构和第二栅极结构在第一方向上延伸；

在所述第一栅极结构和所述第二栅极结构之间的区域中形成第一源极/漏极区；

在所述第一源极/漏极区的上方且在所述第一栅极结构和所述第二栅极结构件之间形成第一绝缘层；

在形成所述第一绝缘层之后，凹进所述第一覆盖绝缘层和所述第二覆盖绝缘层以及所述第一蚀刻停止层和所述第二蚀刻停止层，并且凹进所述第一侧壁间隔件和所述第二侧壁间隔件，从而在所述第一栅电极之上形成第一凹进空间，并在所述第二栅电极之上形成第二凹进空间；以及在所述第一凹进空间中形成第一保护层，并在所述第二凹进空间中形成第二保护层，其中：在沿着垂直于所述第一方向的第二方向的截面中，每个所述第一凹进空间和所述第二凹进空间分别具有拥有头部和两个腿部的π形状，并且在沿着所述第二方向的截面中，每个所述第一保护层和所述第二保护层分别具有拥有头部和两个腿部的π形状。

12.根据权利要求11所述的方法，其中，所述第一覆盖绝缘层和所述第二覆盖绝缘层由与所述第一蚀刻停止层和所述第二蚀刻停止层相同的材料制成且由不同于所述第一侧壁间隔件和所述第二侧壁间隔件的材料制成。

13.根据权利要求12所述的方法，其中：

所述第一覆盖绝缘层和所述第二覆盖绝缘层和所述第一蚀刻停止层和所述第二蚀刻停止层由SiN制成，并且所述第一侧壁间隔件和所述第二侧壁间隔件由SiOC和SiOCN中的至少一种制成。

14.根据权利要求11所述的方法，其中，所述第一保护层和所述第二保护层由氮化铝、氮氧化铝、氧化铝、氧化钛、氧化锆中的至少一种制成。

15.根据权利要求11所述的方法，其中，在凹进所述第一侧壁间隔件和所述第二侧壁间隔件之前，实施凹进所述第一覆盖绝缘层和所述第二覆盖绝缘层以及所述第一蚀刻停止层和所述第二蚀刻停止层。

16.根据权利要求11所述的方法，还包括，在形成所述第一保护层之后：去除设置在所述源极/漏极区上方的所述第一绝缘层，从而形成接触孔；并且使用导电材料填充所述接触孔；

凹进填充的所述导电材料；以及

在凹进的所述导电材料的上方形成第二绝缘层，

其中，当形成所述接触孔时，所述第一覆盖绝缘层和第二覆盖绝缘层未被蚀刻。

17.一种半导体器件，包括：

第一栅极结构，包含第一栅电极、设置在所述栅电极上方的第一覆盖绝缘层、设置在所述第一栅电极和所述第一覆盖绝缘层的相对侧面上的第一侧壁间隔件，和设置在所述第一侧壁间隔件上的第二侧壁间隔件，其中，所述第一栅极结构在第一方向上延伸；以及第一保护层，形成于所述第一覆盖绝缘层、所述第一侧壁间隔件和所述第二侧壁间隔件的上方，其中，在沿着垂直于所述第一方向的第二方向的截面中，所述第一保护层具有拥有头部和两个腿部的π形状；

其中，所述第一保护层与所述第一侧壁间隔件接触的表面高于所述第一覆盖绝缘层与所述第一栅电极接触的表面。

18.根据权利要求17所述的半导体器件，其中，所述腿部的底部与所述第一侧壁间隔件的上表面接触。

19.根据权利要求17所述的半导体器件，其中：

所述第一覆盖绝缘层和所述第二侧壁间隔件由SiN制成，并且所述第一侧壁间隔件由SiOC和SiOCN中的至少一种制成。

20.根据权利要求19所述的半导体器件，其中，所述第一保护层由氮化铝、氮氧化铝、氧化铝、氧化钛、氧化锆中的至少一种制成。

说明书

半导体器件及其制造方法

技术领域

[0001] 本发明实施例涉及一种半导体器件和用于制造半导体器件的方法，并且更具体地，涉及一种结构和一种位于源极/漏极区上方的自对准接触结构的制造方法。

背景技术

[0002] 随着半导体器件的尺寸的缩小，自对准接触(SAC)件被广泛用于制造，例如，靠近场效应晶体管(FET)中的栅极结构布置的源极/漏极(S/D)接触件。通常，通过图案化层间介电(ILD)层的方式制造SAC，其中，通过该方式在具有侧壁间隔件的栅极结构的上方形成了接触蚀刻停止层(CESL)。ILD层的初始蚀刻在CESL处停止，然后，蚀刻CESL以形成SAC。由于器件密度增加(即，半导体器件的尺寸缩小)，侧壁间隔件的厚度变得更薄，从而可能会导致S/D接触件和栅电极之间的短路。因此，需要提供SAC结构以及S/D接触件和栅电极之间具有改良电隔离的制造工艺。

发明内容

[0003] 根据本发明的一些实施例，提供了一种制造半导体器件的方法，所述方法包括：在衬底的上方形成第一栅极结构，所述第一栅极结构包含第一栅电极、设置在所述第一栅电极上方的第一覆盖绝缘层、设置在所述第一栅电极和所述第一覆盖绝缘层的相对侧面上的第一侧壁间隔件，和设置在所述第一侧壁间隔件上的第二侧壁间隔件，所述第一栅极结构在第一方向上延伸；形成第一源极/漏极区；在所述第一源极/漏极区的上方形成第一绝缘层；在形成所述第一绝缘层之后，凹进所述第一覆盖绝缘层和所述第二侧壁间隔件，并凹进所述第一侧壁间隔件，从而形成第一凹进空间；并且在所述第一凹进空间中形成第一保护层，其中：在沿着垂直于所述第一方向的第二方向的截面中，所述第一凹进空间具有拥有头部和两个腿部的π形状，所述头部位于所述第一覆盖绝缘层和所述第二侧壁间隔件之上，所述腿部位于所述第一侧壁间隔件之上，并且在沿着所述第二方向的截面中，所述第一保护层具有拥有头部和两个腿部的π形状。

[0004] 根据本发明的另一些实施例，还提供了一种用于制造半导体器件的方法，所述方法包括：在衬底上方形成第一栅极结构和第二栅极结构，所述第一栅极结构包含第一栅电极、设置在所述第一栅电极上方的第一覆盖绝缘层、设置在所述第一栅电极和所述第一覆盖绝缘层的相对侧面上的第一侧壁间隔件和设置在所述第一侧壁间隔件上的第一蚀刻停止层，所述第二栅极结构包含第二栅电极、设置在所述第二栅电极上方的第二覆盖绝缘层、设置在所述第二栅电极和所述第二覆盖绝缘层的相对侧面上的第二侧壁间隔件和设置在所述第一侧壁间隔件上的第二蚀刻停止层，其中，所述第一栅极结构和第二栅极结构在第一方向上延伸；在所述第一栅极结构和所述第二栅极结构之间的区域中形成第一源极/漏极区；在所述第一源极/漏极区的上方且在所述第一栅极结构和所述第二栅极结构件之间形成第一绝缘层；在形成所述第一绝缘层之后，凹进所述第一覆盖绝缘层和所述第二覆盖绝缘层以及所述第一蚀刻停止层和所述第二蚀刻停止层，并且凹进所述第一侧壁间隔件和所述第二侧壁间隔件，从而在所述第一栅电极之上形成第一凹进空间，并在所述第二栅电极之上形成第二凹进空间；以及在所述第一凹进空间中形成第一保护层，并在所述第二凹进空间中形成第二保护层，其中：在沿着垂直于所述第一方向的第二方向的截面中，每个所述第一凹进空间和所述第二凹进空间分别具有拥有头部和两个腿部的π形状，并且在沿着所述第二方向的截面中，每个所述第一保护层和所述第二保护层分别具有拥有头部和两个腿部的π形状。

[0005] 根据本发明的又一些实施例，还提供了一种半导体器件，包括：第一栅极结构，包含第一栅电极、设置在所述栅电极上方的第一覆盖绝缘层、设置在所述第一栅电极和所述第一覆盖绝缘层的相对侧面上的第一侧壁间隔件，和设置在所述第一侧壁间隔件上的第二侧壁间隔件，其中，所述第一栅极结构在第一方向上延伸；以及第一保护层，形成于所述第一覆盖绝缘层、所述第一侧壁间隔件和所述第二侧壁间隔件的上方，其中，在沿着垂直于所述第一方向的第二方向的截面中，所述第一保护层具有拥有头部和两个腿部的π形状。

附图说明

[0006] 在阅读附图时，从下列详细描述可以更好地理解本发明的各个方面。应当注意，根据工业中的标准实践，各个部件并非按比例绘制。事实上，为了清楚讨论，各个部件的尺寸可以任意增大或减小。

[0007] 图1A示出根据本发明的一个实施例的用于半导体器件的连续制造工艺的一阶段的示例性俯视图(从上方俯看)。

[0008] 图1B示出沿着图1A中的线X1-X1截取的示例性截面图。

[0009] 图1C为1B所示栅极结构的放大图。

[0010] 图1D示出根据本发明的一个实施例的用于半导体器件的连续制造工艺的一阶段的示例性透视图。

[0011] 图2至图10示出对应于图1A中的线X1-X1的示例性截面图，其示出了根据本发明的一个实施例的半导体器件的连续制造工艺的各个阶段。

具体实施方式

[0012] 应了解，下列公开提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面将描述元件和布置的特定实例以简化本发明。当然这些仅仅是实例并不旨在限定本发明。例如，在下面的描述中第一部件在第二部件上方或者在第二部件上的形成可以包括第一部件和第二部件以直接接触方式形成的实施例，也可以包括额外的部件可以形成在第一和第二部件之间，使得第一部件和第二部件可以不直接接触的实施例。为了简明和清楚，各个部件可以以不同尺寸任意绘制。

[0013] 此外，为便于描述，空间相对术语如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等在本文可用于描述附图中示出的一个元件或部件与另一个(或另一些)元件或部件的关系。空间相对术语旨在包括除了附图中所示的方位之外，在使用中或操作中的器件的不同方位。装置可以其他方式定向(旋转90度或在其他方位上)，本文使用的空间相对描述符可同样地作相应解释。此外，术语“由...制成”可以是指“包括”或者“由...组成”。

[0014] 图1A和1B示出根据本发明的一实施例，用于半导体器件的连续制造工艺的一阶段。图1A示出平面(俯视)图，而图1B示出沿着图1A中的线X1-X1的截面图。

[0015] 图1A和1B示出形成金属栅极结构后的半导体器件的结构。在图1A和1B中，金属栅极结构10形成于沟道层5(例如，鳍结构的一部分)的上方，并且覆盖绝缘层20在Z方向上设置于金属栅极结构10的上方。金属栅极结构10在Y方向上延伸且布置在X方向上。在一些实施例中，金属栅极结构10的厚度范围为约15nm至约50nm。在一些实施例中，覆盖绝缘层20的厚度范围为约10nm至约30nm，而在其他实施例中为约15nm至约20nm。可称为第一侧壁的侧壁间隔件30设置在金属栅极结构10和覆盖绝缘层20的侧壁上。在一些实施例中，在侧壁间隔件的底部处的侧壁间隔件30的膜厚度范围为约3nm至约15nm，而在其他实施例中为约4nm至约8nm。金属栅极结构10、覆盖绝缘层20和侧壁间隔件30的结合可统称为栅极结构。进一步地，源极/漏极区50邻近栅极结构形成，并且栅极结构之间的空隙由第一层间介电(ILD)层40填充。此外，如图1A和1B所示，也可称为第二侧壁的接触蚀刻停止层(CESL)35形成在侧壁间隔件30上。在一些实施例中，CESL35的膜厚度范围为约3nm至约15nm，而在其他实施例中为约4nm至约8nm。

[0016] 图1C为栅极结构的放大图。金属栅极结构10包含一层或多层金属材料18，诸如Al、Cu、W、Ti、Ta、TiN、TiAl、TiAlC、TiAlN、TaN、NiSi、CoSi和其他导电材料。设置在沟道层5和金属栅极之间的栅极介电层14包含诸如高k金属氧化物的一个或多个金属氧化物层。用作高k电介质的金属氧化物的实例包含Li、Be、Mg、Ca、Sr、Sc、Y、Zr、Hf、Al、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu的氧化物和/或它们的混合物。在一些实施例中，例如，由二氧化硅制成的界面介电层12形成于沟道层5和栅极介电层14之间。

[0017] 在一些实施例中，一个或多个功函数调整层16介于栅极介电层14和金属材料18之间。功函数调整层16由导电材料制成，诸如TiN、TaN、TaAlC、TiC、TaC、Co、Al、TiAl、HfTi、TiSi、TaSi或TiAlC的单层，或两种或以上的这些材料的多层。例如，针对n沟道FET，将TaN、TaAlC、TiN、TiC、Co、TiAl、HfTi、TiSi和TaSi中的一种或多种用作功函数调整层，而针对p沟道FET，将TiAlC、Al、TiAl、TaN、TaAlC、TiN、TiC和Co中的一种或多种用作功函数调整层。

[0018] 覆盖绝缘层20包含一层或多层诸如氮化硅基材料的绝缘材料，氮化硅基材料包含SiN、SiCN和SiOCN。侧壁间隔件30由不同于覆盖绝缘层20的材料制成，且包含一层或多层诸如氧化硅基材料或介电常数为约3至约4的低k介电材料的绝缘材料，氧化硅基材料包含SiOC和SiOCN。在一些实施例中，CESL35由不同于覆盖绝缘层20的材料制成，且包含一层或多层诸如氮化硅基材料的绝缘材料，氮化硅基材料包含SiN、SiCN和SiOCN。在一些实施例中，CESL35由与覆盖绝缘层20相同的材料制成。第一ILD层40包含一层或多层绝缘材料，绝缘材料包含诸如二氧化硅(SiO2)和SiON的氧化硅基材料。

[0019] 在特定实施例中，侧壁间隔件30和CESL35的材料、覆盖绝缘层20的材料以及第一ILD层40的材料彼此互不相同，从而能够选择性地分别蚀刻这些层。在一实施例中，侧壁间隔件30由SiOC或SiOCN制成，覆盖绝缘层20和CESL35由SiN制成，而第一ILD层40由SiO2制成。

[0020] 在此实施例中，使用了经由栅极置换工艺制造的鳍式场效晶体(FinFET)。

[0021] 图1D示出FinFET结构的示例性透视图。

[0022] 首先，在衬底300的上方制造鳍结构310。鳍结构包含底部区和作为沟道区315的上部区。例如，衬底为杂质浓度范围为约1×1015cm-3至约1×1018cm-3的p型硅衬底。在其他实施例中，衬底为杂质浓度范围为约1×1015cm-3至约1×1018cm-3的n型硅衬底。可选地，衬底可包括诸如锗的另一元素半导体；包含诸如SiC和SiGe的IV-IV族化合物半导体、诸如GaAs、GaP、GaN、InP、InAs、InSb、GaAsP、AlGaN、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP的III-V族化合物半导体的化合物半导体或它们的组合。在一实施例中，衬底为SOI(绝缘体上硅)衬底的硅层。

[0023] 在形成鳍结构310之后，在鳍结构310的上方形成隔离绝缘层320。隔离绝缘层320包含一层或多层经由LPCVD(低压化学汽相沉积)、等离子体CVD或可流动CVD形成的诸如氧化硅、氧氮化硅或氮化硅的绝缘材料。隔离绝缘层可由一层或多层旋涂玻璃(SOG)、SiO、SiON、SiOCN和/或掺氟硅酸盐玻璃(FSG)形成。

[0024] 在鳍结构的上方形成隔离绝缘层320之后，执行平坦化操作以去除隔离绝缘层320的部分。平坦化操作可包含化学机械抛光(CMP)和/或回蚀刻工艺。接着，进一步移除(凹进)隔离绝缘层320，从而暴露鳍结构的上部区。

[0025] 在暴露的鳍结构的上方形成伪栅极结构。伪栅极结构包含由多晶硅制成的伪栅电极层和伪栅极介电层。在伪栅电极层的侧壁上也形成包含一个或多个绝缘材料层的侧壁间隔件350。形成伪栅极结构之后，将未被伪栅极结构覆盖的鳍结构310凹进为低于隔离绝缘层320的上表面。接着，通过使用外延生长法，在凹进的鳍结构的上方形成源极/漏极区360。源极/漏极区可包含应变材料，以向沟道区315施加应力。

[0026] 接着，层间介电层(ILD)370形成于伪栅极结构和源极/漏极区360的上方。平坦化操作完成后，去除伪栅极结构以形成栅极空间。接着，在栅极空间内形成包含金属栅电极和栅极介电层(诸如高k介电层)的金属栅极结构330。进一步地，在金属栅极结构330的上方形成覆盖绝缘层340。此外，在侧壁350上形成CESL(图1D中未示出)。在图1D中，即在金属栅极结构330的部分的视图中，覆盖隔离层340、侧壁350和ILD370均被切割以示出深层结构。

[0027] 图1D所示的金属栅极结构330、覆盖隔离层340、侧壁350、源极/漏极360和ILD370大体分别对应于图1A和1B所示的金属栅极结构10、覆盖隔离层20、侧壁间隔件30、源极/漏极区50和第一层间介电层(ILD)40。

[0028] 图2至图10示出对应于图1A中的线X1-X1的示例性截面图，其示出了根据本发明的一实施例的半导体器件的连续制造工艺的各个阶段。应了解，可在图2至图10所示的工艺之前、期间和之后提供附加操作，并且针对本方法的附加实施例，以下描述的一些操作可被替换或删除。操作/工艺的顺序可相互交换。

[0029] 如图2所示，通过使用干式和/或湿式蚀刻工艺，凹进覆盖绝缘层20和CESL35。由于覆盖绝缘层20和CESL35由相同材料制成，并由不同于侧壁间隔件30和第一ILD层40的材料制成，因此，可大体选择性地蚀刻覆盖绝缘层20和CESL35。一些实施例中，从第一ILD层40的上表面测得的位于凹进覆盖绝缘层20上方的凹进空间25的深度D1范围在为约10nm至约30nm，而在其他实施例中为约15nm至约25nm。位于凹进的CESL35上方的凹进空间26的深度与深度D1大体相同(差值小于约1nm)。然而，凹进空间26的深度可小于或大于深度D1(差值不小于约1nm)。

[0030] 如图3所示，通过使用干式和/或湿式刻蚀工艺凹进侧壁间隔件30，从而形成凹进空间37。由于侧壁间隔件30由不同于覆盖绝缘层20、CESL35和第一ILD层40的材料制成，因此可大体选择性地蚀刻侧壁间隔层30。如图3所示，在沿着X方向的截面中，凹槽具有拥有头部62和两个腿部61和63的π形状。在一些实施例中，从第一ILD层40的上表面测得的凹进空间37的深度D2比D1大至少约5nm并且在从约20nm至约50nm的范围内，而在其他实施例中，其范围为约10nm至约30nm。在一些实施例中，从栅极结构10(诸如金属栅极18)的上表面测得的距离凹进空间37的底部的高度H1的范围为约5nm至30nm。

[0031] 如图3所示，深度D2大于深度D1,并且差值大于约3nm。要注意，可在凹进侧壁间隔件30之后，凹进覆盖绝缘层20和CESL35。

[0032] 随后在凹进空间25、26和37中形成保护层。如图4所示，在图3所示的结构的上方形成绝缘材料71的一个或多个毯式层。并执行诸如回蚀刻工艺和/或化学机械抛光(CMP)工艺的平坦化操作，从而获得图5所示的结构。可通过CVD、包含溅射的物理汽相沉积(PVD)、原子层沉积(ALD)或其他合适的成膜方法形成绝缘材料71。在一些实施例中，平坦化操作完成后，从覆盖绝缘层20的上表面测得的保护层70的厚度H2的范围为约5nm至约20nm，而在其他实施例中为约7nm至约15nm。

[0033] 保护层70由相对于氧化硅基材料具有高蚀刻选择性的材料制成。在一些实施例中，使用氮化铝、氮氧化铝、氧化铝、氧化钛和氧化锆中的至少一种为保护层70。

[0034] 如图5所示，在沿着X方向的截面中，保护层70具有拥有头部72和两个腿部73和75的π形状。在一些实施例中，腿部的长度H3范围为约5nm至约10nm。

[0035] 如图6所示，形成保护层70后，通过采用合适的光刻和蚀刻操作，去除位于源极/漏极区50上方的第一ILD层40，从而形成接触开口85，以暴露至少一源极/漏极区50。

[0036] 在一些实施例中，完全去除第一ILD后，接着在栅极结构的上方形成第二ILD。接着，如图6所示，通过采用光刻操作和蚀刻操作形成接触开口85，以暴露至少一个源极/漏极区50。

[0037] 如图6所示，在蚀刻接触开口时，保护层70的部分也受到蚀刻。但是，在接触孔蚀刻(其为氧化物蚀刻)期间，由于保护层70具有高于CESL35的抗蚀刻性，因此，可最小化CESL35的蚀刻部分的量。此外，由于保护层70，在接触开口蚀刻期间，覆盖绝缘层20和侧壁间隔件30不被蚀刻。因此，覆盖绝缘层20的上端基本上保持为直角。由于覆盖绝缘层20受到保护未遭到蚀刻，因此可避免金属栅极10和源极/漏极接触件95(参见图8和9)间的短路。

[0038] 接触孔85形成后，在图6所示的结构上方形成导电材料90。如图7所示，在图6所示的结构上方形成一个或多个诸如钨、钛、钴、钽、铜、铝或镍或其硅化物的导电材料90或其他合适材料的层。接着，执行诸如CMP工艺的平坦化操作，以获得图8所示的结构。两个栅极结构间的间隙由导电材料填充，从而形成与源极/漏极区50接触的源极/漏极接触件95。

[0039] 在此实施例中，保护层70未去除，且保持如图9所示。在这种情况下，保护层70可在CMP工艺中充当抛光停止层。源极/漏极接触件95与源极/漏极区50接触。在一些实施例中，在CMP工艺中或通过后续的针对S/D覆盖绝缘层的CMP工艺进一步去除保护层70。

[0040] 如图9所示，在源极/漏极接触件95形成后，去除(凹进)源极/漏极接触件95的上部并形成S/D覆盖绝缘层100。形成诸如SiC或SiOC的绝缘材料的覆盖层，并执行CMP操作。在图9中，在一些实施例中，保护层70的π形状的头部的厚度H3的范围为约1nm至约5nm。进一步地，保护层70的π形状的腿部的厚度H4(长度)的范围大于头部的厚度H3。在一些实施例中，H4与H3的比值范围(H4/H3)为约1至约10，而在其他实施例中为约2至约6。

[0041] 随后在图9所示的结构上方形成蚀刻停止层(ESL)105和第三ILD层108。接着，执行图案化操作以形成通孔。如图10所示，使用一种或多种导电材料填充通孔以形成通孔插塞110和115，并分别在通孔插塞110和115的上方形成第一金属引线120和第二金属引线125。
第一和第二金属引线以及通孔插塞可通过双镶嵌方法形成。在一些实施例中，未形成ESL105。

[0042] 要了解，图10所示器件经过进一步的CMOS工艺以形成诸如金属互连层、介电层和钝化层等的多种部件。

[0043] 本文描述的各种实施例或实例提供多种优于现有技术的优势。例如，在本发明中，由于在金属栅极、侧壁间隔件和覆盖绝缘层的上方形成了保护层70，所以能够防止覆盖绝缘层在接触孔蚀刻期间受到蚀刻，从而防止金属栅极和源极/漏极接触件之间的短路。

[0044] 将要理解的是，本文不一定论述了所有的优势，所有实施例或实例不要求特定优势，并且其他实施例或实例可提供不同的优势。

[0045] 根据本发明的一方面，在一种用于制造半导体器件的方法中，第一栅极结构形成于衬底的上方。第一栅极结构包含第一栅电极、设置在第一栅电极上方的第一覆盖绝缘层、设置在第一栅电极和第一覆盖绝缘层的相对侧面上的第一侧壁间隔件和设置在第一侧壁间隔件上的第二侧壁间隔件。第一栅极结构沿着第一方向延伸。形成第一源极/漏极区。在第一源极/漏极区的上方形成第一绝缘层。在形成第一绝缘层之后，凹进第一覆盖绝缘层和第二侧壁间隔件，并凹进第一侧壁间隔件，从而形成第一凹进空间。在第一凹进空间内形成第一保护层。在沿着垂直于第一方向的第二方向的截面中，第一凹进空间具有拥有位于第一覆盖绝缘层和第二侧壁间隔件之上的头部和位于第一侧壁间隔件之上的两个腿部的π形状。在沿着第二方向的截面中，第一保护层具有拥有头部和两个腿部的π形状。

[0046] 根据本发明的一方面，在一种用于制造半导体器件的方法中，第一栅极结构和第二栅极结构形成于衬底的上方。第一栅极结构包含第一栅电极、设置在第一栅电极上方的第一覆盖绝缘层、设置在第一栅电极和第一覆盖绝缘层的相对侧面上的第一侧壁间隔件和设置在第一侧壁间隔件上的第二侧壁间隔件。第二栅极结构包含第二栅电极、设置在第二栅电极上方的第二覆盖绝缘层、设置在第二栅电极和第二覆盖绝缘层的相对侧面上的第二侧壁间隔件和设置在第二侧壁间隔件上的第二蚀刻停止层。第一和第二栅极结构沿着第一方向延伸。在第一栅极结构和第二栅极结构之间的区域中形成第一源极/漏极区。在第一源极/漏极区的上方且在第一栅极结构和第二栅极结构之间形成第一绝缘层。在形成第一绝缘层之后，凹进第一和第二覆盖绝缘层以及第一和第二蚀刻停止层，并凹进第一和第二侧壁间隔件，从而在第一栅电极之上形成第一凹进空间，并在第二栅电极之上形成第二凹进空间。在第一凹进空间内形成第一保护层，并在第二凹进空间内形成第二保护层。在沿着垂直于第一方向的第二方向的截面内，每个第一和第二凹进空间分别具有拥有头部和两个腿部的π形状。在沿着第二方向的截面内，每个第一和第二保护层分别具有拥有头部和两个腿部的π形状。

[0047] 根据本发明的又一方面，一种半导体器件包含设置在衬底上并在第一方向上延伸的第一栅极结构。第一栅极结构包含第一栅电极、设置在第一栅电极上方的第一覆盖绝缘层、设置在第一栅电极和第一覆盖绝缘层的相对侧面上的第一侧壁间隔件和设置在第一侧壁间隔件上的第二侧壁间隔件。半导体器件还包含形成于第一覆盖绝缘层、第一侧壁间隔件和第二侧壁间隔件上方的第一保护层。在沿着垂直于第一方向的第二方向的截面内，第一保护层具有拥有头部和两个腿部的π形状。

[0048] 根据本发明的一些实施例，提供了一种制造半导体器件的方法，所述方法包括：在衬底的上方形成第一栅极结构，所述第一栅极结构包含第一栅电极、设置在所述第一栅电极上方的第一覆盖绝缘层、设置在所述第一栅电极和所述第一覆盖绝缘层的相对侧面上的第一侧壁间隔件，和设置在所述第一侧壁间隔件上的第二侧壁间隔件，所述第一栅极结构在第一方向上延伸；形成第一源极/漏极区；在所述第一源极/漏极区的上方形成第一绝缘层；在形成所述第一绝缘层之后，凹进所述第一覆盖绝缘层和所述第二侧壁间隔件，并凹进所述第一侧壁间隔件，从而形成第一凹进空间；并且在所述第一凹进空间中形成第一保护层，其中：在沿着垂直于所述第一方向的第二方向的截面中，所述第一凹进空间具有拥有头部和两个腿部的π形状，所述头部位于所述第一覆盖绝缘层和所述第二侧壁间隔件之上，所述腿部位于所述第一侧壁间隔件之上，并且在沿着所述第二方向的截面中，所述第一保护层具有拥有头部和两个腿部的π形状。

[0049] 在上述方法中，所述第一覆盖绝缘层由与所述第二侧壁间隔件相同的材料制成且由不同于所述第一侧壁间隔件的材料制成。

[0050] 在上述方法中，所述第一覆盖绝缘层和所述第二侧壁间隔件由氮化硅基材料制成。

[0051] 在上述方法中，所述第一侧壁间隔件由氧化硅基材料制成。

[0052] 在上述方法中，所述第一侧壁间隔件由SiOC和SiOCN中的至少一种制成。

[0053] 在上述方法中，所述第一保护层由氮化铝、氮氧化铝、氧化铝、氧化钛、氧化锆中的至少一种制成。

[0054] 在上述方法中，在凹进所述第一侧壁间隔件之前，实施凹进所述第一覆盖绝缘层和所述第二侧壁间隔件。

[0055] 在上述方法中，在凹进所述第一侧壁间隔件之后，实施凹进所述第一覆盖绝缘层和所述第二侧壁间隔件。

[0056] 在上述方法中，还包括，在形成所述第一保护层之后：去除所述源极/漏极区之上的所述第一绝缘层的部分，从而形成接触孔；和使用导电材料填充所述接触孔；凹进填充的所述导电材料；以及在凹进的所述导电材料的上方形成第二绝缘层，其中，当形成所述接触孔时，所述第一覆盖绝缘层未被蚀刻。

[0057] 在上述方法中，所述第二绝缘层由SiOC、SiC和SiOCN中的至少一种制成。

[0058] 根据本发明的另一些实施例，还提供了一种用于制造半导体器件的方法，所述方法包括：在衬底上方形成第一栅极结构和第二栅极结构，所述第一栅极结构包含第一栅电极、设置在所述第一栅电极上方的第一覆盖绝缘层、设置在所述第一栅电极和所述第一覆盖绝缘层的相对侧面上的第一侧壁间隔件和设置在所述第一侧壁间隔件上的第一蚀刻停止层，所述第二栅极结构包含第二栅电极、设置在所述第二栅电极上方的第二覆盖绝缘层、设置在所述第二栅电极和所述第二覆盖绝缘层的相对侧面上的第二侧壁间隔件和设置在所述第一侧壁间隔件上的第二蚀刻停止层，其中，所述第一栅极结构和第二栅极结构在第一方向上延伸；在所述第一栅极结构和所述第二栅极结构之间的区域中形成第一源极/漏极区；在所述第一源极/漏极区的上方且在所述第一栅极结构和所述第二栅极结构件之间形成第一绝缘层；在形成所述第一绝缘层之后，凹进所述第一覆盖绝缘层和所述第二覆盖绝缘层以及所述第一蚀刻停止层和所述第二蚀刻停止层，并且凹进所述第一侧壁间隔件和所述第二侧壁间隔件，从而在所述第一栅电极之上形成第一凹进空间，并在所述第二栅电极之上形成第二凹进空间；以及在所述第一凹进空间中形成第一保护层，并在所述第二凹进空间中形成第二保护层，其中：在沿着垂直于所述第一方向的第二方向的截面中，每个所述第一凹进空间和所述第二凹进空间分别具有拥有头部和两个腿部的π形状，并且在沿着所述第二方向的截面中，每个所述第一保护层和所述第二保护层分别具有拥有头部和两个腿部的π形状。

[0059] 在上述方法中，所述第一覆盖绝缘层和所述第二覆盖绝缘层由与所述第一蚀刻停止层和所述第二蚀刻停止层相同的材料制成且由不同于所述第一侧壁间隔件和所述第二侧壁间隔件的材料制成。

[0060] 在上述方法中，所述第一覆盖绝缘层和所述第二覆盖绝缘层和所述第一蚀刻停止层和所述第二蚀刻停止层由SiN制成，并且所述第一侧壁间隔件和所述第二侧壁间隔件由SiOC和SiOCN中的至少一种制成。

[0061] 在上述方法中，所述第一保护层和所述第二保护层由氮化铝、氮氧化铝、氧化铝、氧化钛、氧化锆中的至少一种制成。

[0062] 在上述方法中，在凹进所述第一侧壁间隔件和所述第二侧壁间隔件之前，实施凹进所述第一覆盖绝缘层和所述第二覆盖绝缘层以及所述第一蚀刻停止层和所述第二蚀刻停止层。

[0063] 在上述方法中，还包括，在形成所述第一保护层之后：去除设置在所述源极/漏极区上方的所述第一绝缘层，从而形成接触孔；并且使用导电材料填充所述接触孔；凹进填充的所述导电材料；以及在凹进的所述导电材料的上方形成第二绝缘层，其中，当形成所述接触孔时，所述第一覆盖绝缘层和第二覆盖绝缘层未被蚀刻。

[0064] 根据本发明的又一些实施例，还提供了一种半导体器件，包括：第一栅极结构，包含第一栅电极、设置在所述栅电极上方的第一覆盖绝缘层、设置在所述第一栅电极和所述第一覆盖绝缘层的相对侧面上的第一侧壁间隔件，和设置在所述第一侧壁间隔件上的第二侧壁间隔件，其中，所述第一栅极结构在第一方向上延伸；以及第一保护层，形成于所述第一覆盖绝缘层、所述第一侧壁间隔件和所述第二侧壁间隔件的上方，其中，在沿着垂直于所述第一方向的第二方向的截面中，所述第一保护层具有拥有头部和两个腿部的π形状。

[0065] 在上述半导体器件中，所述腿部的底部与所述第一侧壁间隔件的上表面接触。

[0066] 在上述半导体器件中，所述第一覆盖绝缘层和所述第二侧壁间隔件由SiN制成，并且所述第一侧壁间隔件由SiOC和SiOCN中的至少一种制成。

[0067] 在上述半导体器件中，所述第一保护层由氮化铝、氮氧化铝、氧化铝、氧化钛、氧化锆中的至少一种制成。

[0068] 根据本发明的一些实施例，提供了一种制造半导体器件的方法，所述方法包括：在衬底的上方形成第一栅极结构，所述第一栅极结构包含第一栅电极、设置在所述第一栅电极上方的第一覆盖绝缘层、设置在所述第一栅电极和所述第一覆盖绝缘层的相对侧面上的第一侧壁间隔件，和设置在所述第一侧壁间隔件上的第二侧壁间隔件，所述第一栅极结构在第一方向上延伸；形成第一源极/漏极区；在所述第一源极/漏极区的上方形成第一绝缘层；在形成所述第一绝缘层之后，凹进所述第一覆盖绝缘层和所述第二侧壁间隔件，并凹进所述第一侧壁间隔件，从而形成第一凹进空间；并且在所述第一凹进空间中形成第一保护层，其中：在沿着垂直于所述第一方向的第二方向的截面中，所述第一凹进空间具有拥有头部和两个腿部的π形状，所述头部位于所述第一覆盖绝缘层和所述第二侧壁间隔件之上，所述腿部位于所述第一侧壁间隔件之上，并且在沿着所述第二方向的截面中，所述第一保护层具有拥有头部和两个腿部的π形状。

[0069] 在上述方法中，所述第一覆盖绝缘层由与所述第二侧壁间隔件相同的材料制成且由不同于所述第一侧壁间隔件的材料制成。

[0070] 在上述方法中，所述第一覆盖绝缘层和所述第二侧壁间隔件由氮化硅基材料制成。

[0071] 在上述方法中，所述第一侧壁间隔件由氧化硅基材料制成。

[0072] 在上述方法中，所述第一侧壁间隔件由SiOC和SiOCN中的至少一种制成。

[0073] 在上述方法中，所述第一保护层由氮化铝、氮氧化铝、氧化铝、氧化钛、氧化锆中的至少一种制成。

[0074] 在上述方法中，在凹进所述第一侧壁间隔件之前，实施凹进所述第一覆盖绝缘层和所述第二侧壁间隔件。

[0075] 在上述方法中，在凹进所述第一侧壁间隔件之后，实施凹进所述第一覆盖绝缘层和所述第二侧壁间隔件。

[0076] 在上述方法中，还包括，在形成所述第一保护层之后：去除所述源极/漏极区之上的所述第一绝缘层的部分，从而形成接触孔；和使用导电材料填充所述接触孔；凹进填充的所述导电材料；以及在凹进的所述导电材料的上方形成第二绝缘层，其中，当形成所述接触孔时，所述第一覆盖绝缘层未被蚀刻。

[0077] 在上述方法中，所述第二绝缘层由SiOC、SiC和SiOCN中的至少一种制成。

[0078] 根据本发明的另一些实施例，还提供了一种用于制造半导体器件的方法，所述方法包括：在衬底上方形成第一栅极结构和第二栅极结构，所述第一栅极结构包含第一栅电极、设置在所述第一栅电极上方的第一覆盖绝缘层、设置在所述第一栅电极和所述第一覆盖绝缘层的相对侧面上的第一侧壁间隔件和设置在所述第一侧壁间隔件上的第一蚀刻停止层，所述第二栅极结构包含第二栅电极、设置在所述第二栅电极上方的第二覆盖绝缘层、设置在所述第二栅电极和所述第二覆盖绝缘层的相对侧面上的第二侧壁间隔件和设置在所述第一侧壁间隔件上的第二蚀刻停止层，其中，所述第一栅极结构和第二栅极结构在第一方向上延伸；在所述第一栅极结构和所述第二栅极结构之间的区域中形成第一源极/漏极区；在所述第一源极/漏极区的上方且在所述第一栅极结构和所述第二栅极结构件之间形成第一绝缘层；在形成所述第一绝缘层之后，凹进所述第一覆盖绝缘层和所述第二覆盖绝缘层以及所述第一蚀刻停止层和所述第二蚀刻停止层，并且凹进所述第一侧壁间隔件和所述第二侧壁间隔件，从而在所述第一栅电极之上形成第一凹进空间，并在所述第二栅电极之上形成第二凹进空间；以及在所述第一凹进空间中形成第一保护层，并在所述第二凹进空间中形成第二保护层，其中：在沿着垂直于所述第一方向的第二方向的截面中，每个所述第一凹进空间和所述第二凹进空间分别具有拥有头部和两个腿部的π形状，并且在沿着所述第二方向的截面中，每个所述第一保护层和所述第二保护层分别具有拥有头部和两个腿部的π形状。

[0079] 在上述方法中，所述第一覆盖绝缘层和所述第二覆盖绝缘层由与所述第一蚀刻停止层和所述第二蚀刻停止层相同的材料制成且由不同于所述第一侧壁间隔件和所述第二侧壁间隔件的材料制成。

[0080] 在上述方法中，所述第一覆盖绝缘层和所述第二覆盖绝缘层和所述第一蚀刻停止层和所述第二蚀刻停止层由SiN制成，并且所述第一侧壁间隔件和所述第二侧壁间隔件由SiOC和SiOCN中的至少一种制成。

[0081] 在上述方法中，所述第一保护层和所述第二保护层由氮化铝、氮氧化铝、氧化铝、氧化钛、氧化锆中的至少一种制成。

[0082] 在上述方法中，在凹进所述第一侧壁间隔件和所述第二侧壁间隔件之前，实施凹进所述第一覆盖绝缘层和所述第二覆盖绝缘层以及所述第一蚀刻停止层和所述第二蚀刻停止层。

[0083] 在上述方法中，还包括，在形成所述第一保护层之后：去除设置在所述源极/漏极区上方的所述第一绝缘层，从而形成接触孔；并且使用导电材料填充所述接触孔；凹进填充的所述导电材料；以及在凹进的所述导电材料的上方形成第二绝缘层，其中，当形成所述接触孔时，所述第一覆盖绝缘层和第二覆盖绝缘层未被蚀刻。

[0084] 根据本发明的又一些实施例，还提供了一种半导体器件，包括：第一栅极结构，包含第一栅电极、设置在所述栅电极上方的第一覆盖绝缘层、设置在所述第一栅电极和所述第一覆盖绝缘层的相对侧面上的第一侧壁间隔件，和设置在所述第一侧壁间隔件上的第二侧壁间隔件，其中，所述第一栅极结构在第一方向上延伸；以及第一保护层，形成于所述第一覆盖绝缘层、所述第一侧壁间隔件和所述第二侧壁间隔件的上方，其中，在沿着垂直于所述第一方向的第二方向的截面中，所述第一保护层具有拥有头部和两个腿部的π形状。

[0085] 在上述半导体器件中，所述腿部的底部与所述第一侧壁间隔件的上表面接触。

[0086] 在上述半导体器件中，所述第一覆盖绝缘层和所述第二侧壁间隔件由SiN制成，并且所述第一侧壁间隔件由SiOC和SiOCN中的至少一种制成。

[0087] 在上述半导体器件中，所述第一保护层由氮化铝、氮氧化铝、氧化铝、氧化钛、氧化锆中的至少一种制成。

[0088] 上述内容概括了几个实施例的特征使得本领域技术人员可更好地理解本公开的各个方面。本领域技术人员应该理解，他们可以很容易地使用本发明作为基础来设计或更改其他用于达到与本文所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。