M进制脉冲幅度调制数字均衡器

摘要

一些实施例包括使用输入节点、模数转换器(ADC)、第一前馈均衡器(FFE)、第二FFE、和决策反馈均衡器(DFE)的设备和方法，所述模数转换器(ADC)包括耦合到输入节点的输入端，所述第一前馈均衡器(FFE)包括耦合到ADC的输出端的输入端，所述第二FFE包括耦合到所述ADC的输出端的输入端，所述决策反馈均衡器(DFE)包括第一输入端、第二输入端和输出端，所述第一输入端耦合到所述第一FFE的输出端，并且所述第二输入端耦合到所述第二FFE的输出端。

权利要求

1.一种电子设备，包括：

输入节点；

模数转换器(ADC)，其包括耦合到所述输入节点的输入端；

第一前馈均衡器(FFE)，其包括耦合到所述ADC的输出端的输入端；

第二FFE，其包括耦合到所述ADC的输出端的输入端；以及决策反馈均衡器(DFE)，其包括第一输入端、第二输入端和输出端，所述第一输入端耦合到所述第一FFE的输出端，并且所述第二输入端耦合到所述第二FFE的输出端，其中，所述第二FFE仅执行部分均衡化操作并且包括比所述第一FFE少的抽头。

2.根据权利要求1所述的设备，其中，所述DFE包括N抽头先行环路展开的DFE，其中N是所述DFE中的抽头的数目。

3.根据权利要求1或2所述的设备，其中，所述输入节点被配置为接收包括符号的输入信息，并且所述符号中的每一个包括表示所述输入信息的多个比特的值的幅度值。

4.根据权利要求1所述的设备，其中，所述DFE包括S个加法器，其中S是整数，并且其中N是DFE中的抽头的数目。

5.根据权利要求1或4所述的设备，其中，所述DFE包括C个限幅器，其中C是整数，并且C＝2N，其中N是所述DFE中的抽头的数目。

6.根据权利要求1或2所述的设备，其中，所述第二FFE包括耦合到所述DFE的多路复用器电路的选择输入端的输出端。

7.一种电子设备，包括：

输入节点；

模数转换器(ADC)，其包括耦合到所述输入节点的输入端；

第一前馈均衡器(FFE)，其包括耦合到所述ADC的输出端的输入端；

第二FFE，其包括耦合到所述ADC的输出端的输入端；以及决策反馈均衡器(DFE)，其包括第一输入端、第二输入端和输出端，所述第一输入端耦合到所述第一FFE的输出端，并且所述第二输入端耦合到所述第二FFE的输出端；

附加输入节点；

附加ADC，其包括耦合到所述附加输入节点的输入端；

第一附加FFE，其包括耦合到所述附加ADC的输出端的输入端；

第二附加FFE，其包括耦合到所述附加ADC的输出端的输入端；以及附加DFE，其包括第一输入端、第二输入端和输出端，所述第一输入端耦合到所述第一附加FFE的输出端，并且所述第二输入端耦合到所述第二附加FFE的输出端。

8.一种电子设备，包括：

模数转换器(ADC)，其用于接收信号中所包含的符号并且生成表示所述符号的数字表示的输入信息；

前馈均衡器(FFE)，其用于基于所述输入信息生成均衡化信息；以及决策反馈均衡器(DFE)，其用于接收所述均衡化信息，并预先计算所述符号中所包含的当前符号的可能的均衡化的符号值，并且作为预先计算所述当前符号的可能的均衡化的符号值的一部分，至少部分地基于比所述符号中的先前符号的全部可能决策少的可能决策来预先计算可能的求和，并且基于所述可能的求和来确定所述当前符号的正确值。

9.根据权利要求8所述的设备，其中所述DFE包括多路复用器电路以选择所述符号中的先前符号的全部可能决策的一部分，以便提供所述比所述符号中的先前符号的全部可能决策少的可能决策。

10.根据权利要求8或9所述的设备，其中，所述符号中的每一个与B个比特相关联，其中B是大于2的整数，并且所述比所述符号中的先前符号的全部可能决策少的可能决策少于2B个。

11.根据权利要求9所述的设备，还包括附加FFE，所述附加FFE用于对所述先前符号执行部分均衡化操作，以向所述多路复用器电路提供选择信息，以允许所述多路复用器电路基于所述选择信息的值来选择全部可能决策的一部分。

12.根据权利要求8或9所述的设备，还包括附加FFE，所述附加FFE用于对所述先前符号执行部分均衡化操作，以识别与所述先前符号相关联的最可能的电压值范围，以便从预先计算可能的求和中删除全部可能决策的一部分。

13.一种电子系统，包括：

在电路板上的导线；

第一器件，其耦合到所述导线；以及

第二器件，其耦合到所述导线，所述第二器件包括接收器，所述接收器包括：输入节点；

模数转换器(ADC)，其包括耦合到所述输入节点的输入端；

第一前馈均衡器(FFE)，其包括耦合到所述ADC的输出端的输入端；

第二前馈均衡器(FFE)，其包括耦合到所述ADC的输出端的输入端；以及决策反馈均衡器(DFE)，其包括第一输入端、第二输入端和输出端，所述第一输入端耦合到所述第一FFE的输出端，并且所述第二输入端耦合到所述第二FFE的输出端，其中，所述第二FFE仅执行部分均衡化操作并且包括比所述第一FFE少的抽头。

14.根据权利要求13所述的电子系统，其中，所述第一器件和第二器件之一包括处理器。

15.根据权利要求13所述的电子系统，其中，所述第一器件和第二器件中的至少一个包括集成电路芯片。

16.根据权利要求13所述的电子系统，其中，所述导线符合通用串行总线(USB)、显示端口(DP)、高清晰度多媒体接口(HDMI)、Thunderbolt和高速外围组件互连(PCIe)规范中的至少一个。

17.一种操作接收器的方法，所述方法包括：

在模数转换器(ADC)处接收信号中所包含的符号并且生成表示符号的数字表示的输入信息；

基于所述输入信息，使用前馈均衡器(FFE)生成均衡化信息；

将所述均衡化信息和比先前符号的全部可能决策少的可能决策提供给决策反馈均衡器(DFE)的加法器，以便预先计算可能的求和，作为预先计算当前符号的可能的均衡化的符号值的一部分；以及基于所述可能的求和来确定所述当前符号的正确值。

18.根据权利要求17所述的方法，还包括：

对所述先前符号的数字表示部分地执行均衡化操作，以识别所述先前符号的全部可能决策中的最可能的决策，其中所述比先前符号的全部可能决策少的可能决策包括所述最可能的决策。

19.根据权利要求17或18所述的方法，其中，基于包括4-PAM技术的脉冲幅度调制(PAM)技术来调制所述信号。

20.一种电子设备，包括用于执行权利要求17-19中任一项所述的方法的模块。

说明书

M进制脉冲幅度调制数字均衡器

技术领域

[0001] 本文描述的实施例涉及数据传输。一些实施例涉及均衡器。

背景技术

[0002] 许多电子器件或系统，例如计算机、平板电脑和蜂窝电话，包括位于电路板上的部件(例如，集成电路芯片)。这些部件可以使用能够携带信息(例如，数据)的信号来相互通信。信号通常在电路板上的导线(例如，基于金属的迹线)上被传输。每个信号可以被组织成符号。每个符号是固定时间段内的信号的一部分。

[0003] 在脉冲幅度调制(PAM)技术中，每个符号可以用于传输一个比特或多个比特的信息。在该技术中，基于与符号相关联的比特的值，以不同的幅度调制信号。例如，在二进制PAM(2-PAM)信令中，取决于与该符号相关联的比特的值(例如，二进制0或1)，每个符号可以具有两个可能的幅度值中的任一个幅度值。在其他M进制PAM(例如，4-PAM，8-PAM等)信令中，每个符号可以具有M个幅度值中的任一个幅度值。在一些情况下，使用M进制PAM技术传输信号可能比一些其他技术更有利。然而，在一些系统中，使用基于M进制PAM的技术可能增加器件面积、功率和电路复杂性。

附图说明

[0004] 图1示出根据本文描述的一些实施例的、包括器件以及器件之间的信道的设备。

[0005] 图2是根据本文描述的一些实施例的、可对应于图1的信号之一的信号的示例性时序图。

[0006] 图3示出根据本文描述的一些实施例的接收器的框图，该接收器具有接收器通道和在每个接收器通道中的多个前馈均衡器和决策反馈均衡器。

[0007] 图4示出根据本文描述的一些实施例的、图3的接收器的接收器通道的前馈均衡器和决策反馈均衡器的框图。

[0008] 图5是示出根据本文描述的一些实施例的、在图3的接收器的前馈均衡器的输出端处的部分均衡化的符号值的概率密度函数(PDF)的曲线图。

[0009] 图6示出根据本文描述的一些实施例的、呈系统(例如，电子系统)形式的设备。

[0010] 图7是示出根据本文描述的一些实施例的、操作接收器的方法的流程图。

具体实施方式

[0011] 在一些数字PAM通信系统中，M进制PAM技术可能比一些其他技术(例如，不归零(NRZ)调制)更具吸引力。一些常规技术可以在M进制PAM系统中使用数字环路展开的决策反馈均衡器(DFE)。然而，这样的技术可能增加器件面积和功率。例如，在4-PAM系统中的4抽头DFE中使用的诸如加法器和限幅器(slicer)的电路部件可能是在2-PAM系统中使用的多倍。提出了一些替代技术，例如先行循环展开的体系结构，以便释放系统中DFE关键路径的时序要求。然而，这样的替代技术可能增加M进制PAM系统中的电路复杂性。

[0012] 本文描述的技术改进了M进制PAM系统中的先行循环展开的N抽头DFE。本文所描述的技术在接收器架构中使用多个前馈均衡器(FFE)与改进的先行循环展开的N抽头DFE的组合。接收器中的FFE中的一个可以操作为接收器的主FFE-DFE信号均衡化路径中的主FFE。接收器的另一FFE可以与主FFE并联布置，并且可以操作为次级(例如，并行)FFE，以删除在DFE中使用的全部可能决策中的不必要的可能决策。这种删除允许这里描述的先行循环展开的技术在预先计算当前符号的可能值期间使用更少的可能决策。

[0013] 在一些示例中，为了删除本文中所描述的接收器(例如，M进制PAM接收器)中的不必要的决策，可部分地均衡化次级FFE输出(例如，仅对所接收的符号执行部分均衡化)，以便指示先前符号所落入的区域。因此，相对于主FFE，次级FFE可以是不太复杂的(例如，2抽头或3抽头FFE)，且具有足够的比特误码率(BER)输出。这可以辅助DFE忽略位于由次级FFE标识的指示区域之外的不必要的决策。仍然可以通过主信号均衡化路径中的主FFE和DFE来处理接收器的信号完整性。本文所描述的技术可以导致接收器中的电路复杂度、器件面积、关键路径中的延迟和功率消耗中的至少一项的改进(例如，减小)。

[0014] 图1示出根据本文描述的一些实施例的、包括器件101和102以及器件101和102之间的信道103的设备100。设备100可以包括电子器件或系统，或被包括在电子器件或系统中，所述电子器件或系统诸如计算机(例如，服务器、台式机、膝上型计算机或笔记本)、平板电脑，蜂窝电话或其他电子器件或系统。器件101和102中的每一个可以包括集成电路(IC)，例如IC芯片。器件101和102可以包括控制器(例如，处理器、输入/输出控制器、存储器器件或其他电子器件)。如图1所示，器件101和102可以分别包括发送器105和接收器104。

[0015] 信道103可以提供在器件101和102之间的通信(例如，以信号传输的形式)。信道103可以包括通道1030、1031和1032至103x以在器件101和102之间传导信号。通道1030至103x中的每一个可以在器件101和102所处的电路板(例如，印刷电路板)上包括一条或多条导电迹线(例如，基于金属的迹线)。器件101和102可以通过在通道1030至103x上提供信号来彼此通信。例如，如图1所示，发送器105可以分别将信号D0、D1和D2至Dx发送到通道1030、1031和
1032至103x上的接收器104。在替代布置中，信道103不必包括在电路板上的导线。例如，信道
103可以包括用于器件101和102之间的无线通信的介质(例如，空气)。

[0016] 接收器104和信号D0、D1和D2至Dx可以包括下面参照图2至图7描述的接收器和信号。

[0017] 图2是根据本文描述的一些实施例的可对应于图1的信号D0、D1和D2至Dx之一的信号D的示例性时序图。如图2所示，信号D可以包括符号201至207(例如，七个符号)。符号201至207中的每一个包括在相应单位间隔UI内的信号D的一部分(例如，片段)。图2示出了与信号D的七个相应符号201至207相关联的七个单位间隔(UI)。每个UI的值(例如，以时间为单位)可以等于用以捕获信号D的时钟信号(例如，由图1的接收器104使用)的周期的值(或周期的一小部分)。

[0018] 信号D可以使用PAM技术在信道103(图1)上传送。为了本描述的目的(例如，在图2至图5的描述中)，假设由接收器(例如，图1中的104)接收的信号中包括的每个符号用于携带(例如，发送)两个比特(例如，二进制“00”、“01”、“10”或“11”)。然而，本文描述的接收器可以利用用于携带多于两个比特的信息的符号进行操作。在图2的信号D的示例中，符号201至207中的每一个可以用于携带两个比特的信息。

[0019] 与信号D中的特殊符号相关联的两个比特的值可基于该特殊符号的幅度值。符号的幅度值可以对应于符号的电压值。图2示出了四个示例电压值V1、V2、V3和V4，这些电压值对应于信号D的四个幅度值。

[0020] 因为符号201至207中的每一个可以用于携带两个比特的信息，所以电压值V1、V2、V3和V4可以用于呈现两个比特的四个可能值(二进制值)。作为示例，电压值V1、V2、V3和V4可以分别用于表示二进制值“00”、“01”、“10”和“11”。因此，在图2的示例中，与符号201相关联的两个比特可以具有值“11”。与符号202相关联的两个比特可以具有值“10”。类似地，符号203、204、205、206和207中的每一个可以分别与可以具有值“11”、“01”、“00”、“11”和“00”的两个相应比特相关联。

[0021] 可以在接收器(例如，图1中的接收器104)中顺序地接收信号D的符号(例如，201至207)。例如，如果符号205是接收器正在接收的当前符号(例如，符号(n))，则符号204是前一个符号(例如，在接收符号205之前接收符号(n-1))，并且符号206是下一个符号(例如，在接收到符号205之后接收符号(n+1))。

[0022] 如本领域技术人员已知的，当在信道上传输信号(例如，图3中的103)时，在信号(诸如信号D)中可能发生干扰(例如，符号间干扰(ISI))或其他不期望的因素(例如，噪声)。在符号由接收器接收(例如，采样)时，干扰(例如，ISI)可能导致符号的幅度值偏离其预期值(例如，理想值)。例如，当符号201至207由接收器104(图1)接收时，它们各自的幅度值可能偏离V1、V2、V3和V4的预期电压值。所接收的特殊符号的幅度值可能落入区域251、252和
253之一中，这取决于符号的预期幅度值。

[0023] 例如，当符号202由接收器104(图1)接收(采样)时，符号202的采样幅度值可以不是电压值V3(例如，预期值)；而是其可为另一电压值，例如在电压V3和V5之间的区域253中的电压值。在另一示例中，当符号204由接收器104接收(采样)时，符号204的采样的幅度值可以不是电压值V2；而是其可为另一电压值，例如在电压V2和V3之间的区域252中的电压值。

[0024] 如上所述，在由接收器104接收的信号中可能发生干扰(例如，ISI)。这里描述的接收器可以配置为执行均衡化操作以改善所接收的信号(例如，信号D)的质量。这在确定信号中所包含的信息的值方面可导致提高的准确度。

[0025] 图3示出根据本文描述的一些实施例的、包括多个前馈均衡器(FFE)311和312的接收器304的框图。接收器304可以用作图1的接收器104。如图3所示，接收器304可以包括接收器通道3040至304x，以在不同的输入端(例如，不同的输入节点)处接收不同的输入信息，并且在不同输出端(例如，不同输出节点)处提供(例如，生成)不同的输出信息。例如，接收器通道3040可接收信息(例如，输入信息)DIN0并且提供信息(例如，输出信息)DOUT0。接收器通道304x可接收信息(例如，输入信息)DINx并且提供信息(例如，输出信息)DOUTx。信息DIN0和DINx可以是模拟信息。信息DOUT0和DOUTx可以分别是信息DIN0和DINx的数字表示。每个接收器通道
3040到304x可以对相应的输入信息(例如，输入信号)执行类似的均衡化，以提供相应的输出信息(例如，几个比特的信息)。

[0026] 信息DIN0和DINx中的每一个可以由不同的信号提供。例如，信息DIN0可以由诸如图1的信号D0的信号提供，并且信息DINx可以由另一信号(诸如图1的信号Dx)提供。

[0027] 如图3所示，接收器通道3040可以包括模数转换器(ADC)310、FFE311、FFE 312和决策反馈均衡器(DFE)315。FFE 311和DFE 315可以在接收器通道3040的主信号均衡化路径中以组合方式操作。如图3所示，接收器通道304x还可以包括类似于接收器通道3040的部件(例如，ADC、多个FFE和DFE)，这些部件以与接收器通道3040类似的方式布置。接收器通道304x还可以具有由DFE和类似于接收器通道3040的FFE之一形成的主信号均衡化路径。为了简单起见，本文的描述描述了接收器304中的仅一个接收器通道(例如，3040)的细节。接收器304中的其他接收器通道(例如，304x)的结构和操作类似于或相同于接收器通道3040。

[0028] ADC 310可以包括用于接收信息DIN0的输入端(例如，一个或多个节点)310A和用于提供信息DIN0'的输出端(例如，一个或多个节点)310B。FFE 311和FFE 312的输入端可耦合到ADC 310的同一输出端(310B)。例如，FFE 311和312可以包括耦合到ADC 310的输出端310B的相应输入端(例如，节点)311A和312A。DFE 315可以分别耦合到FFE 311和FFE 312的输出端(例如，输出节点)311B和312B。DFE 315可以配置(例如，结构化)成作为先行环路展开的DFE来操作。

[0029] 信息DIN0可以由可具有与图2的信号D相似的波形的信号提供。因此，在图3中，信息DIN0可以包括符号(例如，图2的201至207)，其中，每个符号的幅度值可以表示多个比特(例如，两个比特)的信息的值。信息DIN0'是信息DIN0的数字表示。信息DIN0'可以包括基于信息DIN0中所包含的符号(例如，类似于图2的符号201至207)的幅度值的值(例如，数字值)。

[0030] 在图3中，FFE 311可以作为接收器通道3040中的主FFE来操作，以删除所接收的符号中的ISI，以生成所接收的符号的均衡化的符号值。基于均衡化的符号值，DFE 315可以基于先行循环展开的技术来执行均衡化。在该技术中，DFE 315预先计算当前符号的全部可能的均衡化的符号值。作为该预先计算操作的一部分，每个先前符号的可能决策用于预先计算全部可能的求和，以删除当前符号上的ISI。如下文更详细地描述，FFE 312可以操作以辅助DFE 315减小预先计算的可能的求和的数目。

[0031] 图4示出根据本文描述的一些实施例的、图3的接收器304的接收器通道3040的FFE 311、FFE 312和DFE 315的框图。图4示出了可以操作以处理符号的4-PAM 3抽头DFE结构的示例，其中每个符号与两个比特的信息相关联。然而，本文描述的技术可以应用于其他M进制PAM N抽头DFE结构。

[0032] 如图4所示，FFE 311(例如，主FFE)可以包括：延迟电路411、具有相关联的系数a1至aj的乘法器电路421、和加法器电路431。FFE 311(在其输入端311A处)接收信息DINO'并且对信息DIN0'中所包含的符号执行均衡化操作，并且(在输出端311B处)生成包括所接收的符号的均衡化的符号值的信息。输出端311B处的信息FFE1OUT(n)表示正由接收器通道3040处理的当前符号(例如，符号(n))的均衡化的符号值。

[0033] FFE 312(例如，并行FFE)可以包括：延迟电路412、具有相关联的系数b1至bk的乘法器电路422、和加法器电路432。FFE 312接收信息DINO'并且对信息DIN0'中所包含的符号执行均衡化(例如，部分均衡化)操作，并且生成信息FFE2OUT，该信息FFE2OUT包括所接收的符号的均衡化的(例如，部分均衡化的)符号值。FFE 312可以包括可以操作以生成信息决策(n-1)的区域标识符(例如，比较器)442。如下面更详细描述的，信息决策(n-1)包含如下指示(例如，值)：所述指示标识出符号(例如，先前符号)落入其中的可能的区域(例如，类似于图2的区域251、252和253)之中的最可能的区域(例如，值的范围)。基于信息决策(n-1)，DFE 315可减小用于预先计算当前符号的可能的均衡化的符号值的每个先前符号的可能决策的数目。例如，在操作中，DFE 315可以基于先前符号的已标识区域(例如，最可能的区域)预先计算当前符号的可能的均衡化的符号值，并且忽略其他区域(例如，最不可能的区域)。

[0034] 图4作为示例示出作为FFE 312的一部分的区域标识符442。然而，区域标识符442可以位于接收器304中的另一个位置(例如，作为DFE 315的一部分)，只要它可以提供标识出与符号相关联的最可能的区域的信息决策(n-1)即可。

[0035] DFE 315可以包括加法器425(仅标记了16个加法器425中的三个)、限幅器435(八个限幅器435)、多路复用器(例如，先行复用器)电路445、延迟电路455(用以提供时间延迟)、和多路复用器电路465、466和467。多路复用器电路465、466和467中的每一个可包含多个多路复用器(未示出)，所述多个多路复用器可操作(例如，作为4:2多路复用器)以选择四个输入端中的两个输入端作为两个输出端。每个限幅器435可以包括比较器电路和逻辑电路，所述比较器电路和逻辑电路可以执行比较操作并且基于来自加法器425中的相应加法器的输入来做出决策。复用器电路445可以包括多个复用器(未示出)，所述多个复用器可以操作以选择提供给多路复用器电路445的(例如，由限幅器435提供的)输入(例如，决策)之一，并且将选定的输入(例如，正确决策)提供给多路复用器电路445的输出端。

[0036] 如上所述，图4示出了其中接收器304被配置(例如，被结构化)成作为4-PAM 3抽头先行环路展开的DFE来操作的示例。因此，信息DIN0'中所包含的每个符号可以具有表示两个比特的四种可能组合之一的符号值。DFE 315可以操作以(在多路复用器电路445的输出端处)产生信息DOUT0(n)，信息DOUT0(n)表示由当前符号的均衡化的符号值(由信息FFElOUT(n)表示)所表示的两个比特的比特值(例如，“00”、“01”、“10”或“11”)。

[0037] 如本领域技术人员所知，在一些常规先行循环展开的DFE中使用的一些技术可以预先计算全部可能的求和，作为预先计算当前符号的全部可能的均衡化的符号值的一部分。这样的技术可以在预先计算全部可能的求和中使用每个先前符号的全部可能决策来删除当前符号上的ISI。然后，基于所述求和来确定当前符号的可能决策。选择可能决策之一作为当前符号的正确决策。

[0038] 与一些常规的先行环路展开的DFE相比，接收器304的DFE 315具有不同的(例如，修改的)结构，并且以简化的先行循环展开的方式操作。在接收器304的操作中，DFE 315使用比在提供当前符号的可能的均衡化的符号值的可能的求和的预先计算中所使用的每个先前符号的全部可能决策少的可能决策。例如，在与当前符号相关联的操作期间，DFE 315执行预先计算操作以预先计算当前符号(由信息FFE2OUT(n)表示)的全部可能的均衡化的符号值。DFE 315使用加法器425和来自多路复用器电路465、466和467的输出端的信息，来预先计算全部可能的求和以删除当前符号上的ISI。多路复用器电路465、466和467中的每一个的输出端提供仅与每个先前符号的全部可能决策的一部分(少于全部可能决策)相关联的信息。因此，在提供当前符号的可能的均衡化的符号值的可能的求和的预先计算中，DFE 315可以不使用每个先前符号的全部可能决策而是仅使用每个先前符号的可能决策的一部分(少于全部)。例如，如果每个符号与B个比特相关联，其中B是大于2的整数，则在提供当前符号的可能的均衡化的符号值的可能的求和的预先计算中，DFE可以使用每个先前符号的B
少于2 个可能决策。如参考图5更详细地描述的，由FFE 312执行将要使用每个先前符号的全部可能决策的哪个部分的确定。

[0039] 在图4中，在可能的求和由加法器425预先计算之后，DFE 315使用限幅器435来执行决策操作。决策操作确定当前符号的全部可能决策(例如，可能的值)。将可能决策提供(例如，作为输入馈送)给多路复用器电路445的输入端。多路复用器电路445可以操作以选择(由限幅器435提供的)可能决策之一作为当前符号的正确决策。在多路复用器电路445的输出端处的信息DOUT0(n)包括(基于正确的决策的)信息，所述信息表示与当前符号的信息FFE1OUT(n)相关联的两个比特的比特值(例如，“00”、“01”、“10”或“11”)。

[0040] 如图4所示，多路复用器电路445可以使用三条选择信息DOUT0(n-LF)、DOUT0(n-LF-1)和DOUT0(n-LF-2)，并且作为8:1多路复用器操作以选择(由限幅器435提供的)八个可能决策之一作为当前符号的正确决策。选择信息DOUT0(n-LF)、DOUT0(n-LF-1)和DOUT0(n-LF-2)可以由耦合到多路复用器电路445的输出端的反馈路径来提供。LF是与多路复用器电路445相关联的先行因子。可以分别在与信息DOUT0(n)相关联的当前时刻之前的LF、LF-1和LF-2时刻，基于多路复用器的输出端的值来获得选择信息DOUT0(n-LF)、DOUT0(n-LF-1)、DOUT0(n-LF-2)的值。

[0041] 如上所述，在对提供当前符号的可能的均衡化的符号值的可能的求和进行预先计算中，DFE 315使用少于每个先前符号的全部可能决策。在图4中，可以(基于4-PAM的示例)为每个复用器电路465、466和467的输入端提供每个先前符号的四个可能决策。四个可能决策与值-1、-0.33、+0.33和+1以及系数c1、c2和c3相关联。可以基于信道(例如，103)的特性(例如，物理特性)或基于由接收器304接收的信号(例如，图1中的D0至Dx)的观察质量来设置c1、c2和c3的值。

[0042] 多路复用器电路465、466和467中的每一个可以操作以选择先前符号的全部可能决策(四个可能决策)中的两个作为最可能的可能决策。在预先计算可能的求和中，DFE 315使用所选择的(最可能的)可能决策，该预先计算可能的求和作为预先计算当前符号的全部可能的均衡化的符号值的一部分。多路复用器电路465、466和467的选择可以基于由FFE 312提供的信息决策(n-1)。

[0043] 基于信息决策(n-1)，在不同的阶段475、476和477，多路复用器电路465、466和467可以操作以选择先前符号的全部可能决策(四个可能决策)中的两个作为最可能的决策。在预先计算可能的求和中，DFE 315使用所选择的最可能的可能决策，该预先计算可能的求和作为预先计算当前符号的全部可能的均衡化的符号值的一部分。如图4所示，可以利用在阶段475、476和477之间的(由延迟电路455提供的)时间延迟来一个接一个地(例如，顺序地)执行阶段475、476和477。多路复用器电路465、466、和467在相应阶段475、476和477可以使用在它们各自的选择输入端(例如，多路复用器选择输入端)465a、466a和467a处提供的信息决策(n-1)作为选择信息(例如，多路复用器选择信号)，以选择到其输出端(多路复用器输出端)的全部可能决策的一部分。

[0044] 例如，多路复用器465可以选择全部可能决策(四个可能决策)-1×c1、-0.33×c1、0.33×c1和1×c1中的两个作为在预先计算可能的求和中在阶段475处使用的最可能的可能决策，该预先计算可能的求和作为预先计算当前符号的全部可能的均衡化的符号值的一部分。多路复用器电路466可以选择全部可能决策(四个可能决策)-1×c2、-0.33×c2、0.33×c2和1×c2中的两个作为在预先计算可能的求和中在阶段476处使用的最可能的可能决策，该预先计算可能的求和作为预先计算当前符号的全部可能的均衡化的符号值的一部分。多路复用器电路467可以选择全部可能决策(四个可能决策)-1×c3、-0.33×c3、0.33×c3和1×c3中的两个作为在预先计算可能的求和中在阶段475处使用的最可能的可能决策，该预先计算可能的求和作为预先计算当前符号的全部可能的均衡化的符号值的一部分。

[0045] 信息决策(n-1)包含指示哪些决策可以从先前符号的全部可能决策中删除的指示。这允许在预先计算当前符号的全部可能的均衡化的符号值时仅使用先前符号的全部可能决策的一部分。如图4所示，信息决策(n-1)由FFE312提供。信息决策(n-1)可以基于信息FFE2OUT获得。例如，信息FFE2OUT可以包括当前符号的均衡化值(例如，FFE2OUT(n))，其可以基于用于生成FFE1OUT(n)的相同符号来生成。信息FFE2OUT还可以包括可以基于先前符号生成的先前符号(例如，FFE2OUT(n-1))的均衡化值。基于信息FFE2OUT(n-1)来生成信息决策(n-1)。如下所述，可以基于信息FFE2OUT的概率密度函数来获得信息决策(n-1)的值。

[0046] 图5是示出根据本文描述的一些实施例的由FFE 312的信息FFE2OUT呈现的部分均衡化的符号值的概率密度函数(PDF)的图。为了提供信息决策(n-1)(图4)以允许DFE 315(图4)在当前符号的全部可能的均衡化的符号值的预先计算中删除先前符号的全部可能决策中的一些，FFE 312可以部分地均衡化先前符号，以获得先前符号的部分均衡化的符号值。然后，基于先前符号的部分均衡化的符号值，FFE 312可正确地确定先前符号的全部可能决策中的特殊决策，所述特殊决策可能是不必要的并且可在循环展开过程中被删除。FFE 312可以执行均衡化操作，使得先前符号可以被部分地均衡化以达到足够的BER。然后，基于图5的概率密度函数(PDF)，可以使用少于每个先前符号的所有四个可能决策来预先计算当前符号的可能的均衡化的符号值。在与图5相关联的示例中，在循环展开过程期间可以安全地删除四个可能决策中的两个最不可能的决策。

[0047] 在图5中，每个部分均衡化的符号值(由FFE 312的FFE2OUT表示)可落入三个区域(例如，电压值范围)551、552和553之一中。区域551、552和553中的每一个区域具有基于归一化的电压值-1.33、-1、-0.667，-0.33、0、0.33、0.667、1和1.33的边界。作为示例，图5中的归一化的电压值可以基于图2的电压值V0、V1、V2、V3、V4和V5，其中归一化的电压值-1.33、-1、-0.33、0.33、1和1.33可以分别对应于电压V0、V1、V2、V3、V4和V5。因此，图5的区域551、
552和553可以分别基于图2的区域251、252和253。

[0048] 在图5中，当符号落入区域551中时，可以从循环展开过程中删除由归一化的电压值0.33和1表示的符号。因此，FFE 312可以对符号做出部分决策。类似地，当符号落入区域552中时，可以从(由图4的DFE 315执行的)循环展开过程中删除由归一化的电压值-1和+1表示的符号；当符号落入区域553中时，可以从循环展开过程中删除由归一化的电压值-
0.33和-1表示的符号。基于该删除过程，FFE 312可以根据删除可能决策中的哪一个来提供具有不同值的信息决策(n-1)。基于信息决策(n-1)的值，DFE 315可使用多路复用器465、
466和467来选择性地确定将在循环展开过程中使用先前符号的可能决策中的哪一个，如上参考图4所述。

[0049] FFE 312可以操作以仅提供(由信息DIN0'表示的)接收的符号的(由信息FFE2OUT表示的)部分均衡化的符号值，以便删除接收器304中的不必要的决策，从而识别最终决策的区域。因为FFE 312可以仅执行部分均衡化操作，所以与FFE 311相比，FFE 312的结构可以相对较不复杂(例如，2抽头或3抽头FFE)。例如，FFE 312的延迟电路412的数目和乘法器电路422的数目可以小于FFE 311的延迟电路的数目和乘法器电路的数目。在接收器304中包括FFE 312可以不影响接收器304的均衡化操作，并且可以不在接收器304中引入噪声，因为ISI的删除由FFE 311和DFE 315执行。

[0050] FFE 311的结构可能比FFE 312更复杂，因为其被接收器304用作与DFE 315组合的主FFE以执行所接收的符号的主均衡化操作(例如，删除ISI)。例如，FFE 311可以具有比FFE 312更多的抽头，并且系数a1至aj的值也可以不同于系数b1至bk的值。然而，在一些布置中，FFE 311和FFE312可以具有相似或相同的结构。例如，FFE 312的抽头(例如，乘法器电路
422)的数目、系数b1至bk的值、或这两者可以与FFE 311的相同。

[0051] 如上所述，删除可能决策可以有效地降低DFE 315的复杂性。例如，与一些常规的预编程循环展开的DFE相比，加法器425的数目、限幅器435的数目和在多路复用器电路445内部的多路复用器的数目可以更少。作为示例，与常规的4-PAM N-TAP DFE相比，DFE 315中的关键路径(例如，在多路复用器电路445中)的延迟可以缩短(例如，缩短一半)或者DFE 315的速度可以增加(例如，近两倍)。此外，由于关键路径松弛(relaxation)，可以稍微退回先行因子以进一步降低DFE 315中的电路复杂度(例如，进一步减少多路复用器电路445内的多路复用器的数目)。作为另一示例，在常规的4-PAM N-TAP DFE中，加法器S’(例如，类似于加法器425)的数目和限幅器C’的数目(例如，类似于限幅器435)可以基于下面的等式。

[0052] 和C’＝4N(其中N是DFE中的抽头的数目)。

[0053] 作为比较，DFE 315中的加法器S的数目和限幅器C的数目可以基于以下等式。

[0054] 和C＝2N

[0055] 因此，如上所示，S小于S’(S

[0056] 图6示出以根据本文描述的一些实施例的系统(例如，电子系统)600形式的设备。系统600可以包括计算机、平板或其他电子系统或被包括在计算机、平板或其他电子系统中。如图6所示，系统600可以包括处理器605、存储器器件620、存储器控制器630、图形控制器640、输入和输出(I/O)控制器650、显示器652、键盘654、指向器件656、至少一个天线658、连接器615和总线660。

[0057] 处理器605、存储器器件620、存储器控制器630、图形控制器640和I/O控制器650中的每一个可以包括IC芯片(例如，图1的器件101或102)。

[0058] 在一些布置中，系统600不必包括显示器。因此，可以从系统600中省去显示器652。在一些布置中，系统600不必包括任何天线。因此，可以从系统600中省去天线658。

[0059] 处理器605可以包括通用处理器或应用特定集成电路(ASIC)。处理器605可以包括中央处理单元(CPU)。

[0060] 存储器器件620可以包括动态随机存取存储器(DRAM)器件、静态随机存取存储器(SRAM)器件、闪存存储器器件、相变存储器、这些存储器器件的组合或其他类型的存储器。图6示出存储器器件620是与处理器605分开的独立存储器器件的示例。在替代布置中，存储器器件620和处理器605可位于同一管芯上。在这种替代布置中，存储器器件620是处理器
605中的嵌入式存储器，例如嵌入式DRAM(eDRAM)、嵌入式SRAM(eSRAM)、嵌入式闪存或另一类型的嵌入式存储器。

[0061] 显示器652可以包括液晶显示器(LCD)、触摸屏(例如，电容性或电阻性触摸屏)或另一类型的显示器。指向器件656可以包括鼠标、触控笔或另一类型的指向器件。

[0062] I/O控制器650可以包括用于有线或无线通信(例如，通过一个或多个天线658的通信)的通信模块。这样的无线通信可以包括根据WiFi通信技术、先进长期演进(LTE-A)通信技术或其他通信技术的通信。

[0063] I/O控制器650还可以包括允许系统600根据以下标准或规范(例如，I/O标准或规范)中的一个或多个标准或规范来与其他设备或系统通信的模块：包括通用串行总线(USB)、显示端口(DP)、高清晰度多媒体接口(HDMI)、Thunderbolt、高速外围组件互连(PCIe)和其他规范。

[0064] 连接器615可以被布置(例如，可以包括端子，诸如引脚)，以允许系统600耦合到外部器件(或系统)。这可以允许系统600通过连接器615与这种器件(或系统)通信(例如，交换信息)。连接器615可以通过连接件616(例如，总线)耦合到I/O控制器650。

[0065] 连接器615、连接件616、和总线660的至少一部分可以包括符合USB、DP、HDMI、Thunderbolt、PCIe和其他规范中的至少一个规范的导线。

[0066] I/O控制器650可以包括具有接收器(Rx)672和发送器(Tx)674的收发器(Tx/Rx)670a。发送器674可以操作以将信息从I/O控制器650发送到系统600的另一部分，或发送到耦合到连接器615的外部器件(或系统)。接收器672可以操作以允许I/O控制器650从系统
600的另一部分或从耦合到连接器615的外部器件(或系统)接收信息。接收器672可以包括上面参照图1至图5描述的任何接收器。

[0067] 如图6所示，处理器605、存储器器件620、存储器控制器630和图形控制器640可以分别包括收发器670b、670c、670d和670e，以允许这些部件中的每一个部件通过它们各自的收发器来发送和接收信息。收发器670b、670c、670d和670e中的至少一个可以与收发器670a类似或相同。因此，收发器670b、670c、670d和670e中的至少一个可以包括与接收器672类似或相同的接收器。例如，收发器670a、670b、670c、670d和670e中的至少一个可以包括这样的接收器：该接收器可以被布置为允许处理器605、存储器器件620、存储器控制器630和图形控制器640中的至少一个从系统600的另一部分或从耦合到连接器615的外部器件(或系统)接收信息(例如，信号)。

[0068] 图6作为示例示出系统600的相互分开布置的部件。例如，处理器605、存储器器件620、存储器控制器630、图形控制器640和I/O控制器650中的每一个可以位于单独的IC(例如，半导体管芯或IC芯片)上。在一些布置中，系统600的两个或更多个部件(例如，处理器
605、存储器器件620、图形控制器640和I/O控制器650)可以位于形成片上系统(SoC)的同一管芯(例如，同一IC芯片)上。

[0069] 图7是示出根据本文描述的一些实施例的操作接收器的方法700的流程图。在方法700中使用的接收器可以包括以上参考图1至图6描述的任何接收器。方法700中的一些活动可以由硬件、软件、固件、或硬件、软件和固件的任一组合来执行。

[0070] 如图7所示，方法700的活动710可以包括接收在信号中(例如，在ADC处)所包括的符号并且生成表示符号的数字表示的输入信息。活动720可以包括基于输入信息(例如，使用主FFE)生成均衡化信息。活动730可以包括将均衡化信息和比先前符号的全部可能决策少的可能决策提供给DFE的加法器以便预先计算可能的求和，作为预先计算当前符号的可能的均衡化的符号值的一部分。活动740可以包括基于可能的求和来确定当前符号的正确值。

[0071] 方法700可以包括相对于图7中所示的活动710、720、730和740的更少或更多的活动。例如，方法700可以包括如上参考图1至图6所描述的接收器和接收器通道的活动和操作。

[0072] 上文描述的设备(例如，包括接收器104和304的设备100，以及系统600)和方法(例如，方法700和接收器104和304的操作，以及系统600)的图示旨在提供对不同实施例的结构的大体理解，并且不旨在提供可能利用本文所描述的结构的设备的所有元件和特征的完整描述。

[0073] 上文描述的设备和方法可以包括或被包括在高速计算机、通信和信号处理电路、单处理器模块或多处理器模块、单嵌入式处理器或多嵌入式处理器、多核处理器、消息信息开关、以及包括多层或多芯片模块的应用特定模块中。这样的设备还可以作为子部件被包括在各种其他设备(例如，电子系统)内，所述各种其他设备诸如电视机、蜂窝电话、个人计算机(例如，膝上型计算机、台式计算机、手持式计算机等)、平板电脑(例如，平板计算机)、工作站、无线电广播设备、视频播放器、音频播放器(例如，MP3(运动图像专家组，音频层3)播放器)、车辆、医疗设备(例如，心脏监视器、血压监视器等)、机顶盒等。

[0074] 附加注释和示例

[0075] 示例1包括：以下主题(诸如器件、电子设备(例如，电路、电子系统或这两者)或机器)包括输入节点；模数转换器(ADC)，其包括耦合到输入节点的输入端；第一前馈均衡器(FFE)，其包括耦合到ADC的输出端的输入端；第二FFE，其包括耦合到ADC输出端的输入端；以及决策反馈均衡器(DFE)，其包括第一输入端、第二输入端、以及输出端，第一输入端耦合到第一FFE的输出端，而第二输入端耦合到第二FFE的输出端。求和。

[0076] 在示例2中，示例1的主题可以可选地包括，其中DFE包括N抽头先行环路展开的DFE，其中N是DFE中抽头的数目。

[0077] 在示例3中，示例1或2的主题可以可选地包括，其中输入节点被配置为接收包括符号的输入信息，并且每个符号包括表示输入信息的多个比特的值的幅度值。

[0078] 在示例4中，实施例1或2的主题可以可选地包括，其中DFE包括S个加法器，其中S是整数，并且 其中N是DFE中的抽头的数目。

[0079] 在示例5中，示例1或4的主题可以可选地包括，其中DFE包括C个限幅器，其中C是整数，并且C＝2N，其中N是DFE中抽头的数目。

[0080] 在示例6中，示例1或2的主题可以可选地包括，其中第二FFE包括比第一FFE少的抽头。

[0081] 在示例7中，示例1或2的主题可以可选地包括，其中第二FFE包括耦合到DFE的多路复用器电路的选择输入端的输出端。

[0082] 在示例8中，示例1或2的主题可以可选地包括，进一步包括：附加输入节点；附加ADC，其包括耦合到附加输入节点的输入端；第一附加FFE，其包括耦合到附加ADC输出端的输入端；第二附加FFE，其包括耦合到附加ADC输出端的输入端；以及附加DFE，其包括第一输入端、第二输入端和输出端，所述第一输入端耦合到第一附加FFE的输出端，并且所述第二输入端耦合到第二附加FFE的输出端。

[0083] 示例9包括主题(诸如器件，电子设备(例如，电路、电子系统或这两者)，或机器)，所述主题包括：模数转换器(ADC)，其用于接收信号中所包括的符号并且生成表示符号的数字表示的输入信息；前馈均衡器(FFE)，其用于基于输入信息生成均衡化信息；以及决策反馈均衡器(DFE)，其用于接收均衡化信息，并预先计算符号中所包含的当前符号的可能的均衡化的符号值，并且作为预先计算当前符号的可能的均衡化的符号值的一部分，至少部分地基于比符号当中的先前符号的全部可能决策少的可能决策来预先计算可能的求和，并且基于可能的求和来确定当前符号的正确值。

[0084] 在示例10中，示例9的主题可以可选地包括，其中DFE包括多路复用器电路以选择符号当中的先前符号的全部可能决策的一部分，以便提供少于全部可能决策的可能决策。

[0085] 在示例11中，示例9或10的主题可以可选地包括，其中每个符号与B个比特相关联，其中B是大于2的整数，并且所述少于全部可能决策的可能决策少于2B个。

[0086] 在示例12中，示例9或10的主题可以可选地包括附加FFE以对先前符号执行部分均衡化操作，以向多路复用器电路提供选择信息，以允许多路复用器电路基于选择信息的值来选择全部可能决策的一部分。

[0087] 在示例13中，示例9或10的主题可以可选地包括，其中包括附加FFE以对先前符号执行部分均衡化操作，以识别与先前符号相关联的最可能的电压值范围，以便从预先计算可能的求和中删除全部可能决策的一部分。

[0088] 示例14包括主题(诸如器件、电子设备(例如，电路、电子系统或这两者)、或机器)，所述主题包括：在电路板上的导线；第一器件，其耦合到所述导线；以及第二器件，其耦合到所述导线，所述第二器件包括接收器，所述接收器包括输入节点；模数转换器(ADC)，其包括耦合到所述输入节点的输入端；第一前馈均衡器(FFE)，其包括耦合到所述ADC的输出端的输入端；第二前馈均衡器(FFE)，其包括耦合到所述ADC的输出端的输入端；以及决策反馈均衡器(DFE)，其包括第一输入端、第二输入端和输出端，所述第一输入端耦合到所述第一FFE的输出端，并且所述第二输入端耦合到所述第二FFE的输出端。

[0089] 在示例15中，示例14的主题可以可选地包括，其中第一器件和第二器件之一包括处理器。

[0090] 在示例16中，示例14的主题可以可选地包括，其中第一器件和第二器件中的至少一个器件包括集成电路芯片。

[0091] 在示例17中，示例14的主题可以可选地包括，其中导线符合通用串行总线(USB)、显示端口(DP)、高清晰度多媒体接口(HDMI)、Thunderbolt和高速外围组件互连(PCIe)规范中的至少一个。

[0092] 示例18包括主题(诸如操作器件、电子设备(例如，电路、电子系统或这两者)或机器的方法)，所述主题包括：在模数转换器(ADC)处接收信号中所包含的符号以及生成表示所述符号的数字表示的输入信息；以及基于所述输入信息，使用前馈均衡器(FFE)生成均衡化信息；向DFE的加法器提供所述均衡化信息和比先前符号的全部可能决策少的可能决策以便预先计算可能的求和，作为预先计算当前符号的可能的均衡化的符号值的一部分；以及基于可能的求和来确定当前符号的正确值。

[0093] 在示例19中，示例18的主题可以可选地包括，还包括对先前符号的数字表示部分地执行均衡化操作，以识别先前符号的全部可能决策中的最可能的决策，其中所述比先前符号的全部可能决策少的可能决策包括最相似的决策。

[0094] 在示例20中，示例18或19的主题可以可选地包括，其中，基于包括4-PAM技术的脉冲幅度调制(PAM)技术来调制信号。

[0095] 示例21包括主题(诸如器件、电子设备(例如，电路、电子系统或这两者)或机器)，所述主题包括用于执行权利要求18-20的任何方法的模块。

[0096] 示例1至示例21的主题可以以任何组合方式进行组合。

[0097] 以上描述和附图示出了一些实施例，以使本领域技术人员能够实践本发明的实施例。其他实施例可以并入结构改变、逻辑改变、电改变、过程改变和其他改变。示例仅代表可能的变化。一些实施例的部分和特征可以被包括在其他实施例的部分和特征中，或代替其他实施例的部分和特征。在阅读和理解以上描述之后，许多其他实施例对于本领域技术人员将是显而易见的。因此，各种实施例的范围由所附权利要求连同这些权利要求所赋予的等同物的全部范围来确定。

[0098] 提供摘要以符合37C.F.R.第1.72(b)节，37C.F.R.第1.72(b)节要求允许读者弄清技术公开的性质和要点的摘要。提交时应理解，其将不用于限制或解释权利要求的范围或含义。所附权利要求书由此并入详细描述中，其中每项权利要求独立作为单独的实施例。