半导体结构的形成方法

摘要

一种半导体结构的形成方法，包括：在介质层表面形成具有开口的第一掩膜层，开口暴露出位于相邻栅极结构之间的介质层表面；在所述开口暴露出的介质层上形成第二掩膜层，所述第二掩膜层横跨相邻栅极结构之间的介质层以及所述开口，且所述第二掩膜层的宽度大于相邻栅极结构之间的宽度；以所述第二掩膜层为掩膜，刻蚀位于所述第二掩膜层两侧、且还位于所述开口下方的介质层，直至暴露出基底表面，在所述介质层内形成分立的接触孔；去除所述第一掩膜层和第二掩膜层；形成填充满所述接触孔的导电插塞。本发明缩短了开口图形传递路径，从而提高形成的接触孔的形貌精确度，改善形成的半导体结构的电学性能和良率。

权利要求

1.一种半导体结构的形成方法，其特征在于，包括：

提供基底，所述基底表面形成有分立的栅极结构，所述基底表面还形成有覆盖栅极结构的介质层，且所述介质层顶部高于栅极结构顶部；

在所述介质层表面形成具有开口的第一掩膜层，所述开口暴露出位于相邻栅极结构之间的介质层表面；

在所述开口暴露出的介质层上形成第二掩膜层，所述第二掩膜层横跨相邻栅极结构之间的介质层以及所述开口，且所述第二掩膜层的宽度大于相邻栅极结构之间的宽度；

以所述第二掩膜层为掩膜，刻蚀位于所述第二掩膜层两侧、且还位于所述开口下方的介质层，直至暴露出基底表面，在所述介质层内形成分立的接触孔；

去除所述第一掩膜层和第二掩膜层；

形成填充满所述接触孔的导电插塞。

2.如权利要求1所述的形成方法，其特征在于，所述第一掩膜层的材料与第二掩膜层的材料相同。

3.如权利要求2所述的形成方法，其特征在于，在形成所述第二掩膜层之前，还包括步骤，在所述第一掩膜层表面以及所述开口暴露出的介质层表面形成刻蚀停止层，所述刻蚀停止层的材料与第一掩膜层的材料不同，所述刻蚀停止层的材料与第二掩膜层的材料不同；对所述刻蚀停止层顶部表面进行平坦化处理，其中，所述第二掩膜层位于所述刻蚀停止层上方。

4.如权利要求3所述的形成方法，其特征在于，所述刻蚀停止层的材料为氧化硅或氮氧化硅。

5.如权利要求3所述的形成方法，其特征在于，所述刻蚀停止层的厚度为50埃至400埃。

6.如权利要求3所述的形成方法，其特征在于，形成所述第二掩膜层的工艺步骤包括：在所述刻蚀停止层表面形成第二初始掩膜；在所述第二初始掩膜表面形成第二图形层；以所述第二图形层为掩膜，刻蚀所述第二初始掩膜直至暴露出刻蚀停止层表面，形成所述第二掩膜层；去除所述第二图形层。

7.如权利要求6所述的形成方法，其特征在于，所述第二图形层为第二图形化光刻胶层。

8.如权利要求6所述的形成方法，其特征在于，所述第二图形层包括第二底部抗反射层以及位于第二底部抗反射层表面的第二图形化光刻胶层。

9.如权利要求6所述的形成方法，其特征在于，所述第二初始掩膜层的材料包括光刻胶。

10.如权利要求1所述的形成方法，其特征在于，所述第一掩膜层的材料为氮化钛、氮化铝、氮化铜或氮化硼；所述第二掩膜层的材料为氮化钛、氮化铝、氮化铜或氮化硼。

11.如权利要求1所述的形成方法，其特征在于，形成所述第一掩膜层的工艺步骤包括：在所述介质层表面形成第一初始掩膜；在所述第一初始掩膜表面形成第一图形层；以所述第一图形层为掩膜，刻蚀所述第一初始掩膜，形成具有开口的所述第一掩膜层；去除所述第一图形层。

12.如权利要求11所述的形成方法，其特征在于，所述第一图形层包括第一底部抗反射层以及位于第一底部抗反射层表面的第一图形化光刻胶层。

13.如权利要求1所述的形成方法，其特征在于，所述介质层包括位于基底表面的第一介质层以及位于第一介质层表面的第二介质层，其中，所述第一介质层顶部与栅极结构顶部齐平。

14.如权利要求13所述的形成方法，其特征在于，所述栅极结构包括栅介质层以及位于栅介质层表面的栅电极层。

15.如权利要求14所述的形成方法，其特征在于，在平行于栅极结构排列方向上，所述开口的宽度小于或等于相邻栅极结构之间的宽度。

16.如权利要求14所述的形成方法，其特征在于，还在所述栅电极层顶部表面形成保护层，所述第一介质层顶部与保护层顶部齐平，其中，所述保护层的材料与介质层的材料不同；所述栅极结构还包括覆盖栅电极层侧壁表面的栅极侧墙。

17.如权利要求16所述的形成方法，其特征在于，所述第一介质层、第二介质层以及栅极结构的形成方法包括：在基底表面形成栅介质层以及位于栅介质层表面的栅电极层，且所述栅介质层侧壁表面和栅电极层侧壁表面形成有栅极侧墙；在所述基底表面形成第一介质层，所述第一介质层覆盖栅极结构侧壁表面，且所述第一介质层顶部与栅电极层顶部齐平；刻蚀去除部分厚度的栅电极层，形成凹槽；形成填充满所述凹槽的保护层；在所述保护层表面以及第一介质层表面形成第二介质层。

18.如权利要求16所述的形成方法，其特征在于，在平行于栅极结构排列方向上，所述开口的宽度大于相邻栅极结构之间的宽度。

19.如权利要求16所述的方法，其特征在于，利用所述保护层和栅极侧墙，采用自对准刻蚀工艺形成所述接触孔；在刻蚀形成所述接触孔的过程中，所述栅极侧墙和保护层起到刻蚀停止的作用。

20.如权利要求1所述的形成方法，其特征在于，所述基底包括衬底、位于衬底表面的鳍部，其中，所述栅极结构横跨所述鳍部，且还覆盖鳍部的部分顶部表面和侧壁表面，所述接触孔暴露出相邻栅极结构之间的鳍部表面。

说明书

半导体结构的形成方法

技术领域

[0001] 本发明涉及半导体制造技术领域，特别涉及一种半导体结构的形成方法。

背景技术

[0002] 随着半导体工艺技术的不断发展，例如高K栅介质层的引入、应力工程技术、口袋离子注入以及材料和器件结构的不断优化，半导体器件的尺寸不断缩小。但是当器件的特征尺寸进一步下降时，由于短沟道效应越发显著、制程变异、可靠性下降导致平面晶体管面临巨大的挑战。与平面晶体管相比，鳍式场效应晶体管具有全耗尽的鳍部、更低的掺杂离子浓度波动、更高的载流子迁移率提高、更低的寄生结电容以及更高的面积使用效率，从而受到广泛的关注。

[0003] 在集成电路制造过程中，如在衬底上形成半导体器件结构后，需要使用多个金属化层将各半导体器件连接在一起形成电路，金属化层包括互连线和形成在接触孔内的导电插塞，接触孔内的导电插塞连接半导体器件，互连线将不同半导体器件上的导电插塞连接起来形成电路。晶体管上形成的接触孔包括栅极表面的接触孔，以及连接源漏极的接触孔。随着集成电路工艺节点不断缩小，相邻栅极之间的间距逐渐减小，无法通过直接光刻和刻蚀形成位于相邻栅极之间的源漏极表面的接触孔，此时，通常采用自对准工艺形成所述连接源漏极的接触孔。

[0004] 现有技术在半导体结构的形成过程中，采用自对准工艺形成的接触孔的尺寸容易与设计值发生偏差，导致形成的导电插塞的连接性能受到影响，影响形成的半导体结构的性能。

发明内容

[0005] 本发明解决的问题是提供一种半导体结构的形成方法，改善形成的接触孔侧壁形貌，从而提高形成的半导体结构的电学性能。

[0006] 为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底表面形成有分立的栅极结构，所述基底表面还形成有覆盖栅极结构的介质层，且所述介质层顶部高于栅极结构顶部；在所述介质层表面形成具有开口的第一掩膜层，所述开口暴露出位于相邻栅极结构之间的介质层表面；在所述开口暴露出的介质层上形成第二掩膜层，所述第二掩膜层横跨相邻栅极结构之间的介质层以及所述开口，且所述第二掩膜层的宽度大于相邻栅极结构之间的宽度；以所述第二掩膜层为掩膜，刻蚀位于所述第二掩膜层两侧、且还位于所述开口下方的介质层，直至暴露出基底表面，在所述介质层内形成分立的接触孔；去除所述第一掩膜层和第二掩膜层；形成填充满所述接触孔的导电插塞。

[0007] 可选的，所述第一掩膜层的材料与第二掩膜层的材料相同。

[0008] 可选的，在形成所述第二掩膜层之前，还包括步骤，在所述第一掩膜层表面以及所述开口暴露出的介质层表面形成刻蚀停止层，所述刻蚀停止层的材料与第一掩膜层的材料不同，所述刻蚀停止层的材料与第二掩膜层的材料不同；对所述刻蚀停止层顶部表面进行平坦化处理，其中，所述第二掩膜层位于所述刻蚀停止层上方。

[0009] 可选的，所述刻蚀停止层的材料为氧化硅或氮氧化硅。

[0010] 可选的，所述刻蚀停止层的厚度为50埃至400埃。

[0011] 可选的，形成所述第二掩膜层的工艺步骤包括：在所述刻蚀停止层表面形成第二初始掩膜；在所述第二初始掩膜表面形成第二图形层；以所述第二图形层为掩膜，刻蚀所述第二初始掩膜直至暴露出刻蚀停止层表面，形成所述第二掩膜层；去除所述第二图形层。

[0012] 可选的，所述第二图形层为第二图形化光刻胶层。

[0013] 可选的，所述第二图形层包括第二底部抗反射层以及位于第二底部抗反射层表面的第二图形化光刻胶层。

[0014] 可选的，所述第二掩膜层的材料包括光刻胶。

[0015] 可选的，所述第一掩膜层的材料为氮化钛、氮化铝、氮化铜或氮化硼；所述第二掩膜层的材料为氮化钛、氮化铝、氮化铜或氮化硼。

[0016] 可选的，形成所述第一掩膜层的工艺步骤包括：在所述介质层表面形成第一初始掩膜；在所述第一初始掩膜表面形成第一图形层；以所述第一图形层为掩膜，刻蚀所述第一初始掩膜，形成具有开口的所述第一掩膜层；去除所述第一图形层。

[0017] 可选的，所述第一图形层包括第一底部抗反射层以及位于第一底部抗反射层表面的第一图形化光刻胶层。

[0018] 可选的，所述介质层包括位于基底表面的第一介质层以及位于第一介质层表面的第二介质层，其中，所述第一介质层顶部与栅极结构顶部齐平。

[0019] 可选的，所述栅极结构包括栅介质层以及位于栅介质层表面的栅电极层。

[0020] 可选的，在平行于栅极结构排列方向上，所述开口的宽度小于或等于相邻栅极结构之间的宽度。

[0021] 可选的，还在所述栅电极层顶部表面形成保护层，所述第一介质层顶部与保护层顶部齐平，其中，所述保护层的材料与介质层的材料不同；所述栅极结构还包括覆盖栅电极层侧壁表面的栅极侧墙。

[0022] 可选的，所述第一介质层、第二介质层以及栅极结构的形成方法包括：在基底表面形成栅介质层以及位于栅介质层表面的栅电极层，且所述栅介质层侧壁表面和栅电极层侧壁表面形成有栅极侧墙；在所述基底表面形成第一介质层，所述第一介质层覆盖栅极结构侧壁表面，且所述第一介质层顶部与栅电极层顶部齐平；刻蚀去除部分厚度的栅电极层，形成凹槽；形成填充满所述凹槽的保护层；在所述保护层表面以及第一介质层表面形成第二介质层。

[0023] 可选的，在平行于栅极结构排列方向上，所述开口的宽度大于相邻栅极结构之间的宽度。

[0024] 可选的，利用所述保护层和栅极侧墙，采用自对准刻蚀工艺形成所述接触孔；在刻蚀形成所述接触孔的过程中，所述栅极侧墙和保护层起到刻蚀停止的作用。

[0025] 可选的，所述基底包括衬底、位于衬底表面的鳍部，其中，所述栅极结构横跨所述鳍部，且还覆盖鳍部的部分顶部表面和侧壁表面，所述接触孔暴露出相邻栅极结构之间的鳍部表面。

[0026] 与现有技术相比，本发明的技术方案具有以下优点：

[0027] 本发明提供的半导体结构的形成方法的技术方案中，在介质层表面形成具有开口的第一掩膜层，所述开口暴露出位于相邻栅极结构之间的介质层表面；然后在开口暴露出的介质层上形成第二掩膜层，所述第二掩膜层横跨相邻栅极结构之间的介质层以及所述开口，且所述第二掩膜层的宽度大于相邻栅极结构之间的宽度；接着，以第二掩膜层为掩膜，刻蚀位于第二掩膜层两侧、且还位于所述开口下方的介质层，直至暴露出基底表面，在介质层内形成分立的接触孔，在形成接触孔的过程为将位于第二掩膜层两侧的开口图形传递至介质层内的过程。本发明中，先形成定义待形成的相邻接触孔以及位于相邻接触孔之间的介质层的图形的第一掩膜层，后形成定义相邻接触孔之间的介质层的图形的第二掩膜层，使得开口图形传递路径仅需贯穿介质层的厚度，而现有技术中，开口图形传递路径除需贯穿介质层的厚度外，还需贯穿无定形碳层的厚度、低温氧化物层的厚度以及底部抗反射层的厚度，因此，本发明中开口图形传递路径更短，使得开口图形传递精确度得到提高，减小了开口图形传递过程中的传递误差，从而改善形成的接触孔的形貌，进而提高半导体结构的电学性能和良率。

[0028] 进一步，在第一掩膜层与第二掩膜层之间还形成有刻蚀停止层，所述刻蚀停止层起到保护第一掩膜层的作用，防止形成第二掩膜层的工艺对第一掩膜层以及开口造成不良影响。

附图说明

[0029] 图1至图11为一实施例提供的半导体结构形成过程的结构示意图；

[0030] 图12至图24为本发明实施例提供的半导体结构形成过程的结构示意图。

具体实施方式

[0031] 如背景技术中所述，现有技术形成的半导体结构性能有待于进一步提高。

[0032] 请参考图1至图11，为一实施例提供的半导体结构形成过程的结构示意图。

[0033] 请参考图1，提供半导体衬底10，所述半导体衬底10上形成有若干栅极结构11，所述半导体衬底10上还形成有第一介质层20，所述第一介质层20表面与栅极结构11表面齐平。所述栅极结构11包括栅介质层(未图示)和位于栅介质层表面的栅电极层，所述栅极结构11还包括位于栅介质层侧壁表面以及栅电极层侧壁表面的侧墙12。本实施例中，所述半导体衬底10包括基底(未图示)和位于基底表面的鳍部，所述栅极结构横跨鳍部，并覆盖鳍部的侧壁和顶部表面。图1为沿鳍部长度方向的剖面示意图。

[0034] 请参考图2，刻蚀所述栅极结构11，使所述栅极结构11高度下降，在栅极结构11顶部形成凹槽13。

[0035] 请参考图3，形成填充满所述凹槽13(参考图2)的保护层14，所述保护层14表面与第一介质层20表面齐平。所述保护层14在后续形成接触孔的过程中保护栅电极层。

[0036] 请参考图4，形成覆盖第一介质层20、侧墙、保护层14的第二介质层30，以及位于第二介质层30表面的掩膜材料层31。所述掩膜材料层31后续用于形成刻蚀接触孔的掩膜层。所述掩膜材料层31的材料为金属，该实施例中，所述掩膜材料层31的材料为TiN。

[0037] 请参考图5，在所述掩膜材料层31表面依次形成底部抗反射层32、位于底部抗反射层32表面的图形化光刻胶层33。所述图形化光刻胶层33的图形与后续刻蚀掩膜材料层31形成的掩膜层的图形一致，所述图形化光刻胶层33位于相邻栅极结构11之间的部分第一介质层20上方，且宽度大于所述相邻栅极结构11之间的间距。

[0038] 请参考图6，为形成所述图形化光刻胶层33之后的俯视示意图，其中虚线框部分表示相邻栅极结构之间的第一介质层20。所述图形化光刻胶层33横跨于相邻栅极结构之间的第一介质层20上方。

[0039] 请参考图7，以所述图形化光刻胶层33(请参考图5)为掩膜刻蚀底部抗反射层32(请参考图5)、掩膜材料层31(请参考图5)，形成掩膜层31a，然后去除所述掩膜层31a上方的底部抗反射层32和图形化光刻胶层33。

[0040] 请参考图8，在所述第二介质层30表面形成无定形碳层40、位于无定形碳层40表面的低温氧化物层41、位于低温氧化物层41表面的底部抗反射层42以及位于底部抗反射层42表面的光刻胶层43，所述光刻胶层43具有开口，所述开口位于相邻栅极结构11之间的第一介质层20上方，且所述开口宽度大于相邻栅极结构11之间的第一介质层20的宽度。

[0041] 请参考图9至图11，沿所述开口依次刻蚀底部抗反射层42、低温氧化物层41和无定形碳层40，将开口图形传递至无定形碳层40内，然后继续以所述无定形碳层40和掩膜层31a为掩膜，刻蚀第二介质层30、第一介质层20至半导体衬底10表面，形成接触孔，然后去除所述光刻胶层43、底部抗反射层42、低温氧化物层41和无定形碳层40；并且在所述接触孔内填充导电材料，形成导电插塞50。所述掩膜层31a下方的第二介质层30、第一介质层20未被刻蚀，作为相邻导电插塞50之间的隔离结构。其中，图9为形成所述导电插塞50之后的俯视示意图。图10为沿图9中沿AA’方法的剖面示意图，图11为沿图9中沿BB’方向的剖面示意图。

[0042] 该实施例中，所述开口定义出了形成的接触孔的侧壁形貌，所述接触孔的侧壁形貌与光刻胶层43内的开口图形传递质量有关。以所述光刻胶层43(参考图8)为掩膜，沿开口需要刻蚀的层数较多，因此开口图形传递路径较长，具体的，需要刻蚀位于开口下方的底部抗反射层42、低温氧化物层41、无定形碳层40，然后还需要刻蚀第二介质层30和第一介质层20。开口图形传递路径越长，所述开口图形传递质量将越差，使得最终形成的接触孔的侧壁位置精确度和形貌精确度也越低，进而影响导电插塞50的质量，造成半导体结构的性能差和良率低下。

[0043] 为解决上述问题，本发明实施例还提供一种半导体结构的形成方法，在介质层表面形成具有开口的第一掩膜层，所述开口暴露出位于相邻栅极结构之间的介质层表面；在所述开口暴露出的介质层上形成第二掩膜层，所述第二掩膜层横跨相邻栅极结构之间的介质层以及所述开口，且所述第二掩膜层的宽度大于相邻栅极结构之间的宽度；以所述第二掩膜层为掩膜，刻蚀位于所述第二掩膜层两侧、且还位于所述开口下方的介质层，直至暴露出基底表面，在所述介质层内形成分立的接触孔；去除所述第一掩膜层和第二掩膜层；形成填充满所述接触孔的导电插塞。本发明通过先形成定义开口的第一掩膜层，后续形成横跨开口的第二掩膜层，使得开口图形传递路径变短，从而减小了开口图形传递过程中的图形传递误差，提高形成的接触孔的形貌精确度，改善形成的半导体结构的电学性能和良率。

[0044] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

[0045] 图12至图24为本发明实施例提供的半导体结构形成过程的结构示意图。

[0046] 参考图12，提供基底200，所述基底200表面形成有若干分立的栅极结构，所述基底200表面还形成有覆盖栅极结构侧壁表面的第一介质层205，所述第一介质层205顶部与栅极结构顶部齐平。

[0047] 本实施例中，以形成的半导体结构为鳍式场效应管为例，所述基底200包括：衬底(未图示)以及位于衬底表面的鳍部，所述基底200还包括位于衬底表面的隔离层，所述隔离层覆盖鳍部的部分侧壁表面，且所述隔离层顶部低于鳍部顶部，所述隔离层起到电绝缘相邻鳍部之间的作用。位于所述基底200表面的栅极结构横跨所述鳍部，且覆盖鳍部的部分顶部表面和侧壁表面。

[0048] 所述衬底的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底；所述鳍部的材料包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中，所述衬底为硅衬底，所述鳍部的材料为硅。

[0049] 本实施例中，形成所述衬底、鳍部的工艺步骤包括：提供初始衬底；在所述初始衬底表面形成图形层；以所述图形层为掩膜刻蚀所述初始衬底，刻蚀后的初始衬底作为衬底，位于衬底表面的凸起作为鳍部；接着，去除所述图形层。

[0050] 在另一实施例中，所述半导体结构为平面晶体管，所述基底为平面基底，所述平面基底为硅衬底、锗衬底、硅锗衬底或碳化硅衬底、绝缘体上硅衬底或绝缘体上锗衬底、玻璃衬底或III-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)，栅极结构形成于所述平面基底表面。

[0051] 所述栅极结构包括栅介质层201、以及位于栅介质层201表面的栅电极层202。其中，所述栅介质层201的材料为氧化硅或高k栅介质材料，所述高k栅介质材料包括氧化铪、氧化锆、氧化铝或硅氧化铪等；所述栅电极层202的材料为Ti、Ta、Cu、Al、W、Ag或Au中的一种或多种。所述栅介质层201与栅电极层202之间还能够形成有功函数层。

[0052] 本实施例中，所述栅极结构还包括位于栅介质层201侧壁表面和栅电极层202侧壁表面的栅极侧墙204。在后续刻蚀形成接触孔的工艺过程中，所述栅极侧墙204为栅电极层202和栅介质层201提供保护作用。所述栅极侧墙204的材料为氧化硅、氮化硅或氮氧化硅中的一种或多种。

[0053] 所述栅极结构两侧的基底200内还形成有源漏极(未图示)，相邻栅极结构之间的基底200内的源漏极为两个栅极结构所属的晶体管共享。本实施例中，所述源漏极位于栅极结构两侧的鳍部内。

[0054] 所述第一介质层205的材料为氧化硅、氮化硅或氮氧化硅。本实施例中，所述第一介质层205的材料为氧化硅。

[0055] 采用化学气相沉积工艺、等离子体增强化学气相沉积工艺或低压化学气相沉积工艺等方法在基底200表面形成介质材料层，所述介质材料层覆盖栅极结构侧壁表面，且所述介质材料层表面高于栅极结构表面；然后对所述介质材料层进行平坦化，形成第一介质层205，使所述第一介质层205表面平坦，且与栅极结构表面齐平。

[0056] 参考图13，刻蚀去除部分厚度的栅电极层202，形成凹槽；形成填充满所述凹槽的保护层203，所述保护层203覆盖栅电极层202表面。

[0057] 在一个具体实施例中，形成所述凹槽的工艺步骤包括：在所述第一介质层205表面形成图形化的掩膜层，所述图形化的掩膜层暴露出栅电极层202顶部表面；以所述图形化的掩膜层为掩膜，刻蚀去除部分厚度的栅电极层202；接着，去除所述图形化的掩膜层。

[0058] 本实施例中，所述保护层203顶部与第一介质层205顶部齐平。形成所述保护层203的工艺步骤包括：在所述凹槽内填充满保护层203，所述保护层203还位于第一介质层205表面；去除高于所述第一介质层205顶部的保护层203。

[0059] 所述保护层203的材料与第一介质层205的材料不同，且所述保护层203的材料与后续形成的第二介质层的材料不同，从而使得刻蚀形成接触孔的刻蚀工艺对第一介质层205以及保护层203具有较高的刻蚀选择性，使得所述保护层203在刻蚀形成接触孔的过程中具有刻蚀停止作用，从而对栅电极层202起到保护作用。

[0060] 所述保护层203的材料为氧化硅、氮化硅或氮氧化硅。本实施例中，所述保护层203的材料为氮化硅。

[0061] 继续参考图13，在所述保护层203表面以及第一介质层205表面形成第二介质层206。

[0062] 所述第二介质层206的材料为氧化硅、氮化硅或氮氧化硅；采用化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述第二介质层206。本实施例中，所述第二介质层206的材料为氧化硅。

[0063] 所述第二介质层206顶部高于栅极结构顶部。本实施例中，在所述基底200表面形成覆盖于栅极结构顶部和侧壁表面的介质层，且所述介质层顶部高于栅极结构顶部，其中，所述介质层包括前述形成的第一介质层205、以及位于第一介质层205表面的第二介质层206，且还在栅电极层202顶部表面形成有保护层203。在其他实施例中，所述介质层还能够为仅包括第一介质层的单层结构，所述第一介质层顶部高于栅极结构顶部。

[0064] 参考图14，在所述介质层表面形成第一初始掩膜207；在所述第一初始掩膜层207表面形成第一图形层。

[0065] 本实施例中，在所述第二介质层206表面形成第一初始掩膜207。所述第一初始掩膜207为后续形成第一掩膜层提供工艺基础。

[0066] 由于后续刻蚀形成接触孔时需要刻蚀贯穿第一介质层205和第二介质层206的厚度之和，所述刻蚀工艺时间较长，为了使对不期望被刻蚀的介质层提供足够的掩膜作用，所述第一初始掩膜207的材料为耐刻蚀性好的材料。具体的，所述第一初始掩膜层207的材料为氮化硼、氮化钛、氮化铝或氮化铜中的一种或多种。

[0067] 采用化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述第一初始掩膜207。本实施例中，所述第一初始掩膜207的材料为氮化钛，采用化学气相沉积工艺形成所述第一初始掩膜207。

[0068] 所述第一图形层内具有预开口210，后续会将所述预开口210图形传递至第一初始掩膜207内，刻蚀去除所述预开口210暴露出的第一初始掩膜207，形成具有开口的第一掩膜层。所述预开口210位于相邻栅极结构之间的介质层上方，所述预开口210的侧壁位置定义出了后续形成的接触孔侧壁位置。

[0069] 本实施例中，在平行于相邻栅极结构排列方向上，所述预开口210的宽度小于或等于相邻栅极结构之间的宽度，所述预开口210投影于基底200表面的投影图形位于相邻栅极结构之间，相应后续形成的接触孔位于相邻栅极结构之间的介质层内。

[0070] 在其他实施例中，后续利用栅极侧墙和保护层，采用自对准刻蚀工艺形成接触孔时，则在平行于相邻栅极结构排列方向上，所述预开口的宽度能够大于相邻栅极结构之间的宽度，所述预开口投影于基底表面的投影图形除位于相邻栅极结构之间外，还位于栅极结构所在区域内，相应后续形成的接触孔除位于相邻栅极结构之间的介质层内之外，还位于栅极结构上方的介质层内。

[0071] 本实施例中，所述第一图形层包括第一底部抗反射层208以及位于第一底部抗反射层表面的第一图形化光刻胶层209，其中，所述预开口210位于第一图形化光刻胶层209内。可以采旋转涂覆工艺形成所述第一底部抗反射层208，所述第一底部抗反射层208能够有效消除光反射，改善形成的第一图形化光刻胶层209内预开口210的形貌。在其他实施例中，所述第一图形层还能够仅为第一图形化光刻胶层，本发明不对所述第一图形层的类型进行限制。

[0072] 参考图15至图16，图15为俯视图，图16为图15沿BB1方向的剖面结构示意图，以所述第一图形层(参考图14)为掩膜，刻蚀所述第一初始掩膜207，形成具有开口211的第一掩膜层212。

[0073] 本实施例中，采用干法刻蚀工艺，沿所述预开口210(参考图14)刻蚀所述第一初始掩膜207，直至暴露出第二介质层206顶部表面，形成具有开口211的第一掩膜层212。

[0074] 所述第一掩膜层212的材料为氮化钛、氮化铜、氮化硼或氮化铝中的一种或多种。本实施例中，所述第一掩膜层212的材料为氮化钛。

[0075] 所述开口211暴露出位于相邻栅极结构之间的介质层表面，本实施例中，所述开口211暴露出位于相邻栅极结构之间的第二介质层206表面。后续会在所述开口211上方形成横跨开口211的第二掩膜层，且沿开口211向下刻蚀介质层过程中，第二掩膜层对其正下方的介质层起到保护作用，从而使得形成的分立的接触孔被第二掩膜层正下方的介质层隔离开。因此，所述开口211侧壁形貌和位置与后续形成的接触孔的位置和形貌有关。

[0076] 本实施例中，在平行于栅极结构排列方向上，所述开口211的宽度小于或等于相邻栅极结构之间的宽度，也就是说，所述开口211投影于基底200表面的投影图形位于相邻栅极结构之间，因此后续形成的接触孔也位于相邻栅极结构之间的介质层内。在后续将开口211图形传递至介质层内时，图形传递路径仅贯穿第二介质层206厚度与第一介质层205的厚度之和，而现有技术中，将开口图形传递至介质层内时，图形传递路径除贯穿第二介质层厚度与第一介质层的厚度之和外，还需要贯穿无定形碳层厚度、底部抗反射层厚度与低温氧化物层厚度之和。因此，本实施例中，后续将开口211图形传递至接触孔中所需的传递路径较短，从而减小了图形传递过程中的图形质量变差的问题，使得形成的接触孔侧壁形貌精确度和位置精确度得到改善。

[0077] 在其他实施例中，后续利用栅极侧墙和保护层，采用自对准刻蚀工艺形成接触孔时，则在平行于栅极结构排列方向上，所述开口的宽度大于相邻栅极结构之间的宽度，也就是说，所述开口投影于基底表面的投影图形除位于相邻栅极结构之间外，投影图形还位于栅极结构上方，因此后续形成的接触孔除位于相邻栅极结构之间的介质层内外，还位于栅极结构上方的介质层内。

[0078] 接着，去除所述第一图形层。

[0079] 参考图17，在所述第一掩膜层212表面以及所述开口211(参考图15及图16)暴露出的介质层表面形成刻蚀停止层213。

[0080] 所述刻蚀停止层213的材料与第一掩膜层212的材料不同，且所述刻蚀停止层213的材料与后续形成的第二掩膜层的材料也不同。在后续形成第二掩膜层的工艺过程中，所述刻蚀停止层213起到保护第一掩膜层212的作用，避免第一掩膜层212受到刻蚀损伤，使得开口211保持良好的形貌。

[0081] 所述刻蚀停止层213的材料为氧化硅、氮化硅或氮氧化硅。本实施例中，所述刻蚀停止层213的材料与介质层的材料相同，使得后续刻蚀形成接触孔的刻蚀工艺对刻蚀停止层213的刻蚀速率也较大，所述刻蚀停止层213的材料为氧化硅。

[0082] 为了使所述刻蚀停止层213在后续形成对其下方的第一掩膜层211起到足够的保护作用，所述刻蚀停止层213的厚度不宜过厚；并且，考虑到后续将开口211图形传递至接触孔内的图形传递路径也不宜过长，因此，所述刻蚀停止层213的厚度也不宜过厚。为此，本实施例中，所述刻蚀停止层213的厚度为50埃至400埃，例如为100埃或200埃。

[0083] 采用流动性化学气相沉积工艺或旋转涂覆工艺形成所述刻蚀停止层213，所述刻蚀停止层213的材料为氧化硅，其中，氧化硅能够为DUO(深紫外光吸收氧化，Deep UV Light Absorbing Oxide)材料。

[0084] 还包括步骤：对所述刻蚀停止层213顶部表面进行平坦化处理，从而使得刻蚀停止层213具有平坦的顶部表面。

[0085] 继续参考图17，在所述开口211(参考图15及图16)暴露出的介质层上形成第二初始掩膜214；在所述第二初始掩膜层214表面形成第二图形层。

[0086] 所述第二初始掩膜214为后续形成横跨相邻栅极结构以及开口的第二掩膜层提供工艺基础。本实施例中，由于所述开口211以及介质层上形成有刻蚀停止层213，因此在所述刻蚀停止层213表面形成第二初始掩膜214。

[0087] 后续会以第二掩膜层为掩膜，刻蚀位于第二掩膜层两侧、且还位于开口211下方的介质层，从而在介质层内形成分立的接触孔，且分立的接触孔被位于第二掩膜层下方的介质层隔离开。因此，所述第二掩膜层的材料也为耐刻蚀性较高的材料。

[0088] 为此，所述第二初始掩膜214的材料为氮化钛、氮化铝、氮化硼或氮化铜中的一种或多种。采用化学气相沉积工艺、物理气相沉积或原子层沉积工艺形成所述第二初始掩膜214。

[0089] 由于在第一掩膜层212表面形成有刻蚀停止层213，所述刻蚀停止层213对第一掩膜层212起到保护作用，因此，所述第二初始掩膜214的材料与第一掩膜层212的材料能够相同，所述第二初始掩膜214的材料与第一掩膜层212的材料也可以不同。本实施例中，所述第二初始掩膜214的材料为氮化钛，厚度为50埃至300埃。

[0090] 在其他实施例中，所述第二初始掩膜的材料还能够为光刻胶材料，后续直接对所述第二初始掩膜进行曝光处理以及显影处理，在刻蚀停止层表面形成第二掩膜层。

[0091] 所述第二图形层横跨相邻栅极结构以及开口211(参考图15及图16)，使得所述第二图形层投影于开口211内的投影图形将开口211分割开，从而使得所述开口211中位于第二图形层两侧的区域适于定义后续相互隔离开的分立接触孔。

[0092] 在平行于相邻栅极结构排列方向上，所述第二图形层的宽度大于所述开口的宽度。

[0093] 本实施例中，所述第二图形层包括第二底部抗反射层215以及位于第二底部抗反射层215表面的第二图形化光刻胶层216，其中，所述第二底部抗反射层215位于第二初始掩膜214表面，所述第二图形化光刻胶层216位于部分第二底部抗反射层215表面。

[0094] 在其他实施例中，所述第二图形层还能够仅包括第二图形化光刻胶层，本发明不对所述第二图形层的类型进行限制。在另一实施例中，所述第二初始掩膜的材料为光刻胶材料时，则无需在所述第二初始掩膜表面形成第二图形层。

[0095] 参考图18及图19，图18为俯视图，图19为图18沿BB1方向的剖面结构示意图，以所述第二图形层为掩膜，刻蚀所述第二初始掩膜214(参考图17)直至暴露出刻蚀停止层213表面，在所述开口211(参考图15及图16)暴露出的介质层上形成第二掩膜层217。

[0096] 本实施例中，采用干法刻蚀工艺，以所述第二图形化光刻胶层216为掩膜，刻蚀第二底部抗反射层215和第二初始掩膜214，直至暴露出刻蚀停止层213表面。

[0097] 所述第二掩膜层217的材料为氮化硅、氮化铜、氮化硼或氮化铝中的一种或多种。本实施例中，所述第二掩膜层217的材料为氮化钛。

[0098] 所述第二掩膜层217横跨相邻栅极结构之间的介质层以及开口211，且在平行于相邻栅极结构排列方向上，所述第二掩膜层217的宽度大于相邻栅极结构之间的宽度，所述第二掩膜层217的宽度还大于开口211的宽度。后续在刻蚀形成接触孔的过程中，所述第二掩膜层217对其正下方的介质层起到保护作用，从而使得形成的分立的接触孔被第二掩膜层217正下方的介质层隔离开。

[0099] 接着，去除所述第二图形层，去除所述第二图形化光刻胶层216和第二底部抗反射层215。

[0100] 参考图20至图22，图20为俯视图，图21为图20沿BB1方向的剖面结构示意图，图22为图20沿CC1方向的剖面结构示意图，以所述第二掩膜层217为掩膜，刻蚀位于所述第二掩膜层217两侧、且还位于所述开口211(参考图15及图16)下方的介质层，直至暴露出基底200表面，在所述介质层内形成分立的接触孔218。

[0101] 本实施例中，还需要先沿开口211刻蚀去除位于第二掩膜层217两侧的刻蚀停止层213，接着沿所述开口211刻蚀位于所述第二掩膜层217两侧的第二介质层206和第一介质层
205，直至暴露出源漏极表面，形成暴露出源漏极表面的接触孔218。

[0102] 采用干法刻蚀工艺刻蚀所述介质层，所述干法刻蚀工艺可以是等离子体刻蚀工艺，本实施例中，采用的刻蚀气体为CF4，缓冲气体为He，压强为20～200mTorr，其中CF4的流速为50sccm～1000sccm，He的流速为50sccm～1000sccm。在本发明的其他实施例中，还可以采用CF4、CHF3、C2F6等氟基气体中的一种或几种组合作为刻蚀气体。由于所述干法刻蚀工艺对介质层具有较高的刻蚀速率，而对第一掩膜层212和第二掩膜层217具有很小的刻蚀速率，使得形成的接触孔218位于第二掩膜层217两侧，所述分立的接触孔218被位于第二掩膜层217下方的第一介质层205和第二介质层206隔离开。

[0103] 本实施例中，所述接触孔218位于相邻栅极结构之间的介质层内，在平行于相邻栅极结构的排列方向上，所述接触孔218的宽度小于或等于相邻栅极结构之间的宽度。在一个具体实施中，在平行于相邻栅极结构之间的排列方向上，所述接触孔218的宽度等于相邻栅极结构之间的宽度，具体的，所述接触孔218的宽度等于相邻栅极侧墙204之间的宽度。

[0104] 在其他实施例中，参考图23，在平行于栅极结构排列方向上，前述开口的宽度大于相邻栅极结构之间的宽度，开口除位于相邻栅极结构之间的介质层上方外，还位于栅极结构上方的介质层上方，则利用前述形成的保护层203和栅极侧墙204，采用自对准刻蚀工艺形成所述接触孔218；在刻蚀形成所述接触孔218的过程中，所述栅极侧墙204和保护层203起到刻蚀停止的作用，所述接触孔218不仅位于相邻栅极结构之间的介质层内，所述接触孔218还位于栅极结构上方的介质层内。在刻蚀形成接触孔218的过程中，暴露出的栅极侧墙
204也会受到一定的刻蚀，保证栅电极层204侧壁表面始终被栅极侧墙204覆盖，从而防止栅电极层204受到刻蚀损伤。

[0105] 本发明中，将位于第二掩膜层217两侧的开口211的图形传递至介质层内从而形成接触孔218，所述图形传递的传递路径为第一介质层205和第二介质层206的厚度之和，且由于形成了刻蚀停止层213，因此所述传递路径还包括了刻蚀停止层213的厚度。而现有技术中，开口图形传递路径除需贯穿第一介质层厚度与第二介质层厚度之和外，还需要贯穿无定形碳层厚度、底部抗反射层厚度与低温氧化物层厚度之和。所述刻蚀停止层213的厚度比无定形碳层厚度、底部抗反射层厚度与低温氧化物层厚度之和小的多，因此现有技术相比，本发明中开口211图形传递路径更短，从而使得开口211图形传递误差减小，因此形成的接触孔218的侧壁形貌精确度和位置精确度均得到改善，从而提高形成的半导体结构的电学性能和良率。

[0106] 同时，本发明中，第一掩膜层212和第二掩膜层217的材料选用不同的材料时，则无需形成刻蚀停止层，因此本发明与现有技术相比，开口图形传递路径将更短，从而更有利于提高开口图形传递精确度。

[0107] 接着，去除所述第二掩膜层217以及第一掩膜层212。本实施例中，采用湿法刻蚀工艺，刻蚀去除所述第一掩膜层212以及第二掩膜层217。在其他实施例中，还能够在后续形成导电插塞之后，去除所述第二掩膜层以及第一掩膜层。

[0108] 参考图24，形成填充满所述接触孔218(参考图20至图22)的导电插塞219。

[0109] 形成所述导电插塞219的工艺步骤包括：形成填充满所述接触孔218的导电材料层，所述导电材料层还位于介质层表面；对所述导电材料层进行平坦化处理，直至暴露出第二介质层206表面，形成位于所述接触孔218内的导电插塞219。

[0110] 所导电插塞219的材料可以是W、Al、Cu、Ag或Au等金属材料。本实施例中，所述导电插塞219的材料为W。可以采用化学气相沉积工艺、溅射工艺或电镀工艺形成所述导电插塞219。

[0111] 由前述分析可知，本实施例中形成的接触孔218的侧壁位置精确度和形貌精确度均得到改善，因此，本实施例中形成的导电插塞219的侧壁位置精确度和形貌精确度也相应的得到提高，相应的提高形成的半导体结构的电学性能和良率。

[0112] 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。