本申请是关于一种主从机TDMA时隙同步校准方法及装置。所述方法包括：至少一个从机接收来自主机的同步帧；所述同步帧中包括所述主机中定时计数器的第一计数值；至少一个所述从机解析所述同步帧得到所述第一计数值；针对每个所述从机，根据所述第一计数值和该从机中定时计数器的第二计数值调整该从机的TDMA时隙，以使所述从机的TDMA时隙与所述主机的TDMA时隙保持同步。可见，本申请直接利用主机和从机各自时钟源进行同步，无需增加RTC时钟源和GPS模块，降低成本的同时提高准确性。
1.一种主从机TDMA时隙同步校准方法，其特征在于，所述方法包括：针对每个从机，对该从机中时钟源进行分频操作以确定所述从机中定时计数器的时间粒度；
至少一个从机接收来自主机的同步帧；所述同步帧中包括所述主机中定时计数器的第一计数值；
至少一个所述从机解析所述同步帧得到所述第一计数值；
针对每个所述从机，根据所述第一计数值和该从机中定时计数器的第二计数值调整该从机的TDMA时隙，以使所述从机的TDMA时隙与所述主机的TDMA时隙保持同步。
2.根据权利要求1所述的主从机TDMA时隙同步校准方法，其特征在于，至少一个从机接收来自主机的同步帧的步骤之前，所述方法包括：设置所述从机中比较寄存器的第三计数值。
3.根据权利要求2所述的主从机TDMA时隙同步校准方法，其特征在于，根据所述第一计数值和该从机中定时计数器的第二计数值调整该从机的TDMA时隙的步骤，包括：若所述第一计数值与所述第二计数值之差为零，则保持该从机中定时计数器的第二计数值不变；
若所述第一计数值大于所述第二计数值，且两者之差为第一数值A，则使该从机中定时计数器的第二计数值延时所述第一数值A个时间粒度之后再控制所述定时计数器重新计数；
若所述第一计数值小于所述第二计数值，且两者之差为第二数值B，则将该从机的比较寄存器中第三计数值减去所述第二数值B得到第四计数值，在所述第二计数值到达所述第四计数值时控制所述定时计数器重新计数。
4.一种主从机TDMA时隙同步校准方法，其特征在于，所述方法包括：对主机中时钟源进行分频操作以确定所述主机中定时计数器的时间粒度；
在所述第一计数值与所述第三计数值相等时，执行预设中断程序生成同步帧发送给至少一个从机，并控制所述定时计数器重新计数；其中，所述同步帧中包括所述主机中定时计数器的第一计数值。
5.根据权利要求4所述的主从机TDMA时隙同步校准方法，其特征在于，主机获取定时计数器的第一计数值的步骤之前，所述方法包括：设置所述主机中比较寄存器的第三计数值。
6.一种主从机TDMA时隙同步校准装置，其特征在于，配置在每个从机中，所述装置包括：第一确定模块，用于对该从机中时钟源进行分频操作以确定所述从机中定时计数器的时间粒度；
接收模块，用于接收来自主机的同步帧；所述同步帧中包括所述主机中定时计数器的第一计数值；
解析模块，用于从机解析所述同步帧得到所述第一计数值；
调整模块，用于根据所述第一计数值和该从机中定时计数器的第二计数值调整该从机的TDMA时隙，以使所述从机的TDMA时隙与所述主机的TDMA时隙保持同步。
7.根据权利要求6所述的主从机TDMA时隙同步校准装置，其特征在于，所述装置还包括：第一设置模块，用于设置所述从机中比较寄存器的第三计数值。
8.根据权利要求7所述的主从机TDMA时隙同步校准装置，其特征在于，所述调整模块包括：第一比较单元，用于在所述第一计数值与所述第二计数值之差为零时，保持该从机中定时计数器的第二计数值不变；
第二比较单元，用于在所述第一计数值大于所述第二计数值，且两者之差为第一数值A时，使该从机中定时计数器的第二计数值延时所述第一数值A个时间粒度之后再控制所述定时计数器重新计数；
第三比较单元，用于在所述第一计数值小于所述第二计数值，且两者之差为第二数值B时，将该从机的比较寄存器中第三计数值减去所述第二数值B得到第四计数值，在所述第二计数值到达所述第四计数值时控制所述定时计数器重新计数。
9.一种主从机TDMA时隙同步校准装置，其特征在于，配置在每个从机中，所述装置包括：第二确定模块，用于对主机中时钟源进行分频操作以确定所述主机中定时计数器的时间粒度；
获取模块，用于获取所述主机中定时计数器的第一计数值；
读取模块，用于读取所述主机中比较寄存器中的第三计数值；
生成模块，用于在所述第一计数值与所述第三计数值相等时，执行预设中断程序生成同步帧发送给至少一个从机，并控制所述定时计数器重新计数；其中，所述同步帧中包括所述主机中定时计数器的第一计数值。
10.根据权利要求9所述的主从机TDMA时隙同步校准装置，其特征在于，所述装置还包括：第二设置模块，用于设置所述主机中比较寄存器的第三计数值。
主从机TDMA时隙同步校准方法及装置
技术领域
[0001] 本申请涉及数据传输技术领域，尤其涉及一种主从机TDMA时隙同步校准方法及装置。
背景技术
[0002] 目前时分多址(Time Division Multiple Access，TDMA)时隙同步的实现方法中，大部分都要依靠RTC时钟或者是GPS模块来提供精准的时钟源进行时隙同步，即需要设置一个RTC(Real-time Clock)时钟源或者全球卫星定位系统(Globle Positioning System，GPS)模块提供精准的时钟信息。之后，利用该时钟信息进行时隙同步。
[0003] 然而，采用RTC时钟源或者GPS模块不仅会增加成本，而且使用时具有局限性。例如，采用GPS模块时，在室内环境下，由于GPS信号较弱或者消失，导致方案无法实现，采用RTC时钟源时，需要对RTC时钟进行校准才能确保时钟信息的准确性。
发明内容
[0004] 为克服相关技术中存在的问题，本申请实施例提供一种主从机TDMA时隙同步校准方法及装置，用以解决相关技术中的技术问题。
[0005] 根据本申请实施例的第一方面，提供一种主从机TDMA时隙同步校准方法，所述方法包括：
[0006] 至少一个从机接收来自主机的同步帧；所述同步帧中包括所述主机中定时计数器的第一计数值；
[0007] 至少一个所述从机解析所述同步帧得到所述第一计数值；
[0008] 针对每个所述从机，根据所述第一计数值和该从机中定时计数器的第二计数值调整该从机的TDMA时隙，以使所述从机的TDMA时隙与所述主机的TDMA时隙保持同步。
[0009] 可选地，至少一个从机接收来自主机的同步帧的步骤之前，所述方法包括：
[0010] 针对每个从机，对该从机中时钟源进行分频操作以确定所述从机中定时计数器的时间粒度；
[0011] 设置所述从机中比较寄存器的第三计数值。
[0012] 可选地，根据所述第一计数值和该从机中定时计数器的第二计数值调整该从机的TDMA时隙的步骤，包括：
[0013] 若所述第一计数值与所述第二计数值之差为零，则保持该从机中定时计数器的第二计数值不变；
[0014] 若所述第一计数值大于所述第二计数值，且两者之差为第一数值A，则使该从机中定时计数器的第二计数值延时所述第一数值A个时间粒度之后再控制所述定时计数器重新计数；
[0015] 若所述第一计数值小于所述第二计数值，且两者之差为第二数值B，则将该从机的比较寄存器中第三计数值减去所述第二数值B得到第四计数值，在所述第二计数值到达所述第四计数值时控制所述定时计数器重新计数。
[0016] 根据本申请实施例的第二方面，提供一种主从机TDMA时隙同步校准方法，所述方法包括：
[0017] 主机获取定时计数器的第一计数值；
[0018] 主机读取比较寄存器中的第三计数值；
[0019] 在所述第一计数值与所述第三计数值相等时，执行预设中断程序生成同步帧发送给至少一个从机，并控制所述定时计数器重新计数。
[0020] 可选地，主机获取定时计数器的第一计数值的步骤之前，所述方法包括：
[0021] 对所述主机中时钟源进行分频操作以确定所述主机中定时计数器的时间粒度；
[0022] 设置所述主机中比较寄存器的第三计数值。
[0023] 根据本申请实施例的第三方面，提供一种主从机TDMA时隙同步校准装置，配置在每个从机中，所述装置包括：
[0024] 接收模块，用于接收来自主机的同步帧；所述同步帧中包括所述主机中定时计数器的第一计数值；
[0025] 解析模块，用于从机解析所述同步帧得到所述第一计数值；
[0026] 调整模块，用于根据所述第一计数值和该从机中定时计数器的第二计数值调整该从机的TDMA时隙，以使所述从机的TDMA时隙与所述主机的TDMA时隙保持同步。
[0027] 可选地，所述装置还包括：
[0028] 第一确定模块，用于对该从机中时钟源进行分频操作以确定所述从机中定时计数器的时间粒度；
[0029] 第一设置模块，用于设置所述从机中比较寄存器的第三计数值。
[0030] 可选地，所述调整模块包括：
[0031] 第一比较单元，用于在所述第一计数值与所述第二计数值之差为零时，保持该从机中定时计数器的第二计数值不变；
[0032] 第二比较单元，用于在所述第一计数值大于所述第二计数值，且两者之差为第一数值A时，使该从机中定时计数器的第二计数值延时所述第一数值A个时间粒度之后再控制所述定时计数器重新计数；
[0033] 第三比较单元，用于在所述第一计数值小于所述第二计数值，且两者之差为第二数值B时，将该从机的比较寄存器中第三计数值减去所述第二数值B得到第四计数值，在所述第二计数值到达所述第四计数值时控制所述定时计数器重新计数。
[0034] 根据本申请实施例的第四方面，提供一种主从机TDMA时隙同步校准装置，其特征在于，配置在每个从机中，所述装置包括：
[0035] 获取模块，用于获取主机中定时计数器的第一计数值；
[0036] 读取模块，用于读取所述主机中比较寄存器中的第三计数值；
[0037] 生成模块，用于在所述第一计数值与所述第三计数值相等时，执行预设中断程序生成同步帧发送给至少一个从机，并控制所述定时计数器重新计数。
[0038] 可选地，所述装置还包括：
[0039] 第二确定模块，用于对所述主机中时钟源进行分频操作以确定所述主机中定时计数器的时间粒度；
[0040] 第二设置模块，用于设置所述主机中比较寄存器的第三计数值。
[0041] 本申请的实施例提供的技术方案可以包括以下有益效果：
[0042] 本申请实施例提供的上述方法，通过接收主机生成的同步帧，然后解析出同步帧中包括的第一计数值，最后根据该第一计数值与本地定时计数中的第二计数值调整该从机的TDMA时隙。可见，本申请直接利用主机和从机各自时钟源进行同步，无需增加RTC时钟源和GPS模块，降低成本的同时提高准确性。
[0043] 应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
[0044] 此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
[0045] 图1是本申请一实施例提供的主从机TDMA时隙同步校准方法的流程示意图；
[0046] 图2是是本申请另一实施例提供的主从机TDMA时隙同步校准方法的流程示意图；
[0047] 图3是是本申请一实施例提供的主从机TDMA时隙同步校准装置的框图；
[0048] 图4是是本申请另一实施例提供的主从机TDMA时隙同步校准装置的框图；
[0049] 图5是是本申请又一实施例提供的主从机TDMA时隙同步校准装置的框图；
[0050] 图6是是本申请再一实施例提供的主从机TDMA时隙同步校准装置的框图；
[0051] 图7是是本申请又一实施例提供的主从机TDMA时隙同步校准装置的框图。
具体实施方式
[0052] 这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。
[0053] 图1是根据一示例性实施例示出的主从机TDMA时隙同步校准方法的流程示意图。如图1所示，该主从机TDMA时隙同步校准方法，包括：
[0054] 步骤101，至少一个从机接收来自主机的同步帧；所述同步帧中包括所述主机中定时计数器的第一计数值；
[0055] 步骤102，至少一个所述从机解析所述同步帧得到所述第一计数值；
[0056] 步骤103，针对每个所述从机，根据所述第一计数值和该从机中定时计数器的第二计数值调整该从机的TDMA时隙，以使所述从机的TDMA时隙与所述主机的TDMA时隙保持同步。
[0057] 下面针对主机与至少一个从机交互过程，详细说明上述主从机TDMA时隙同步校准方法。
[0058] 本申请实施例中，利用主机和从机中微控制器MCU里面自带的时钟源为TDMA时隙同步的时钟源。
[0059] 首先，本申请一实施例中，对主机中微控制器MCU的时钟源进行分频操作，以确定主机中定时计数器的时间粒度。每个时间粒度通常为毫秒级别。然后，设置主机中比较寄存器的工作模式，例如，使能定时计数器的自动重加载功能即重新计数，并且设置主机中比较寄存器的第三计数值。当定时计数器的第一计数值与比较寄存器的第三计数值相等时，主机中控制器便会产生中断信号来执行预设中断程序，同时定时计数器的第一计数值自动清零并重新计数。
[0060] 例如，定义一个TDMA的时隙为20ms，则可以通过设置定时计数器的第一计数值来达到每次计数值为20ms，在到达20ms时产生一个中断信号来执行预设中断程序，并重新开始计数。
[0061] 通常情况下，一个TDMA系统中会存在一个主机和至少一个从机的情况，因此，由于主机和从机启动定时计数器的时刻不一样，所以从机需要进行TDMA时隙的校准才能跟主机的时隙进行同步。
[0062] 为使从机的时隙跟主机的时隙保持一致，本申请一实施例中构造一个同步帧并将主机的定时计数器的第一计数值发送给至少一个从机进行参考。然后，每个从机通过解析同步帧得到该同步帧中携带的第一计数值，然后跟本地的第二计数值进行比较，最后第一计数值和第二计数值两者之差来调整本地定时计数器的第二计数值，从而达到校准时隙的目的。
[0063] 本申请一实施例中，主机定时向每个从机发送同步帧，以使每个从机与主机进行TDMA时隙同步，如图2所示，包括：
[0064] 步骤201：在第一计数值和第二计数值相同，即两者之差为零，则该从机的本地定时计数器不需要进行校准操作。
[0065] 步骤202：同步帧携带的第一计数值大于从机中第二计数值，且第一计数值与第二计数值两者之差为第一数值A，该从机根据第一数值A来调整本地定时计数器的第二计数值。这种情况需要在定时计数器的第二计数值的基础上增加上述第一数值A，使得从机的定时计数器延后A个时间粒度后才触发中断并重新加载计数值，从而确保从机在重新加载计数值后，该从机的第二计数值与主机中第一计数值保持同步。
[0066] 步骤203：同步帧携带的第一计数值小于从而中第二计数值，且第一计数值和第二计数值两者之差为第二数值B，从机根据第二数值B来调整本地定时计数器的第二计数值。此时，需要在第二计数值的基础上减法第二计数值B，使得从机的定时计数器提前B个时间粒度后触发中断并重新加载计数值，从而确保从机在重新加载计数值后，本地定时计数器的第二计数值与主机的第一计数值保持同步。
[0067] 至此，本申请实施例中，利用主机和从机中微控制器MCU里面都自带有时钟源，作为TDMA时隙同步的时钟源，可以实现主机和从机同步。可见，本申请的方案实现简单，适用性较强，不需要增加额外的器件成本。
[0068] 根据本申请另一实施例提供一种主从机TDMA时隙同步校准装置，配置在每个从机中，如图3所示，所述装置包括：
[0069] 接收模块301，用于接收来自主机的同步帧；所述同步帧中包括所述主机中定时计数器的第一计数值；
[0070] 解析模块302，用于从机解析所述同步帧得到所述第一计数值；
[0071] 调整模块303，用于根据所述第一计数值和该从机中定时计数器的第二计数值调整该从机的TDMA时隙，以使所述从机的TDMA时隙与所述主机的TDMA时隙保持同步。
[0072] 可选地，如图4所示，所述装置还包括：
[0073] 第一确定模块401，用于对该从机中时钟源进行分频操作以确定所述从机中定时计数器的时间粒度；
[0074] 第一设置模块402，用于设置所述从机中比较寄存器的第三计数值。
[0075] 可选地，如图5所示，所述调整模块包括：
[0076] 第一比较单元501，用于在所述第一计数值与所述第二计数值之差为零时，保持该从机中定时计数器的第二计数值不变；
[0077] 第二比较单元502，用于在所述第一计数值大于所述第二计数值，且两者之差为第一数值A时，使该从机中定时计数器的第二计数值延时所述第一数值A个时间粒度之后再控制所述定时计数器重新计数；
[0078] 第三比较单元503，用于在所述第一计数值小于所述第二计数值，且两者之差为第二数值B时，将该从机的比较寄存器中第三计数值减去所述第二数值B得到第四计数值，在所述第二计数值到达所述第四计数值时控制所述定时计数器重新计数。
[0079] 根据本申请实施例的第四方面，提供一种主从机TDMA时隙同步校准装置，配置在每个从机中，如图6所示，所述装置包括：
[0080] 获取模块601，用于获取所述主机中定时计数器的第一计数值；
[0081] 读取模块602，用于读取所述主机中比较寄存器中的第三计数值；
[0082] 生成模块603，用于在所述第一计数值与所述第三计数值相等时，执行预设中断程序生成同步帧发送给至少一个从机，并控制所述定时计数器重新计数。
[0083] 可选地，如图7所示，所述装置还包括：
[0084] 第二确定模块701，用于对所述主机中时钟源进行分频操作以确定所述主机中定时计数器的时间粒度；
[0085] 第二设置模块702，用于设置所述主机中比较寄存器的第三计数值[0086] 关于上述实施例中的装置，其中各个单元或者模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。
[0087] 本领域技术人员在考虑说明书及实践这里公开的公开后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求指出。
[0088] 应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。
