一种提高对可控硅调光器兼容性的LED驱动芯片及电路

摘要

本发明提供一种提高对可控硅调光器兼容性的LED驱动芯片及电路，该芯片连接至一包括可控硅调光器和输入电流采样电阻的外围电路，包括一迟滞比较器、一跨导模块、一第一NMOS管、一第一PMOS管、一第二PMOS管、一第二NMOS管、一补偿电容、一隔离电容、一第一比较器、及一驱动模块。本发明并不通过直接下拉母线电压Vin来使输入电流增加，输入电流增加的部分依然作为输出电流的一部分，所以相对于图1的现有技术效率明显提高，特别是在输出电流较小的情况下，效率改善明显，另外，本发明无需采用高压MOS管且无需额外增加芯片管脚，从而降低成本。

权利要求

1.一种提高对可控硅调光器兼容性的LED驱动芯片，连接至一包括可控硅调光器和输入电流采样电阻的外围电路，且一输入电流流过所述可控硅调光器和输入电流采样电阻，其特征在于，该芯片包括：一迟滞比较器，其正输入端连接一内部基准电压端，负输入端连接所述外围电路以接收所述输入电流流过所述输入电流采样电阻产生的电压；

一跨导模块，其正输入端连接一内部基准电流端，负输入端连接一输出电流反馈端；

一第一NMOS管，其栅极连接所述跨导模块的输出端；

一第一PMOS管，其栅极通过一第一反相器连接所述迟滞比较器的输出端，源极连接一芯片内部电源，漏极连接所述第一NMOS管的漏极；

一第二PMOS管，其源极通过一第一电流源连接所述芯片内部电源，栅极连接所述迟滞比较器的输出端，漏极连接所述第一NMOS管的源极；

一第二NMOS管，其栅极连接所述迟滞比较器的输出端，漏极连接所述第一NMOS管的源极，源极通过一第二电流源接地；

一补偿电容，其上极板连接所述跨导模块的输出端，下极板接地；

一隔离电容，其上极板连接所述第一NMOS管的源极，下极板接地；

一第一比较器，其正输入端连接一锯齿波产生电路，负输入端连接所述第一NMOS管的源极；以及一驱动模块，其输入端通过一开关逻辑模块连接所述第一比较器的输出端，输出端连接所述外围电路以及所述开关逻辑模块的输入端。

2.根据权利要求1所述的提高对可控硅调光器兼容性的LED驱动芯片，其特征在于，所述锯齿波产生电路包括：一第二反相器，其输入端连接所述开关逻辑模块的输出端；

一第三PMOS管，其栅极连接所述第二反相器的输出端，源极通过一第三电流源连接所述芯片内部电源，漏极连接所述锯齿波产生电路的输出端；

一第三NMOS管，其栅极连接所述第二反相器的输出端，源极接地，漏极连接所述锯齿波产生电路的输出端；以及一斜坡电容，其上极板连接所述锯齿波产生电路的输出端，下极板接地。

3.根据权利要求1所述的提高对可控硅调光器兼容性的LED驱动芯片，其特征在于，所述开关逻辑模块包括一第二比较器和一RS触发器，其中，所述第二比较器的正输入端连接所述驱动模块的输出端，负输入端接地；

所述RS触发器的置位端连接所述第二比较器的输出端，复位端连接所述第一比较器的输出端，输出端连接所述驱动模块的输入端。

4.一种提高对可控硅调光器兼容性的LED驱动电路，其包括一LED驱动芯片和一外围电路，其特征在于，所述LED驱动芯片为前述权利要求1-3中任一项所述的提高对可控硅调光器兼容性的LED驱动芯片。

5.根据权利要求4所述的提高对可控硅调光器兼容性的LED驱动电路，其特征在于，所述外围电路包括：一交流电源；

所述可控硅调光器，其输入端连接所述交流电源的正输出端；

所述输入电流采样电阻，其一端连接所述迟滞比较器的第二输入端，另一端接地；

一整流电路，其正输入端连接所述调光器的输出端，负输入端连接所述交流电源的负输出端，负输出端连接所述迟滞比较器的第二输入端；

一变压器，其原边异名端连接所述整流电路的正输出端，副边异名端连接一LED负载的负极；

一功率MOS管，其栅极连接所述驱动模块的输出端，漏极连接所述变压器的原边同名端；

一输出电压采样电阻，其一端连接所述功率MOS管的源极，另一端接地；以及一续流二极管，其阳极连接所述变压器的副边同名端，阴极连接所述LED负载的阳极。

6.根据权利要求5所述的提高对可控硅调光器兼容性的LED驱动电路，其特征在于，所述外围电路还包括一钳位二极管，其阴极连接所述迟滞比较器的第二输入端，阳极接地。

说明书

一种提高对可控硅调光器兼容性的LED驱动芯片及电路

技术领域

[0001] 本发明涉及LED驱动领域，尤其涉及一种提高对可控硅调光器兼容性的LED驱动芯片及电路。

背景技术

[0002] 可控硅调光器作为传统照明灯具的调光设备，具有成本低，电路简单可靠，调光效果好等优点。因此可控硅调光器成为白炽灯等传统照明灯具最为广泛使用的调光设备。随着LED灯对传统照明灯具的逐步替代，市场要求LED驱动电路也必须兼容可控硅调光器。

[0003] 由于白炽灯等传统照明灯具属于阻性负载，可控硅调光器对于阻性负载有天然的自适性。而LED属于电流驱动的负载，当LED电流较小，驱动电路输入电流小于可控硅调光器的保持电流时，该可控硅调光器将无法正常开启和维持，从而导致LED灯闪。为了防止灯闪，要求LED驱动电路提高对可控硅调光器的兼容性，以使电路输入电流始终大于可控硅调光器的保持电流。

[0004] 图1示出了现有的提高对可控硅调光器兼容性的LED驱动电路。如图1所示，驱动电路输入电流Iin'由交流电源AC'提供，该输入电流首先流过可控硅调光器11'，而后经整流电路12'整流后流过电阻Rdet'产生电压vdet'。放大器21'的正负输入信号分别为vdet'和vref'，输出端与高压MOS管M0'的栅极相连。当流过可控硅调光器11'的电流减小时，vdet'从负压上升，放大器21'将Vdet'与vref'比较，以根据比较结果控制MOS管M0'导通，并通过限流电阻R1'对母线电压Vin'下拉，从而增大输入电流，保证流过可控硅调光器11'的电流大于其保持电流。

[0005] 上述LED驱动电路虽然能够提高对可控硅调光器的兼容性，但其仍具有如下缺点：

[0006] (1)MOS管M0'必须为高压管，增加了面积与成本。

[0007] (2)由MOS管M0'下拉增加的输入电流通过限流电阻R1'和M0'直接流到地，增加了损耗影响效率。

[0008] (3)在LED驱动电路中，放大器一般集成在LED驱动芯片内。在此基础上，如果高压MOS管M0'设置在芯片外部作为外围电路，则会增加系统成本，同时放大器21'的输出端必须通过芯片外部管脚与该高压MOS管M0'相连，所以芯片必须另外增加了一个管脚，增加了芯片成本；如果高压MOS管M0'集成在芯片内部，放大器21'的输出端可直接与高压MOS管M0'的栅极相连，但该高压MOS管21'的漏极必须通过电阻R1'连接到芯片外部与整流电路12'的正输出端相连的母线上，所以芯片仍需增加一个额外的管脚。

发明内容

[0009] 针对上述现有技术的不足，本发明的目的在于提供一种提高对可控硅调光器兼容性的LED驱动芯片及电路，其无需采用高压MOS管且无需额外增加芯片管脚，从而降低成本，同时增加的输入电流不会直接流入地，从而有效降低损耗，提高效率。

[0010] 为了实现上述目的，本发明采用如下技术方案：

[0011] 一种提高对可控硅调光器兼容性的LED驱动芯片，连接至一包括可控硅调光器和输入电流采样电阻的外围电路，且一输入电流流过所述可控硅调光器和输入电流采样电阻，该芯片包括：

[0012] 一迟滞比较器，其正输入端连接一内部基准电压端，负输入端连接所述外围电路以接收所述输入电流流过所述输入电流采样电阻产生的电压；

[0013] 一跨导模块，其正输入端连接一内部基准电流端，负输入端连接一输出电流反馈端；

[0014] 一第一NMOS管，其栅极连接所述跨导模块的输出端；

[0015] 一第一PMOS管，其栅极通过一第一反相器连接所述迟滞比较器的输出端，源极连接一芯片内部电源，漏极连接所述第一NMOS管的漏极；

[0016] 一第二PMOS管，其源极通过一第一电流源连接所述芯片内部电源，栅极连接所述迟滞比较器的输出端，漏极连接所述第一NMOS管的源极；

[0017] 一第二NMOS管，其栅极连接所述迟滞比较器的输出端，漏极连接所述第一NMOS管的源极，源极通过一第二电流源接地；

[0018] 一补偿电容，其上极板连接所述跨导模块的输出端，下极板接地；

[0019] 一隔离电容，其上极板连接所述第一NMOS管的源极，下极板接地；

[0020] 一第一比较器，其正输入端连接一锯齿波产生电路，负输入端连接所述第一NMOS管的源极；以及

[0021] 一驱动模块，其输入端通过一开关逻辑模块连接所述第一比较器的输出端，输出端连接所述外围电路以及所述开关逻辑模块的输入端。

[0022] 进一步地，所述锯齿波产生电路包括：

[0023] 一第二反相器，其输入端连接所述开关逻辑模块的输出端；

[0024] 一第三PMOS管，其栅极连接所述第二反相器的输出端，源极通过一第三电流源连接所述芯片内部电源，漏极连接所述锯齿波产生电路的输出端；

[0025] 一第三NMOS管，其栅极连接所述第二反相器的输出端，源极接地，漏极连接所述锯齿波产生电路的输出端；以及

[0026] 一斜坡电容，其上极板连接所述锯齿波产生电路的输出端，下极板接地。

[0027] 进一步地，所述开关逻辑模块包括一第二比较器和一RS触发器，其中，[0028] 所述第二比较器的正输入端连接所述驱动模块的输出端，负输入端接地；

[0029] 所述RS触发器的置位端连接所述第二比较器的输出端，复位端连接所述第一比较器的输出端，输出端连接所述驱动模块的输入端。

[0030] 本发明另一方面提供一种提高对可控硅调光器兼容性的LED驱动电路，其包括一LED驱动芯片和一外围电路，其特征在于，所述LED驱动芯片为前述提高对可控硅调光器兼容性的LED驱动芯片。

[0031] 进一步地，所述外围电路包括：

[0032] 一交流电源；

[0033] 所述可控硅调光器，其输入端连接所述交流电源的正输出端；

[0034] 所述输入电流采样电阻，其一端连接所述迟滞比较器的第二输入端，另一端接地；

[0035] 一整流电路，其正输入端连接所述调光器的输出端，负输入端连接所述交流电源的负输出端，负输出端连接所述迟滞比较器的第二输入端；

[0036] 一变压器，其原边异名端连接所述整流电路的正输出端，副边异名端连接一LED负载的负极；

[0037] 一功率MOS管，其栅极连接所述驱动模块的输出端，漏极连接所述变压器的原边同名端；

[0038] 一输出电压采样电阻，其一端连接所述功率MOS管的源极，另一端接地；以及[0039] 一续流二极管，其阳极连接所述变压器的副边同名端，阴极连接所述LED负载的阳极。

[0040] 进一步地，所述外围电路还包括一钳位二极管，其阴极连接所述迟滞比较器的第二输入端，阳极接地。

[0041] 通过采用上述技术方案，本发明具有如下有益效果：

[0042] (1)本发明无需通过对母线电压直接泻放电流来实现流过可控硅调光器的电路输入电流始终大于可控硅保持电流，从而不需要增加高压管且不需要额外增加芯片管脚，降低了成本。

[0043] (2)本发明通过快速增加功率MOS管的开关导通时间来增大驱动电路输入电流，增大的输入电流并不会通过电阻直接泻放到地，从而有效降低损耗提高效率。

[0044] (3)外围电路中增设了钳位二极管，当输入电流较大时，输入电流采样电阻两端的压降将被钳位二极管钳位，从而大部分输入电流流过钳位二极管时压降不变，因此降低了输入电流采样电阻的损耗。

附图说明

[0045] 图1为现有对可控硅调光器兼容的LED驱动电路的电路原理图；

[0046] 图2为本发明对可控硅调光器兼容的LED驱动电路的电路原理图；

[0047] 图3为图2中的LED驱动电路的工作时序图；

[0048] 图4图2中的锯齿波产生电路的电路原理图；

[0049] 图5为图2中的开关逻辑模块的电路原理图。

具体实施方式

[0050] 下面根据附图，给出本发明的较佳实施例，并予以详细描述，使能更好地理解本发明的功能、特点。

[0051] 如图2所示，本发明一种提高对可控硅调光器兼容性的LED驱动电路包括一外围电路1及一LED驱动芯片2。其中，外围电路1为通用电路，其包括交流电源AC、可控硅调光器11、整流电路12、变压器T0、输出电压采样电阻Rcs、功率MOS管M0、续流二极管D0、LED负载、输入电流采样电阻Rdet以及钳位二极管D1；LED驱动芯片2为本发明的核心，其包括迟滞比较器21、跨导模块Gm、第一反相器Inv1、补偿电容Ccomp、隔离电容Ccompbf、第一NMOS管M1、第二NMOS管M4，第一PMOS管M2、第二PMOS管M3、第一电流源I0、第二电流源I1、第一比较器Cmp1、锯齿波产生电路22、开关逻辑模块swotich_logic以及驱动模块DRV。

[0052] 下面结合图2详细介绍上述各部件的功能以及它们之间的相互连接关系：

[0053] 交流电源AC用于提供电路输入电流Iin，其正输出端与可控硅调光器11的输入端相连，其负输出端与整流电路12的负输入端相连。

[0054] 可控硅调光器11用于调光，其输入端与交流电源AC的正输出端相连，其输出端与整流电路12的正输入端相连。

[0055] 整流电路12用于使输入电流整流，其正输入端与可控硅调光器11的输出端相连，其负输入端与交流电源AC的负输出端相连；整流电路12的正输出端与变压器T0原边的高端相连，其负输出端与迟滞比较器21的负输入端相连。

[0056] 迟滞比较器21用于实时检测判断输入电流是否过小，其正输入端与一内部基准电压端相连以接收一内部基准电压vref1，负输入端与输入电流采样电阻Rdet的一端相连以接收输入电流流过Rdet产生的电压vdet；其输出端与PMOS管M3、NMOS管M4的栅极以及反相器Inv1的输入端相连以输出信号ics。

[0057] 跨导模块Gm用于LED恒流环路的调整，通过将输出反馈电流Io_fb与一内部基准电流vref比较，根据比较结果输出固定比例的补偿电容电压comp，以控制功率MOS管M0的导通时间从而实现恒流效果。跨导模块Gm的正输入端与内部基准电流端相连并接收内部基准电流vref，负输入端与输出电流反馈端相连，并接收输出电流反馈信号Io_fb；其输出端与补偿电容Ccomp的上极板相连，并输出补偿电容电压comp。

[0058] 反相器Inv1实现一般的逻辑反向作用，其输入端与迟滞比较器21的输出端相连，其输出端与PMOS管M2的栅极相连。

[0059] 补偿电容Ccomp是环路恒流控制的需要，用于将跨导模块Gm的输出信号转变为低频直流电压来控制开关M0导通，其上极板与跨导模块Gm的输出端线相连，其下极板接地。

[0060] 隔离电容Ccompbf用于在compbf与comp暂时隔离时，快速增加功率MOS管M0的导通时间，迅速提高输入电流。隔离电容Ccompbf的上极板与NMOS管M1的源极相连，其下极板接地。

[0061] NMOS管M1用于实现compbf与comp的隔离，其漏极与PMOS管M2的漏极相连，M1的栅极与跨导模块Gm的输出端相连，M1的源极与隔离电容Ccompbf的上极板相连。

[0062] NMOS管M4为下拉导通管，其漏极与PMOS管M3的漏极相连，M4的栅极与迟滞比较器21的输出端相连，M4的源极与电流源I1的输入端相连。

[0063] PMOS管M2为上拉导通管，其源极与芯片内部电源VDD相连，M2的栅极与反相器Inv1的输出端相连，M2的漏极与NMOS管M1的漏极相连。

[0064] PMOS管M3为上拉导通管，其源极与电流源I0的输出端相连，M3的栅极与迟滞比较器21的输出端相连，M3的漏极与NMOS管M4的漏极相连。

[0065] 电流源I0提供上拉电流，其输入端与芯片内部电源VDD相连，其输出端于PMOS管M3的源极相连。

[0066] 电流源I1提供下拉电流，其输入端与NMOS管M4的输入端相连，其输出端接地。

[0067] 第一比较器Cmp1用于将电压信号compbf与一锯齿波进行比较，以生成控制M0导通的方波信号ton，其正输入端与隔离电容Ccompbf的上极板相连，其负输入端与锯齿波产生电路22的输出端相连，其输出端与开关逻辑模块switch_logic的输入端相连。

[0068] 锯齿波产生电路22用于产生锯齿波vramp，其输出端与第一比较器Cmp1的负输入端相连。

[0069] 开关逻辑模块switch_logic用于产生方波信号swon控制开关管的通断，其输入端与第一比较器Cmp1的输出端相连，其输出端与驱动模块DRV的输入端相连。

[0070] 驱动模块DRV为LED驱动芯片中通用的模块，用于驱动功率MOS管M0导通，其输入端与开关逻辑模块switch_logic的输出端相连，其输出端与功率MOS管M0的栅极和开关逻辑模块switch_logic的输入端连接。

[0071] 变压器T0用于实现变压功能，其原边异名端与整流电路12的正输出端相连，其原边同名端与功率MOS管M0的漏极相连。其副边同名端与续流二极管D0的阳极相连，其副边异名端与LED负载的阴极相连。

[0072] 续流二极管用于实现续流功能，其阳极与变压器T0副边同名端相连，其阴极与LED负载的阳极相连。

[0073] 输入电流采样电阻Rdet用于采样输入电流信号，其一端与迟滞比较器21的负输入段信号vdet相连，另一端接地。

[0074] 钳位二极管D1用于实现钳位功能，其阳极接地，其阴极与迟滞比较器21的负输入端相连。

[0075] 输出电压采样电阻Rcs用于采样输出电压，其一端与功率MOS管M0的源极相连，另一端接地。

[0076] 功率MOS管M0，其漏极与变压器T0的原边同名端相连，其栅端与驱动模块DRV的输出端相连，其源极与输出电压采样电阻Rcs的一端相连。

[0077] 本发明采用的锯齿波产生电路22如图4所示，包括：一第二反相器Inv2，其输入端连接开关逻辑模块的输出端以接收开关信号swon；一第三PMOS管M5，其栅极连接第二反相器Inv2的输出端，源极通过一第三电流源I2连接芯片内部电源VDD，漏极连接锯齿波产生电路22的输出端；一第三NMOS管M6，其栅极连接第二反相器Inv2的输出端，源极接地，漏极连接锯齿波产生电路22的输出端；以及一斜坡电容Cramp，其上极板连接锯齿波产生电路22的输出端，下极板接地。本发明的锯齿波产生电路22的工作原理为：PMOS管M5控制电流源I2对电容Cramp充电，NMOS管M6控制电容Cramp的放电。当swon为高时，电流源I2对电容Cramp充电，电容上极板的电压vramp线性上升；当swon为低时，电流源I2被M5断开，M5迅速对电容Cramp放电。

[0078] 此外，本发明中开关逻辑模块switch_logic的电路结构如图5所示，包括一第二比较器Cmp2和一RS触发器23。其中，第二比较器Cmp2的正输入端接驱动模块DRV的输出端，负输入端接地；RS触发器23的置位端接第二比较器Cmp2的输出端，复位端接第一比较器Cmp1的输出端，输出端接驱动模块DRV的输入端。

[0079] 结合图2和图3，本发明的工作原理如下：当输入电流减小时，vdet从负压逐渐上升；当vdet电压上升到大于内部基准电压vref1时，迟滞比较器21的输出信号ics翻转为低电平，此时PMOS管M2和NMOS管M4关断，PMOS管M3导通；由于隔离电容Ccompbf的容值比较小，只有1～3pF，compbf电压将被电流源I0迅速充高，从而使得第一比较器Cmp1输出的ton高电平时间迅速增加，功率MOS管M0的导通时间增大；由于输入电流将随M0的导通时间增大而增大，因而输入电流被迅速增加。

[0080] 随着电路输入电流的增加，vdet开始下降，当vdet负压降至迟滞比较器21的迟滞比较点时，ics重新翻转为高电平。此时PMOS管M3关断，PMOS管M2和NMOS管M4导通，compbf快速下降并恢复到补偿电容Ccomp上的电压与NMOS管M1的栅源电压之差，环路依然保持恒流输出效果。当输入电流较大时，输入电流采样电阻Rdet两端的压降被二极管D1钳位，从而降低损耗。

[0081] 可见，本发明并非通过直接下拉母线电压Vin来使输入电流增加，输入电流增加的部分依然作为输出电流的一部分，所以相对于图1的现有技术效率明显提高，特别是在输出电流较小的情况下，效率改善更为明显。

[0082] 以上记载的，仅为本发明的较佳实施例，并非用以限定本发明的范围，本发明的上述实施例还可以做出各种变化。即凡是依据本发明申请的权利要求书及说明书内容所作的简单、等效变化与修饰，皆落入本发明专利的权利要求保护范围。