本发明公开了一种电荷泵电路，包括：基本电荷泵电路，用于在时钟信号的控制下将低压直流转换为第二高压输出V2，并连接至译码器模块；传输隔离电路，用于将该基本电荷泵电路的第二高压输出V2隔离输出产生一电压略低的第一高压电压V1；采样电路，用于对第一高压输出V1进行采样得到采样电压，将采样电压与一基准电压进行比较并输出数字化的时钟控制信号ENCLK至该基本电荷泵电路；译码器模块，用于在控制信号的控制下将该第二高压输出V2和第一高压输出V1分别连接至选定单元的控制栅和字线,本发明可实现第一高压输出V1和第二高压输出V2的电荷泵的共享，减少芯片面积。
基本电荷泵电路，为通用电路，用于在时钟信号的控制下将低压直流转换为第二高压输出V2，并连接至译码器模块，该基本电荷泵电路包括电荷泵和时钟电路，该电荷泵在该时钟电路的输出CLK的控制下将低压直流转换为该第二高压输出V2；
传输隔离电路，用于将该基本电荷泵电路的第二高压输出V2隔离输出产生一电压略低的第一高压电压V1；
采样电路，用于对第一高压输出V1进行采样得到采样电压，将采样电压与一基准电压进行比较并输出数字化的时钟控制信号ENCLK至该基本电荷泵电路；
译码器模块，用于在控制信号的控制下将该第二高压输出V2和第一高压输出V1分别连接至选定单元的控制栅和字线。
2.如权利要求1所述的一种电荷泵电路，其特征在于：该传输隔离电路包括一NMOS管与一PMOS管。
3.如权利要求2所述的一种电荷泵电路，其特征在于：该NMOS管的栅极和漏极接该第二高压输出V2，该PMOS管的源极和衬底接该第二高压输出V2，该NMOS管的源极和衬底、该PMOS管的栅极和漏极相连组成第一高压电压V1输出节点连接至该译码器模块。
4.如权利要求3所述的一种电荷泵电路，其特征在于：该NMOS管为低阈值NMOS管。
5.如权利要求3所述的一种电荷泵电路，其特征在于：该PMOS管为低阈值PMOS管。
6.如权利要求3所述的一种电荷泵电路，其特征在于：该译码器模块包括控制栅译码器和字线译码器，用于在控制信号的控制下将该第二高压输出V2和第一高压输出V1分别连接至选定单元的控制栅和字线。
7.如权利要求6所述的一种电荷泵电路，其特征在于：该基本电荷泵电路的电荷泵的第二高压输出V2连接至该控制栅译码器的输入端、该NMOS管的栅极和漏极、该PMOS管的源极和衬底，该NMOS管的源极和衬底、PMOS管的栅极和漏极与该字线译码器的输入端相连组成该第一高压输出V1输出节点。
8.如权利要求7所述的一种电荷泵电路，其特征在于：该采样电路包括分压电路和比较器，该分压电路用于对第一高压输出V1进行采样得到采样电压，该比较器用于将该采样电压与该基准电压进行比较并输出数字化的时钟控制信号ENCLK至该基本电荷泵电路的时钟电路的控制端。
9.如权利要求8所述的一种电荷泵电路，其特征在于：该NMOS管的源极和衬底、该PMOS管的栅极和漏极与该译码器模块的字线译码器的输入端以及该分压电路的输入端相连组成第一高压电压V1输出节点，该分压电路的另一输入端接地，其输出端连接至该比较器的一输入端，该比较器的另一输入端连接参考电压，该比较器的输出端连接至该时钟电路的控制端。
一种电荷泵电路
技术领域
[0001] 本发明涉及一种电荷泵电路，特别是涉及一种P型镜像位闪存的电荷泵电路。
背景技术
[0002] 在半导体存储装置中，电可擦可编程只读存储器(EEPROM)(flash memory)是一种易失性存储器，且属于可擦除可编程只读存储器(Erasable Programmable Read-Only Memory，EPROM)。电可擦可编程只读存储器(EEPROM)的优点是其可针对整个存储器区块进行擦除，且擦除速度快，约需一至两秒。因此，近年来，电可擦可编程只读存储器(EEPROM)已运用于各种消费性电子产品中，例如：数码相机、数码摄影机、移动电话或笔记本电脑等。
[0003] 图1为现有技术中一种镜像位N型电可擦可编程只读存储器单元的结构示意图。该镜像位N型电可擦可编程只读存储器单元，包括：N型半导体衬底(P_sub)，其上设置N-Well(N阱)；第一位线BL0和第二位线BL1，分别连接于N-Well(N阱)的两侧；第一浮栅CG0与第二浮栅CG1，设置于N-Well(N阱)上方及位于第一位线BL0和第二位线BL1之间；字线WL，位于第一浮栅CG0和第二浮栅CG1之间。
[0004] 现有技术之N型电可擦可编程只读存储器的闪存单元操作模式及其电压列表如下表1所示：
[0005] 表1闪存单元操作模式及其电压列表(V1≤V2)
[0006]
[0007]
[0008] 现有的电荷泵需要分别产生V1和V2，这样电路只能按照各自最大负载的情形进行设计，实际进行操作的时候V1和V2同时出现最大负载的情形很少，即便出现也可以依靠电容维持一下，这种设计则会造成面积的浪费。
发明内容
[0009] 为克服上述现有技术存在的不足，本发明之目的在于提供一种电荷泵电路，以实现第一高压输出V1和第二高压输出V2的电荷泵的共享，减少芯片面积。
[0010] 为达上述及其它目的，本发明提出一种电荷泵电路，包括：
[0011] 基本电荷泵电路，用于在时钟信号的控制下将低压直流转换为第二高压输出V2，并连接至译码器模块；
[0012] 传输隔离电路，用于将该基本电荷泵电路的第二高压输出V2隔离输出产生一电压略低的第一高压电压V1；
[0013] 采样电路，用于对第一高压输出V1进行采样得到采样电压，将采样电压与一基准电压进行比较并输出数字化的时钟控制信号ENCLK至该基本电荷泵电路；
[0014] 译码器模块，用于在控制信号的控制下将该第二高压输出V2和第一高压输出V1分别连接至选定单元的控制栅和字线。
[0015] 进一步地，该电荷泵电路包括电荷泵和时钟电路，该电荷泵在该时钟电路的输出CLK的控制下将低压直流转换为该第二高压输出V2。
[0016] 进一步地，该传输隔离电路包括一NMOS管与一PMOS管。
[0017] 进一步地，该NMOS管的栅极和漏极接该第二高压输出V2，该PMOS管的源极和衬底接该第二高压输出V2，该NMOS管的源极和衬底、该PMOS管的栅极和漏极相连组成第一高压电压V1输出节点连接至该译码器模块。
[0018] 进一步地，该NMOS管低阈值NMOS管。
[0019] 进一步地，该PMOS管低阈值PMOS管
[0020] 进一步地，该译码器模块包括控制栅译码器和字线译码器，用于在控制信号的控制下将该第二高压输出V2和第一高压输出V1分别连接至选定单元的控制栅和字线。
[0021] 进一步地，该基本电荷泵电路的电荷泵的第二高压输出V2连接至该控制栅译码器的输入端、该NMOS管的栅极和漏极、该PMOS管的源极和衬底，该NMOS管的源极和衬底、PMOS管的栅极和漏极与该字线译码器的输入端相连组成该第一高压输出V1输出节点。
[0022] 进一步地，该采样电路包括分压电路和比较器，该分压电路用于对第一高压输出V1进行采样得到采样电压，该比较器用于将该采样电压与该基准电压进行比较并输出数字化的时钟控制信号ENCLK至该基本电荷泵电路的时钟电路的控制端。
[0023] 进一步地，该NMOS管的源极和衬底、该PMOS管的栅极和漏极与该译码器模块的字线译码器的输入端以及该分压电路的输入端相连组成第一高压电压V1输出节点，该分压电路的另一输入端接地，其输出端连接至该比较器的一输入端，该比较器的另一输入端连接该参考电压，该比较器的输出端连接至该时钟电路的控制端。
[0024] 与现有技术相比，本发明一种电荷泵电路可使得使得字线上的第一高压输出V1得到精确控制，第二高压输出V2的变化对0cell的电流没有影响，这样可以实现第一高压输出V1和第一高压输出V2的电荷泵的共享，减少芯片面积。
附图说明
[0025] 图1为现有技术中一种镜像位N型电可擦可编程只读存储器单元的结构示意图；
[0026] 图2为本发明一种电荷泵电路的电路结构示意图；
[0027] 图3为本发明具体实施例的仿真示意图。
具体实施方式
[0028] 以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
[0029] 图2为本发明一种电荷泵电路的电路结构示意图。如图2所示，本发明一种电荷泵电路，包括基本电荷泵电路10、传输隔离电路20、采样电路30以及译码器模块40。
[0030] 其中，基本电荷泵电路10由电荷泵和时钟电路组成，为通用电路，用于在时钟电路的输出CLK的控制下将低压直流转换为第二高压输出V2，并连接至译码模块40的控制栅译码器的输入端；传输隔离电路20包括一低阈值NMOS管N1和一低阈值PMOS管P1，用于将基本电荷泵电路10的第二高压输出V2隔离输出产生一电压略低的第一高压电压V1，并连接至译码器模块40的字线译码器的输入端；采样电路30由分压电路和比较器CMP组成，分压电路用于对第一高压电压V1进行采样得到采样电压，比较器用于将采样电压与基准电压Vref进行比较并输出数字化的时钟控制信号ENCLK并连接至基本电荷泵电路10的时钟电路的控制端；译码器模块40由控制栅译码器和字线译码器组成，为存储器(如N型镜像位闪存)的译码电路，用于在控制信号(未示出)的控制下将第二高压输出V2和第一高压输出V1分别连接至选定单元的控制栅和字线。
[0031] 基本电荷泵电路10的电荷泵的第二高压输出V2连接至译码器模块40之控制栅译码器的输入端、低阈值NMOS管N1的栅极和漏极、低阈值PMOS管P1的源极和衬底，低阈值NMOS管N1的源极和衬底、低阈值PMOS管P1的栅极和漏极与译码器模块40之字线译码器的输入端以及分压电路的输入端相连组成第一高压输出V1输出节点，分压电路的另一输入端接地，其输出端连接至比较器CMP的一输入端，比较器CMP的另一输入端连接参考电压Vref，比较器CMP的输出端ENCLK连接至基本电荷泵电路10的时钟电路的控制端，基本电荷泵电路10的时钟电路的输出端CLK连接至基本电荷泵电路10的电荷泵的时钟输入端。
[0032] 图3为本发明具体实施例的仿真示意图。由图3的仿真示意图可见，在采样电路30的负反馈控制下，在电荷泵电压建立后，第一高压输出V1在建立后输出幅度稳定，而第二高压输出V2在第一高压输出V1没有电流时输出幅度略高于第一高压输出V1，由于传输管存在内阻，在第一高压输出V1满载电流时第二高压输出V2较第一高压输出V1没有电流时略高。
[0033] 可见，本发明一种电荷泵电路可使得使得字线上的第一高压输出V1得到精确控制，第二高压输出V2的变化对编程状态下的0cell的电流没有影响，这样可以实现第一高压输出V1和第一高压输出V2的电荷泵的共享，减少芯片面积。
[0034] 上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。
