用于快速关断同步整流器的栅极预置

摘要

本发明提供了一种同步整流器驱动器，所述同步整流器驱动器预置同步整流器的栅极，以实现快速关断。所述同步整流器驱动器在一段时间内以高电平驱动栅极—具体时长基于所述同步整流器之前的导通时间，通过这种方式接通所述同步整流器。之后，所述同步整流器驱动器以足以保持所述同步整流器接通的低电平驱动所述栅极。通过进一步降低所述同步整流器栅极处的驱动信号的电平，可快速关断所述同步整流器。

权利要求

1.一种同步整流器驱动器，包括：

用于连接到同步整流器漏极的第一节点、用于连接到同步整流器源极的第二节点和用于连接到同步整流器栅极的第三节点；以及栅极驱动电路，所述栅极驱动电路被配置成：把到所述同步整流器的所述栅极的栅极驱动信号增大到第一电平以接通所述同步整流器；在基于所述同步整流器的之前的导通时间的第一时间段过后，把所述栅极驱动信号从所述第一电平减小到第二电平；在第二时间段内把所述栅极驱动信号保持在所述第二电平；并且通过把所述栅极驱动信号从所述第二电平减小到第三电平来关断所述同步整流器。

2.根据权利要求1所述的同步整流器驱动器，其中所述第一时间段是所述同步整流器的所述之前的导通时间的50％。

3.根据权利要求1所述的同步整流器驱动器，其中所述栅极驱动电路包括：第一开关，所述第一开关具有连接到所述同步整流器的所述栅极的漏极；以及电流源，所述电流源生成到所述同步整流器的所述栅极的偏置电流，从而在所述同步整流器的所述栅极处保持所述第二电平。

4.根据权利要求3所述的同步整流器驱动器，其中所述栅极驱动电路还包括：第二开关，所述第二开关具有连接到所述同步整流器的所述栅极的漏极，所述第二开关被配置成把所述栅极驱动信号从所述第二电平减小到所述第三电平以关断所述同步整流器；以及第三开关，所述第三开关具有连接到所述同步整流器的所述栅极的源极，所述第三开关被配置成把所述栅极驱动信号增大到所述第一电平以接通所述同步整流器。

5.根据权利要求1所述的同步整流器驱动器，其中所述同步整流器驱动器位于集成电路(IC)封装中，并且所述同步整流器驱动器的所述第一节点、所述第二节点和所述第三节点是所述IC封装的引脚。

6.根据权利要求1所述的同步整流器驱动器，其中所述同步整流器连接到开关转换器电路的变压器的次级绕组。

7.根据权利要求6所述的同步整流器驱动器，其中所述开关转换器电路是反激转换器。

说明书

用于快速关断同步整流器的栅极预置

[0001] 相关申请的交叉引用

[0002] 本申请要求于2016年2月22日提交的美国临时申请No.62/298,306的权益，该申请以引用的方式全文并入本文。

[0003] 发明背景1.技术领域

[0004] 本发明整体涉及电子电路，更具体地但非排他性地涉及同步整流器。2.背景技术

[0005] 整流器二极管用于开关转换器，例如反激转换器。一般来讲，反激转换器是升降压转换器，其中输出电感器被分立，形成变压器。在反激转换器中，初级侧开关闭合时会使变压器的初级绕组连通到输入电压源。闭合初级侧开关会增加初级电流和磁通量，在变压器中存储能量，并且会在变压器的次级绕组上感生出电流。感生出的电流具有极性，会使二极管整流器反向偏置，阻止输出电容器充电。当初级侧开关断开时，初级电流和磁通量下降并且次级绕组上电流的极性会发生变化，从而正向偏置二极管整流器并允许输出电容器充电，产生DC输出电压。

[0006] 许多反激转换器采用二极管整流器来产生DC输出电压。二极管整流器的导通损耗对总功率损耗有显著的影响，在低电压、大电流转换器应用中尤为明显。二极管整流器的导通损耗是正向压降和正向导电电流的乘积。使用作为同步整流器运行的金属氧化物半导体场效应二极管(MOSFET)来替换二极管整流器，可降低等效正向压降，从而可减少导通损耗。然而，与二极管整流器不同，同步整流器的导通必须由附加电路(例如同步整流器驱动器)主动控制。

发明内容

[0007] 在一个实施方案中，同步整流器驱动器预置同步整流器的栅极，以允许快速关断。同步整流器驱动器在一段时间内以高电平驱动栅极—具体时长基于同步整流器之前的导通时间，通过这种方式接通同步整流器。之后，同步整流器驱动器以足以保持同步整流器接通的低电平驱动栅极。通过进一步降低同步整流器栅极处驱动信号的电平，可快速关断同步整流器。

[0008] 在阅读本公开的全文(包括附图和权利要求)之后，本发明的上述特征和其他特征对本领域的普通技术人员将是显而易见的。

附图说明

[0009] 图1示出了可利用本发明实施方案的反激转换器的示意图。

[0010] 图2示出了同步整流器由常规同步整流器驱动器驱动时，图1中的反激转换器的信号的波形。

[0011] 图3示出了同步整流器由根据本发明实施方案预置栅极的同步整流器驱动器驱动时，图1中的反激转换器的信号的波形。

[0012] 图4示出了预置栅极驱动信号和常规栅极驱动信号的波形对比。

[0013] 图5示出了MOSFET的典型接通区特性。

[0014] 图6示出了根据本发明实施方案的开关转换器电路的示意图。

[0015] 图7示出了根据本发明实施方案的图6中的开关转换器电路的信号波形。

[0016] 图8示出了根据本发明实施方案的同步整流器驱动器的示意图。

[0017] 图9示出了根据本发明实施方案的关断触发消隐电路的示意图。

[0018] 图10示出了根据本发明实施方案的同步整流器驱动器的预置栅极驱动器的示意图。

[0019] 图11示出了根据本发明实施方案的同步整流器驱动器的信号的波形。

[0020] 上述不同附图中使用相同的参考标记来指示相同部件或类似部件。

具体实施方式

[0021] 为了让读者能够全面了解本发明的实施方案，本公开提供了许多具体细节，如电路、部件和方法的实施例等。然而，本领域普通技术人员应认识到，本发明可在缺少一个或多个具体细节的情况下实施。在其他情况下，为免模糊本发明的各个方面，已经熟知的细节并未示出，也未进行描述。

[0022] 图1示出了可利用本发明实施方案的反激转换器的示意图。在图1的实施例中，反激转换器包括初级侧开关QPR、同步整流器QSR、变压器T1和输出电容器COUT。在一个实施方案中，初级侧开关QPR和同步整流器QSR是MOSFET。

[0023] 当初级侧开关QPR接通时，变压器T1的初级绕组连通到输入电压源VIN，使得初级侧电流IPR流过初级绕组。当初级侧开关QPR关断时，存储在变压器T1的初级绕组中的电能会释放到变压器T1的次级绕组中。这会使同步整流器QSR的体二极管接通，使得同步整流器电流ISR流过变压器T1的次级绕组，对输出电容器COUT充电。检测到体二极管开始导通时，同步整流器QSR会接通，提供与其体二极管并联的低阻抗电流路径来最小化同步整流器QSR两端的正向压降。为了防止电流反相，同步整流器QSR在同步整流器电流ISR达到零之前关断。

[0024] 图2示出了同步整流器QSR由常规同步整流器驱动器(“SR驱动器”)驱动时，图1中的反激转换器的信号的波形。图2示出了同步整流器QSR的漏极至源极电压(见101)、同步整流器QSR的栅极至源极电压(即栅极驱动信号，见102)、初级侧开关QPR的栅极至源极电压VGS(见103)、同步整流器电流ISR(见104)和初级侧电流IPR(见105)的波形。图2还示出了用于控制同步整流器QSR的导通的关断阈值VTH.OFF和接通阈值VTH.ON。当同步整流器QSR的漏极至源极电压VGS降至低于接通阈值VTH.ON时(这是由其体二极管的导通引起的)，同步整流器QSR会接通。在相对于被关断的初级侧开关QPR的接通延迟时间TON.DLY(见107)之后，同步整流器QSR会接通。随着同步整流器电流ISR(即同步整流器QSR的漏极至源极电流)达到零，同步整流器QSR的漏极至源极电压VDS会升高超过关断阈值VTH.OFF，并且同步整流器QSR会关断。在相对于被接通的初级侧开关QPR的关断延迟时间TOFF.DLY(见108)之后，同步整流器QSR会关断。在图2的实施例中，同步整流器QSR的关断较晚。在同步整流器QSR关断之后，同步整流器电流ISR流过同步整流器QSR的体二极管，并且当同步整流器电流ISR达到零时，同步整流器QSR的体二极管被反向偏置。

[0025] 一般来讲，反激转换器以连续导通模式(CCM)运行时，在次级侧开关QPR接通之后，同步整流器电流ISR会在非常短的时间内(例如，50～100ns)下降。为了正确运行同步整流器QSR，不在初级侧开关QPR和同步整流器QSR之间形成任何严重的交叉导通，同步整流器栅极驱动器需要能够在非常短的时间内关断同步整流器QSR。然而，栅极驱动器的速度与其电路的物理尺寸有关。因而需要一种能够快速关断同步整流器QSR，同时相对于常规栅极驱动器还不会增加芯片尺寸的改良栅极驱动器。

[0026] 图3示出了当同步整流器QSR由根据本发明实施方案预置栅极的SR驱动器(例如，见图6，200)驱动时，图1中的反激转换器的信号的波形。图3示出了同步整流器QSR的漏极至源极电压(见121)、同步整流器QSR的栅极至源极电压(见122)、初级侧开关QPR的栅极至源极电压VGS(见123)、同步整流器电流ISR(见124)和初级侧电流IPR(见125)的波形。图3还示出了关断阈值VTH.OFF(见126)、接通阈值VTH.ON(见127)、关断延迟时间TOFF.DLY(见108)和接通延迟时间TON.DLY(见107)。

[0027] 在图3的实施例中，同步整流器QSR被预置栅极驱动信号(即同步整流器QSR的栅极至源极电压，见122)接通，该信号具有较高的第一电平，能够最小化同步整流器QSR的漏极至源极接通电阻RDSON。在之前开关周期的同步整流器导通时间过去50％(见128)之后，栅极驱动信号缓慢降至第二电平，该第二电平稍微高于同步整流器QSR的栅极接通阈值。栅极驱动信号一直保持在第二电平，直至同步整流器QSR关断为止。在图3的实施例中，具体表现为在一段时间内提供12V的栅极至源极电压VGS，然后把栅极至源极电压降低至5V。栅极至源极电压一直保持为5V，直至同步整流器关断。把栅极至源极电压降低至5V便可实现栅极的预置，为关断做好准备。因此，当初级侧开关QPR接通且同步整流器电流ISR突然减小时，同步整流器QSR可在非常短的时间内关断。因此，在图3的实施例中，同步整流器QSR的关断是合适的。

[0028] 图4从上到下分别示出了输入到同步整流器的常规栅极驱动信号(见151)的波形、输入到同步整流器的预置栅极驱动信号(见152)的波形，以及流过同步整流器的同步整流器电流(见153)的波形。常规SR驱动器使用栅极驱动信号驱动同步整流器的栅极，该栅极驱动信号从栅极驱动信号脉冲的开始到结束一直具有相对恒定的电平(见151)，这样可防止SR驱动器迅速关断同步整流器，SR驱动器具有较大的芯片尺寸，能够容纳具有必要电流驱动能力的栅极驱动器的除外。

[0029] 与此形成鲜明对比的是，根据本发明实施方案的预置SR驱动器使用栅极驱动信号(见152)驱动同步整流器的栅极，该栅极驱动信号在相同接通情况(例如相同脉冲)下改变电平，从而在栅极被驱动为低至关断同步整流器之前，预置栅极。在图4的实施例中，通过以下方式实现了这一点：在一段时间内提供具有较高第一电压电平(见141；例如12V)的栅极驱动信号，具体时长基于同步整流器的导通时间(例如之前同步整流器导通时间的50％)；在该时间段结束时，把栅极驱动信号从第一电压电平降低至第二电压电平(见142；例如从
12V降低至5V)；接着在另一段时间内把栅极驱动信号保持在第二电压电平(见143)，直至同步整流器被关断。由于第二电压电平低于第一电压电平，但又足以保持同步整流器接通，所以SR驱动器可在给定的芯片尺寸下更快地关断同步整流器。也就是说，在把栅极驱动到更低来关断同步整流器之前使用低电平栅极驱动信号预置栅极，可在不增加SR驱动器芯片尺寸的情况下实现同步整流器的快速关断。

[0030] 图5示出了MOSFET的典型接通区特性。图5示出了针对各种栅极至源极电压的MOSFET的漏极电流与漏极至源极电压。如图5的实施例所示，MOSFET的漏极电流受栅极至源极电压影响，但是在如同步整流器应用的情况下，漏极至源极电压相对较低(见161)时，栅极预置对MOSFET导通损耗的影响相对较小。

[0031] 图6示出了根据本发明实施方案的开关转换器的示意图。在图6的实施例中，开关转换器是反激转换器400，该反激转换器与图1的反激转换器基本相同，唯一的不同是同步整流器QSR被预置SR驱动器200驱动。在图6的实施例中，SR驱动器200被实施为具有多个引脚的集成电路(IC)，该集成电路包含用于连接同步整流器QSR的漏极的漏极引脚、用于连接同步整流器QSR的源极的源极引脚、用于连接接地参考的GND引脚、用于连接同步整流器QSR的栅极的栅极引脚，以及用于接收电源电压的VDD引脚。

[0032] 图7示出了根据本发明实施方案的反激转换器400的信号的波形。图7示出了流过初级侧开关QPR的初级侧电流IPR(见171)、同步整流器电流ISR(见172)、输入到同步整流器QSR的预置栅极驱动信号(见173)、输入到初级侧开关QPR的栅极驱动信号(见174)，以及同步整流器QSR的漏极至源极电压(见175)。在图7的实施例中，预置栅极驱动信号是同步整流器QSR的栅极至源极电压。在同步整流器QSR关断之前，该栅极至源极电压被从高电平预置到低电平。该栅极至源极电压甚至被驱动为更低的值，来关断同步整流器QSR。

[0033] 图8示出了根据本发明实施方案的SR驱动器200的示意图。在图8的实施例中，AND栅极224输出用于启动同步整流器QSR接通的接通触发信号。该接通触发信号设定锁存器229，该锁存器输出指示同步整流器QSR导通的SR_COND信号。比较器230输出供电良好信号VDD.GOOD，该信号输入到D触发器231。当同步整流器QSR即将被接通时，接通触发信号为D触发器231输入时钟脉冲信号，使栅极信号VG生效。因此，当由供电良好信号VDD.GOOD指示的电源电压VDD不足以维持运行时，同步整流器QSR无法接通。

[0034] 在图8的实施例中，来自锁存器229的SR_COND信号触发接通触发消隐电路221，使其输出接通消隐信号，防止在接通消隐时间(例如，固定的接通消隐时间1μs)内接通同步整流器QSR。从漏极引脚和源极引脚检测的同步整流器QSR的漏极至源极电压，通过放大器223与接通阈值VTH.ON进行比较，确定何时接通同步整流器QSR；通过比较器225与关断阈值VTH.OFF进行比较，确定何时关断同步整流器QSR；通过放大器222与开始阈值VTH.HGH进行比较，检测同步整流器QSR的体二极管导通的开始。AND栅极226输出关断触发信号，启动同步整流器QSR的关断。

[0035] 在图8的实施例中，来自锁存器229的SR_COND信号还触发关断触发消隐电路228，使其输出关断触发消隐信号(TURN_OFF_ALLOW)，提供关断消隐时间，其中，关断消隐时间被自适应地选择为在之前开关周期内所检测的同步整流器QSR的导通时间的某百分比(例如50％)。由于关断消隐时间采用自适应的选择方式，集成电路中的SR驱动器200不需要使用专用引脚来对关断消隐时间进行编程，这一点是有利的。在一个实施方案中，关断消隐信号被用作预置信号。

[0036] 在图8的实施例中，预置栅极驱动器227在栅极引脚输出预置栅极驱动信号。预置栅极驱动器227接收来自D触发器231的栅极信号VG、供电良好信号VDD.GOOD(见图10，D触发器输入232)，以及来自关断触发消隐电路228的自适应关断触发消隐信号(TURN_OFF_ALLOW)。自适应关断触发消隐信号可被预置栅极驱动器227用于在栅极引脚处触发栅极驱动信号电平的降低，从而预置至恰好高于同步整流器QSR的栅极接通阈值的较低电平。

[0037] 图9示出了根据本发明实施方案的关断触发消隐电路228的示意图。在图9的实施例中，SR_COND信号被延迟电路U2(例如，30ns延迟)和延迟电路U3(例如，20ns延迟)延迟，确保合适的采样和保持。在图9的实施例中，定时电容器C4由电流源I2根据SR_COND信号充电。定时电容器C4的峰值电压与各个开关周期的同步整流器导通时间成比例。定时电容器C4的电压峰值被采样并存储在电容器C2中。然后，在下一个开关周期中，电容器C2的电压的一半，与定时电容器C4的电压进行比较，生成关断触发消隐信号(TURN_OFF_ALLOW)。关断触发消隐信号上升沿从SR_COND信号上升沿延迟了前一个开关周期的同步整流器导通时间的一半。关断触发消隐信号由栅极U5输出。

[0038] 图10示出了根据本发明实施方案的SR驱动器200的预置栅极驱动器227的示意图。图10示出了外部同步整流器QSR的栅极连接到SR驱动器200的栅极引脚，以接收预置栅极驱动器227输出的栅极驱动信号。在图10的实施例中，预置栅极驱动器227包括分别用于使同步整流器QSR接通和关断的高端开关M1和低端开关M2。更具体地讲，高端开关M1被驱动用于快速接通同步整流器QSR，而低端开关M2被驱动用于快速关断同步整流器QSR。尺寸远小于开关M1和M2的开关M3(例如，尺寸为开关M1和M2的尺寸的1/50至1/100)，用于缓慢执行预置。

[0039] 在图10的实施例中，开关M3的漏极经由齐纳二极管连接到同步整流器QSR的栅极。开关M3的漏极还连接到开关M2的漏极和开关M1的源极。开关M3的源极接地，开关M3的栅极接收预置信号，在图10的实施例中，该预置信号是自适应关断触发消隐信号TURN_OFF_ALLOW。开关M2的栅极由来自D触发器231输出端(图8所示)的栅极信号VG驱动，并且开关M2的源极接地。偏置电流IBIAS由连接在开关M1的漏极与同步整流器QSR的栅极之间的电流源产生。开关M1的漏极连接到电源电压，开关M1的栅极由D触发器232驱动。

[0040] 在图10的实施例中，驱动开关M3会在栅极引脚处产生预置电压，以预置同步整流器QSR的栅极。该预置电压恰好高于同步整流器QSR的栅极接通阈值，以使同步整流器QSR保持接通。栅极引脚处的预置电压由偏置电流IBIAS(例如，200μA至500μA)维持。

[0041] 在图10的实施例中，来自比较器230的供电良好信号VDD.GOOD(图8所示)被来自D触发器231的栅极信号VG(图8所示)以时钟脉冲信号的形式输入到D触发器232，接通高端开关M1。栅极信号VG的补充驱动低端开关M2的栅极。关断触发消隐信号(TURN_OFF_ALLOW；见图8中的228)被用作预置信号，用于接通开关M3，并且在过去同步整流器QSR前一个开关周期的导通时间的50％之后，减小输入至同步整流器QSR的预置栅极驱动信号。

[0042] 图11示出了根据本发明实施方案的SR驱动器200的信号的波形。图11从上到下分别示出了接通触发信号的波形、关断触发信号的波形、预置信号(见图8和图10，TURN_OFF_ALLOW)的波形、高端开关M1的栅极电压的波形、低端开关M2的栅极电压的波形、流过同步整流器QSR的同步整流器电流ISR的波形，以及输入到同步整流器QSR的栅极的预置栅极驱动信号的波形。图11示出了同步整流器QSR的第一开关周期n和第二开关周期n+1。同步整流器QSR在第一开关周期(见301)中的导通时间为TCOND(n)，在第二开关周期(见302)中的导通时间为TCOND(n+1)。在第二开关周期中，响应于接通触发信号的上升沿(见304)，高端开关M1被驱动(见310)，把同步整流器QSR的栅极电压升高到第一电平(见303)，接通同步整流器QSR。在过去时长为同步整流器在第一开关周期中导通时间的50％的一段时间(1/2TCOND(n)；见305)之后，同步整流器QSR的栅极通过把同步整流器QSR的栅极电压降低到第二电平(见307)，实现预置，其中该时间段的时长由第二开关周期中预置信号的上升沿指示(见306)。第二电平低于第一电平，但仍然足以使同步整流器QSR保持接通。在另一段时间内，同步整流器QSR的栅极电压保持在第二电平。低端开关M2被驱动(见308)，把同步整流器QSR的栅极电压自第二预置电平降低，以快速关断同步整流器QSR(见309)。

[0043] 本发明的实施方案另外包括至少以下实施例：

[0044] 1.一种控制同步整流器的导通的方法，所述方法包括：

[0045] 检测同步整流器在第一开关周期中的导通时间；

[0046] 在所述第一开关周期之后出现的第二开关周期中，以第一电平的栅极电压驱动所述同步整流器的栅极以接通所述同步整流器；

[0047] 在所述第二开关周期中，响应于基于检测到的所述同步整流器在所述第一开关周期中的导通时间的时间段的结束，把所述栅极电压减小到低于所述第一电平的第二电平，其中所述第二电平使所述同步整流器保持接通；并且

[0048] 在所述第二开关周期中，通过把所述栅极电压自所述第二电平进一步减小来关断所述同步整流器。

[0049] 2.根据实施例1所述的方法，其中所述时间段自适应地设定为所检测到的所述同步整流器在所述第一开关周期中的导通时间的50％。

[0050] 3.根据实施例1所述的方法，其中检测所述同步整流器在所述第一开关周期中的导通时间包括：

[0051] 在所述第一开关周期中，在所述同步整流器在所述第一开关周期中的所述导通时间期间，对第一电容器充电；以及

[0052] 在所述第一开关周期中，在第二电容器中存储所述第一电容器的电荷峰值。

[0053] 4.根据实施例3所述的方法，还包括：

[0054] 在所述第二开关周期中，将所述时间段设定为基于存储在所述第二电容器中的电荷的百分比。

[0055] 5.一种开关转换器电路，包括：

[0056] 位于变压器初级侧的初级侧开关；

[0057] 位于所述变压器次级侧的同步整流器；以及

[0058] 位于所述变压器的所述次级侧的同步整流器驱动器，所述同步整流器驱动器包括连接到所述同步整流器漏极的第一节点、连接到所述同步整流器栅极的第二节点、连接到所述同步整流器源极的第三节点；以及预置栅极驱动器，所述预置栅极驱动器用于产生输入至所述同步整流器的所述栅极的栅极驱动信号，把所述栅极驱动信号设定为第一电平，以接通所述同步整流器，把所述栅极驱动信号从所述第一电平减小到使所述同步整流器保持接通的第二电平，并把所述栅极驱动信号自所述第二电平减小，以关断所述同步整流器。

[0059] 6.根据实施例5所述的开关转换器电路，其中所述预置栅极驱动器响应于基于所述同步整流器导通时间的时间段的结束，把所述栅极驱动信号从所述第一电平降低到所述第二电平。

[0060] 7.根据实施例6所述的开关转换器电路，其中所述时间段等于所述同步整流器的所述导通时间的50％。

[0061] 8.根据实施例5所述的开关转换器电路，其中所述同步整流器驱动器的所述第一节点、所述第二节点和所述第三节点是所述同步整流器驱动器的集成电路(IC)封装的引脚。

[0062] 9.根据实施例5所述的开关转换器电路，其中所述预置栅极驱动器包括：

[0063] 第一开关，所述第一开关具有连接到所述同步整流器的所述栅极的漏极；以及[0064] 电流源，所述电流源生成到所述同步整流器的所述栅极的偏置电流，从而在所述同步整流器的所述栅极处保持所述第二电平。

[0065] 10.根据实施例9所述的开关转换器电路，其中，所述预置栅极驱动器还包括：

[0066] 第二开关，所述第二开关具有连接到所述同步整流器的所述栅极的漏极，所述第二开关被配置成把所述栅极驱动信号从所述第二电平减小以关断所述同步整流器；以及[0067] 第三开关，所述第三开关具有连接到所述同步整流器的所述栅极的源极，所述第三开关被配置成把所述栅极驱动信号增大到所述第一电平以接通所述同步整流器。

[0068] 11.根据实施例5所述的开关转换器电路，其中所述开关转换器电路包括反激转换器。

[0069] 12.根据实施例5所述的开关转换器电路，其中所述同步整流器驱动器还包括：

[0070] 第一电容器，所述第一电容器在所述同步整流器在第一开关周期中的导通时间期间充电；以及

[0071] 第二电容器，所述第二电容器在所述第一开关周期中在所述第一电容器内存储电荷峰值。

[0072] 13.根据实施例12所述的开关转换器电路，其中在所述第一开关周期之后的第二开关周期中，在基于存储在所述第二电容器中的电荷的时间段过后，所述栅极驱动信号从所述第一电平减小到所述第二电平。

[0073] 本发明已经公开了预置同步整流器栅极以实现快速关断的电路和方法。虽然已经提供了本发明的具体实施方案，但是应当理解，这些实施方案旨在进行说明，并不意在进行限制。对于阅读本公开的本领域普通技术人员来说，许多另外的实施方案将是显而易见的。