用于表面安装的双侧电路

摘要

一种形成一集成电路的方法，所述方法包括：提供一第一基板层，所述第一基板层具有一中间块及二侧块，所述二侧块位在所述中间块的二相对侧；组装一或多个电路元件在所述第一基板层的所述中间块的一顶侧及一底侧；从一基板制备出二支持块，所述二支持块符合所述二侧块的大小；将所述二支持块耦接于所述第一基板层位在所述二侧块下的底部以形成一第二基板层，所述第二基板层具有位在所述第一基板层的所述中间块下的中间部中的一空穴；及其中所述二侧块及所述二支持块包括多个通孔连接器，所述多个通孔连接器电性连接于所述第二基板层的一底侧及所述多个电路元件之间。

权利要求

1.一种形成一集成电路的方法，其特征在于：所述方法包含︰

提供一第一基板层，所述第一基板层具有一中间块及二侧块，所述二侧块位在所述中间块的二相对侧；

组装一或多个电路元件于所述第一基板层的所述中间块的一顶侧及一底侧上；

从一基板制备出二支持块，所述二支持块符合所述二侧块的大小；

将所述二支持块耦接于所述第一基板层位在所述二侧块下的底部以形成一第二基板层，所述第二基板层具有位在所述第一基板层的所述中间块下的中间部中的一空穴；及其中所述二侧块及所述二支持块包括多个通孔连接器，所述多个通孔连接器电性连接于所述第二基板层的一底侧及所述多个电路元件之间。

2.如权利要求1所述的方法，其特征在于：所述方法更包含：沿一预先选择的切割线切断所述二侧块及所述二支持块的部分，以减少所述集成电路的一占用面积的大小。

3.如权利要求1所述的方法，其特征在于：所述二支持块各自是由一切割的晶片的一单一裸片形成。

4.如权利要求3所述的方法，其特征在于：所述二支持块的所述裸片包含多个通孔连接器的一阵列，所述多个通孔连接器电性连接于所述支持块的顶部至所述支持块的底部之间。

5.如权利要求1所述的方法，其特征在于：所述第一基板层是由具有多个裸片的一晶片形成。

6.如权利要求5所述的方法，其特征在于：所述晶片包括形成一棋盘图样的两种裸片。

7.如权利要求6所述的方法，其特征在于：所述集成电路是由组装所述多个电路元件于一种裸片上以及组装所述二支持块于第二种裸片上而形成的。

8.如权利要求7所述的方法，其特征在于：所述晶片被切割以形成所述集成电路；其中每一集成电路的所述第一基板层包括：具有多个电路元件组装于其上的一裸片作为所述中间块；及二侧块，延伸自所述中间块的二相对侧，每一侧块具有多个支持块附接于其上。

9.一种集成电路，其特征在于：所述方法包含：

一第一基板层，具有一中间块及二侧块，所述二侧块位在所述中间块的二相对侧；

多个电路元件，组装于一第一基板层的所述中间块的一顶侧及一底侧上；

二支持块，从一基板形成，所述二支持块符合所述二侧块的大小；

其中所述二支持块耦接于所述第一基板层位在所述二侧块下的底部以形成一第二基板层，所述第二基板层具有位在所述第一基板层的所述中间块下的中间部中的一空穴；及其中所述二侧块及所述二支持块包括多个通孔连接器，所述多个通孔连接器电性连接于所述第二基板层的一底侧及所述多个电路元件之间。

10.如权利要求9所述的集成电路，其特征在于：所述二侧块及所述二支持块的部分被沿一预先选择的切割线切断，以减少所述集成电路的一占用面积的大小。

11.如权利要求9所述的集成电路，其特征在于：所述二支持块各自是由一切割的晶片的一单一裸片形成。

12.如权利要求11所述的集成电路，其特征在于：所述二支持块的所述裸片包含多个通孔连接器的一阵列，所述多个通孔连接器电性连接于所述支持块的顶部至所述支持块的底部之间。

13.如权利要求9所述的集成电路，其特征在于：所述第一基板层是由具有多个裸片的一晶片形成。

14.如权利要求13所述的集成电路，其特征在于：所述晶片包括形成一棋盘图样的两种裸片。

15.如权利要求14所述的集成电路，其特征在于：所述集成电路是由组装所述多个电路元件于一种裸片上以及组装所述二支持块于第二种裸片上而形成的。

16.如权利要求15所述的集成电路，其特征在于：所述晶片被切割以形成所述集成电路；其中每一集成电路的所述第一基板层包括：具有多个电路元件组装于其上的一裸片作为所述中间块；及二侧块，延伸自所述中间块的二相对侧，每一侧块具有多个支持块附接于其上。

说明书

用于表面安装的双侧电路

技术领域

[0001] 本发明是有关于用于在一电路中表面安装的一集成电路，所述电路以多个电路元件位在一基板的两侧上而具有一减少的占用面积。

背景技术

[0002] 从第一多个集成电路以来，希望减少它们的大小，以致于它们可包括更多的复杂电路而不占用更多的空间。减少大小的所述多个集成电路通常使用较少的功率，花费较少且能够提供较快的效能。此外，减少大小的所述多个集成电路需要较小的多个包装，且减少大小的所述多个集成电路能够较简单地容置于其他多个装置中，举例而言，以为增加全球定位系统的功能至一智能手机或一脘表。

[0003] 一集成电路可包括一或多个主芯片，且具有较小的多个芯片且/或多个额外元件以作为用于所述多个主芯片的一电性接口。所述集成电路的一占用面积可由堆迭多层而减少，例如，所述主芯片位在一层上及所述多个元件的其余部分位在另一层上。如此引入所述多层之间的多个电性信号传送的问题，特别是假如它们位在分开的多个基板上(例如，多个印刷电路板)而因此需要所述多层之间的接线。

[0004] 于一些方法中，多个电路元件可被附着于所述集成电路内的一基板的底侧。如果所述集成电路会被表面安装于多个外部电路板上，如此之附着接着会需要一额外的基板以适当的接线及多个支持而位于所述基板下。

发明内容

[0005] 本发明的一实施例的一方面是关于形成一集成电路的一系统及一方法。所述集成电路是由一第一基板层制作。所述第一基板层具有三块：一中间块及二侧块，所述二侧块位在所述中间块的二相对侧。

[0006] 所述中间块是设计以用于组装多个电路元件于顶部与底部上。所述二侧块包括多个通孔连接器，所述多个通孔连接器电性连接于所述基板的顶部与所述基板的底部之间，且亦可连接于位在述中间块上的所述多个电路元件。所述多个电路元件及所述多个通孔连接器之间的连接可由印刷于所述基板上完成，由多个电性元件完成，或由所述基板层的设计的内部完成。

[0007] 约所述二侧块大小的二基板块耦接于所述二侧块的底部以支持所述第一基板层，且以形成一空穴于所述中间块下，以为附接于所述第一基板层的底部的所述多个电路元件留下空间。所述二支持块包括多个通孔连接器，所述多个通孔连接器提供一电性连接于所述支持块的底部与顶部之间。所述二支持块的所述多个通孔连接器连接于所述二侧块的所述多个通孔连接器，且形成所述二支持块的底部及所述二侧块的底部之间的电性接触，所述电性接触接着连接于所述多个电性元件。

[0008] 在本发明一例示性实施例中，所述二基板层由具有多个裸片(dies)的多个晶片(wafers)形成。所述第一基板层由三个连续的裸片形成。选择性地，所述中间裸片可具有与所述二侧裸片一不同的设计，以使得所述中间裸片可以容纳多个电路元件。在本发明一例示性实施例中，所述二侧裸片具有多个通孔连接器的一阵列，且可被切割，以致于仅有所述阵列中的一些列将会留下作为所述集成电路的一部分。

[0009] 因此，依据本发明一例示性实施例提供形成一集成电路的一方法，所述方法包含：

[0010] 提供一第一基板层，所述第一基板层具有一中间块及二侧块，所述二侧块位在所述中间块的二相对侧；

[0011] 组装一或多个电路元件于所述第一基板层的所述中间块的一顶侧及一底侧上；

[0012] 从一基板制备出二支持块，所述二支持块符合所述二侧块的大小；

[0013] 将所述二支持块耦接于所述第一基板层位在所述二侧块下的底部以形成一第二基板层，所述第二基板层具有位在所述第一基板层的所述中间块下的中间部中的一空穴；及

[0014] 其中所述二侧块及所述二支持块包括多个通孔连接器，所述多个通孔连接器电性连接于所述第二基板层的一底侧及所述多个电路元件之间。

[0015] 于本发明一例示性实施例中，所述方法更包含：沿一预先选择的切割线切断所述二侧块及所述二支持块的部分，以减少所述集成电路的一占用面积的大小。选择性地，所述二支持块各自是由一切割的晶片的一单一裸片形成。于本发明一例示性实施例中，所述二支持块的所述裸片包含多个通孔连接器的一阵列，所述多个通孔连接器电性连接于所述支持块的顶部至所述支持块的底部之间。选择性地，所述第一基板层是由具有多个裸片的一晶片形成。于本发明一例示性实施例中，所述晶片包括形成一棋盘图样的两种裸片。选择性地，所述集成电路是由组装所述多个电路元件于一种裸片上以及组装所述二支持块于第二种裸片上而形成的。于本发明一例示性实施例中，所述晶片被切割以形成所述集成电路；其中每一集成电路的所述第一基板层包括：具有多个电路元件组装于其上的一裸片作为所述中间块；及二侧块，延伸自所述中间块的二相对侧，每一侧块具有多个支持块附接于其上。

[0016] 依据本发明一例示性实施例更提供一集成电路，所述集成电路包含：

[0017] 一第一基板层，具有一中间块及二侧块，所述二侧块位在所述中间块的二相对侧；

[0018] 多个电路元件，组装于一第一基板层的所述中间块的一顶侧及一底侧上；

[0019] 二支持块，从一基板形成，所述二支持块符合所述二侧块的大小；

[0020] 其中所述二支持块耦接于所述第一基板层位在所述二侧块下的底部以形成一第二基板层，所述第二基板层具有位在所述第一基板层的所述中间块下的中间部中的一空穴；及

[0021] 其中所述二侧块及所述二支持块包括多个通孔连接器，所述多个通孔连接器电性连接于所述第二基板层的一底侧及所述多个电路元件之间。

[0022] 于本发明一例示性实施例中，所述二侧块及所述二支持块的部分被沿一预先选择的切割线切断，以减少所述集成电路的一占用面积的大小。选择性地，所述二支持块各自是由一切割的晶片的一单一裸片形成。于本发明一例示性实施例中，所述二支持块的所述裸片包含多个通孔连接器的一阵列，所述多个通孔连接器电性连接于所述支持块的顶部至所述支持块的底部之间。选择性地，所述第一基板层是由具有多个裸片的一晶片形成。于本发明一例示性实施例中，所述晶片包括形成一棋盘图样的两种裸片。于本发明一例示性实施例中，所述集成电路是由组装所述多个电路元件于一种裸片上以及组装所述二支持块于第二种裸片上而形成的。选择性地，所述晶片被切割以形成所述集成电路；其中每一集成电路的所述第一基板层包括：具有多个电路元件组装于其上的一裸片作为所述中间块；及二侧块，延伸自所述中间块的二相对侧，每一侧块具有多个支持块附接于其上。

附图说明

[0023] 本发明将由以下辅之以附图的详细说明被理解及更佳地领会。出现在多于一个图式的相同的多个结构、多个元件或多个部分通常会在它们出现的所有所述多个图式中以相同或相似的标号标示，其中：

[0024] 图1A是依据本发明一例示性实施例的一电路的示意图，所述电路位在具有二支持块的一第一基板层上，用以组装一双侧表面安装的集成电路。

[0025] 图1B是依据本发明一例示性实施例的一电路的示意图，所述电路位在具有二支持块与其互相耦接的一第一基板层上，以形成一双侧表面安装的集成电路。

[0026] 图1C是依据本发明一例示性实施例的一双侧表面安装的集成电路的俯视图。

[0027] 图1D是依据本发明一例示性实施例的一双侧表面安装的集成电路的底视图。

[0028] 图2A是依据本发明一例示性实施例的一第一种有多个基板裸片的晶片的示意图，所述第一种有多个基板裸片的晶片用于形成一双侧表面安装的集成电路。

[0029] 图2B是依据本发明一例示性实施例的一第二种有多个基板裸片的晶片的示意图，所述第二种有多个基板裸片的晶片用于形成一双侧表面安装的集成电路。

[0030] 图3是依据本发明一例示性实施例的形成一双侧表面安装的集成电路的一方法的流程图。

[0031] 图4是依据本发明一例示性实施例的配置于一电路中的一双侧表面安装的集成电路的示意图。

具体实施方式

[0032] 图1A是依据本发明一例示性实施例的一电路的示意图，所述电路位在具有二支持块(122及126)的一第一基板层110上，用以组装一双侧表面安装的集成电路100。图1B是依据本发明一例示性实施例的一电路的示意图，所述电路位在具有二支持块(122及126)与其互相耦接的一第一基板层110上，以形成一双侧表面安装的集成电路100。于本发明一例示性实施例中，所述第一基板层110具有三块：一第一侧块112、一第二侧块116及一中间块114。

[0033] 于本发明一例示性实施例中，多个电路元件150被组装于所述第一基板层110的所述中间块114上。选择性地，一或多个电路元件160被组装于第一基板层110位在所述中间块114下的底部上。于本发明一例示性实施例中，二支持块122及126被设置于所述第一侧块
112及所述第二侧块116下，以形成用于所述集成电路100的一第二基板层120，所述第二基板层120具有一空穴125，所述空穴125位于所述中间块114下。选择性地，所述第一侧块112及所述第二侧块116包括多个通孔连接器170，所述多个通孔连接器170提供从所述第一基板层110的顶侧至所述第一基板层110的底侧的一电性连接。相似地，所述二支持块122及
126包括相似地用于所述第二层120的多个通孔连接器170，用于所述第二层120的所述多个通孔连接器170符合位在所述第一基板层110上的所述多个通孔连接器170的位置，以形成从位在所述第一基板层110上的所述多个电性元件至所述第二层120的底部的一电性连接。
于本发明一例示性实施例中，所述多个通孔连接器170与安装于所述中间块114上的所述多个电路元件(150,160)电性连接，因此形成所述第二层120的底部与位在所述第一基板层
110上的所述电路之间的接触。于本发明一例示性实施例中，位在所述第一基板层110上的所述多个通孔连接器170在所述第一基板层110的顶部为不可见的。

[0034] 于本发明一例示性实施例中，所述二基板层(110,120)被用胶黏剂、压力、焊料或本领域中公知的多个其他方法互相耦接，以致使所述二基板层的所述多个通孔连接器170为互相连接。因此，所述集成电路100以位在一外部电路及所述集成电路100的所述多个元件之间且通过所述第二基板层120的所述多个通孔连接器170的电性接触而可被表面安装于所述外部电路。

[0035] 于本发明一例示性实施例中，所述第一基板层110可包含一单一层基板、一双层基板或一多层基板，以容纳任何种类的电路及电路元件。选择性地，所述二基板层的厚度可为相同或可根据所述集成电路100的多个要求改变。举例而言，所述第二基板层120的厚度可被选择以刚好容纳所述多个电路元件160于所述空穴125中。选择性地，所述第二基板层120的厚度可与所述多个电路元件160中的最高元件相同，或可大于所述多个电路元件160中的最高元件，以在所述多个电路元件160及所述集成电路100所表面安装于其上的一基板之间留下一空间。

[0036] 于本发明一例示性实施例中，所述第一基板层110的所述第一侧块112及所述第二侧块116与所述二支持块122、126一起被在一切割线140切割，所述切割留下所述二侧块的一小部分，所述小部分具有位在每一侧的及与所述中间块114相接触的所述多个通孔连接器170。

[0037] 图1C是依据本发明一例示性实施例的一双侧表面安装的集成电路100的俯视图。图1D是依据本发明一例示性实施例的一双侧表面安装的集成电路100的底视图。位在所述基板110的顶部上的所述多个元件150能够在图1C中被看到，及位在所述集成电路100的底部上的所述元件/所述多个元件160能够在图1D中被看到。

[0038] 于本发明一例示性实施例中，所述电路元件160可为一全球定位系统芯片，例如由从剑桥英格兰而来的CSR上市公司所制造的GSD4e-9333，以及所述多个电路元件150被使用以作为所述全球定位系统芯片的接口。集成电路100能够被用以形成具有小于5mm X 5mm(例如:4mm X 4mm)的一占用面积而提供同样功能的一集成电路100,而取代制造具有一大占用面积(例如:10mm X 10mm)以容纳所述全球定位系统芯片及所述多个接口元件的一集成电路。

[0039] 于本发明一例示性实施例中，所述二基板层(110,120)是由具有多个裸片的多个晶片形成。图2A是依据本发明一例示性实施例的一第一种有多个基板裸片的晶片的示意图，所述第一种有多个基板裸片的晶片用于形成一多层集成电路。图2B是依据本发明一例示性实施例的一第二种有多个基板裸片的晶片的示意图，所述第二种有多个基板裸片的晶片用于形成一多层集成电路。于本发明一例示性实施例中，一晶片200包括以一棋盘图样呈现的两种裸片(210,220)，所述棋盘图样具有或不具有所述晶片的每一行之间的一间隔。所述第一种210作为具有所述多个通孔连接器170的所述第一侧块112及所述第二侧块116。所述第二种220作为用于安装所述多个元件150及160的所述中间块114。

[0040] 于本发明一例示性实施例中，一晶片250仅包括具有所述多个通孔连接170的一种裸片230。选择性地，所述裸片230与所述裸片210相同。或者，所述裸片230可具有从底部至顶部的所述多个通孔连接器170，而所述裸片210可被制造以在内部、在底部或在顶部具有将所述多个通孔连接器170连接于所述中间块114的一电性连接。

[0041] 于本发明一例示性实施例中，所述晶片250被整个切割成所述裸片230。一单元255绘示三裸片230的一放大图，所述三裸片230具有多条线240，所述多条线240标记用于分开所述裸片230的切割位置。

[0042] 于本发明一例示性实施例中，所述电路元件150及160被组装在所述晶片200的所述裸片220上。相似地，所述裸片230在所述元件/所述多个元件160的同一侧上与所述裸片210耦接。在组装所述多个元件150,160及所述裸片230于所述晶片200上之后，所述晶片200被沿所述多条切割线140切割，所述切割留下从所述裸片230而来的所述多个通孔连接器
170以作为所述集成电路100的一部分。

[0043] 图3是依据本发明一例示性实施例的形成一双侧表面安装的集成电路100的一方法300的流程图。

[0044] 于本发明一例示性实施例中，提供(310)一第一基板层110。所述第一基板层110具有：

[0045] (一)用于安装多个电路元件(150,160)的一中间块114；

[0046] (二)位在所述中间块114一侧上的一第一侧块112；及

[0047] (三)位在所述中间块114的一相对侧上的一第二侧块116。

[0048] 于本发明一例示性实施例中，所述二侧块具有多个通孔连接器170，所述多个通孔连接器170连接于每一基板的顶侧与底侧之间。选择性地，组装(320)一或多个电路元件150于所述第一基板层110的所述中间块114的顶部，且/或组装(320)一或多电路元件160于所述第一基板层110的所述中间块114的底部。于本发明一例示性实施例中，所述多个通孔连接器170与所述多个电路元件(150,160)电性连接，以使得所述集成电路100可以安装于一外部电路上。

[0049] 于本发明一例示性实施例中，从一基板制备(330)二支持块(122,126)，以分别与所述第一侧块112及所述第二侧块116符合。选择性地，将所述支持块(122,126)耦接(340)于所述第一基板层110，所述耦接形成具有一第二基板层120的一集成电路100，所述第二基板层120具有一空穴125以容纳安装于所述第一基板层110的所述中间块114的底部的所述多个电路元件(160)。

[0050] 于本发明一例示性实施例中，在一切割线140上切割(350)所述二基板层(110,120)，以减少所述集成电路的一占用面积的大小。选择性地，在切割所述二基板层(110,
120)之后，留下所述多个通孔连接器170为所述集成电路100的一部分，且移除所述二侧块(112,116)及所述二支持块(122,126)的其余部分，所述移除留下所述多个原来的块的一小部分，举例而言，1/3、1/4、1/5或甚至1/10。

[0051] 图4是依据本发明一例示性实施例的配置于一外部电路400中的一双侧表面安装的集成电路100的示意图。如上所说明，所述第一侧块112、所述第二侧块116及所述二支持块(122,126)被沿所述多条切割线140切割，以形成所述集成电路100的最终形式。选择性地，所述最终形式接着被表面安装于所述外部电路400。

[0052] 应理解上述的多个方法及设备可被以多种方式改变，所述多种方式包括省略或增加多个步骤，改变多个步骤的顺序及所使用的多个装置的种类。应理解不同的特征可被以不同的方式组合。特别而言，非上示于一特定实施例中的所有特征在本发明的每一实施例中为必要。以上所述多个特征进一步的多个组合亦被认为是在本发明一些实施例的范畴内。所属技术领域的技术人员亦将理解本发明不局限于以上特别所显示及叙述。