含有改良像素架构的显示器转让专利

申请号 : CN201580061509.X

文献号 : CN107112347B

文献日 :

基本信息:

PDF:

法律信息:

相似专利:

发明人 : M·默西尼G·杰内拉利R·达尔刨斯A·法凯蒂C-C·萧H·连恩

申请人 : 飞利斯有限公司

摘要 :

本发明涉及改良的有机发光晶体管(OLET)像素架构,所述改良的OLET像素架构用于基于OLET的显示器。

权利要求 :

1.一种含有像素阵列的显示器,其中每个像素都包括安装于共同基板(11)上的至少第一驱动晶体管(100)和至少第二发光晶体管(200),其中所述第一驱动晶体管包括以下组件:第一源极电极(12)和第一漏极电极(12’),所述第一源极电极和所述第一漏极电极通过半导体层(13)实体地分开但彼此电气连接;

第一电介质层(14);以及

至少一个第一栅极电极(15);以及

所述第二发光晶体管包括以下组件:

第二栅极电极(17);

第二电介质层(18);

发光沟道层(19);以及

具有长度Ls的第二源极电极(20)和具有长度Ld的第二漏极电极(20’);

其中所述第二栅极电极(17)与所述第一源极电极(12)和/或所述第一漏极电极(12’)电气接触;并且其特征在于,所述第二源极电极(20)和所述第二漏极电极(20’)中的至少一个与所述第二栅极电极(17)垂直重叠至少5μm,这种垂直重叠分别由L和L’表示,并且所述第二源极电极和所述第二漏极电极水平分开至少2μm的水平间隔。

2.根据权利要求1所述的显示器,其中所述垂直重叠L和/或L’介于5μm和150μm之间。

3.根据权利要求1所述的显示器,其中所述第二源极电极的外边缘相对于所述发光沟道层的一个边缘水平偏移不多于所述第二源极电极与所述第二漏极电极之间的水平间隔的20%,并且所述第二漏极电极的外边缘相对于所述发光沟道层的相对的边缘水平偏移不多于所述第二源极电极与所述第二漏极电极之间的所述水平间隔的20%。

4.根据前述权利要求中的任一项所述的显示器,其中所述第二源极电极和所述第二漏极电极水平分开介于2μm和50μm之间的距离。

5.根据权利要求1-3中的任一项所述的显示器,其中所述第二源极电极和所述第二漏极电极中的每个都与所述第二栅极电极垂直重叠至少5μm。

6.根据权利要求1-3中的任一项所述的显示器,其中所述第二源极电极的总长度Ls和所述第二漏极电极的总长度Ld与所述第二栅极电极垂直重叠,其中所述第二栅极电极具有大于Ls、Ld和所述第二源极电极与所述第二漏极电极之间的所述水平间隔的总和的长度。

7.根据权利要求1-3中的任一项所述的显示器,其中所述第二源极电极的所述长度Ls以及所述第二漏极电极的所述长度Ld根据以下公式来选择:

1≤最大值(Ld,Ls)/最小值(Ld,Ls)≤25。

8.根据权利要求7所述的显示器,其中所述第二源极电极的所述长度Ls以及所述第二漏极电极的所述长度Ld根据以下公式来选择:

1≤最大值(Ld,Ls)/最小值(Ld,Ls)≤10。

9.根据权利要求1-3中的任一项所述的显示器,其中所述第二源极电极和所述第二漏极电极中的至少一个与所述发光沟道层和所述第二电介质层两者接触。

10.根据权利要求1-3中的任一项所述的显示器,其中所述发光沟道层是双极的。

11.根据权利要求1-3中的任一项所述的显示器,其中所述发光沟道层由单一有机半导体层形成。

12.根据权利要求11所述的显示器,其中所述第二源极电极和所述第二漏极电极两者都定位于所述发光沟道层上方或两者都定位于所述发光沟道层下方。

13.根据权利要求11所述的显示器,其中所述第二源极电极和所述第二漏极电极中的一个定位于所述发光沟道层下方,而另一个定位于所述发光沟道层上方。

14.根据权利要求1至3中的任一项所述的显示器,其中所述发光沟道层包括至少两个不同的有机半导体层。

15.根据权利要求14所述的显示器,其中所述发光沟道层包括三个不同的有机半导体层。

16.根据权利要求14所述的显示器,其中所述第二源极电极和所述第二漏极电极两者都定位于所述发光沟道层上方或定位于所述发光沟道层内。

17.根据权利要求14所述的显示器,其中所述第二栅极电极定位于所述发光沟道层上方。

18.根据权利要求17所述的显示器,其中所述第二源极电极和所述第二漏极电极两者都定位于所述发光沟道层下方或定位于所述发光沟道层内。

19.根据权利要求1-3中的任一项所述的显示器,其中所述第二发光晶体管包括第三源极电极或第三漏极电极,所述第三源极电极或所述第三漏极电极安置成使所述第二发光晶体管的源极电极与漏极电极水平交替。

20.根据权利要求1-3中的任一项所述的显示器,包括在所述发光沟道层上方或下方的反射层。

21.根据权利要求1-3中的任一项所述的显示器,其中所述第一源极电极和所述第一漏极电极两者都定位于所述半导体层上方或定位于所述半导体层下方。

22.根据权利要求1-3中的任一项所述的显示器,其中所述第一栅极电极定位于所述半导体层下方。

23.根据权利要求1-3中的任一项所述的显示器,其中所述第一栅极电极定位于所述半导体层上方。

24.根据权利要求1-3中的任一项所述的显示器,其中所述第二源极电极和所述第二漏极电极包括未包括在所述第二源极电极和所述第二漏极电极中的另一个中的至少一个不同材料。

25.根据权利要求24所述的显示器,其中所述至少一个不同材料呈插入层沉积物或插入层组件的形式,所述插入层被放置于所述第二源极电极和所述第二漏极电极中的至少一个与所述发光沟道层之间。

26.根据权利要求1所述的显示器,其中所述第一驱动晶体管的所述第一源极电极和所述第一漏极电极中的至少一个至少部分地处于所述第二源极电极和所述第二漏极电极中的一个之下。

27.根据权利要求26所述的显示器,其中所述第一驱动晶体管的面积的至少10%处于所述第二发光晶体管的所述第二源极电极和所述第二漏极电极中的一个之下。

28.根据权利要求1所述的显示器,其中所述第一驱动晶体管的所述第一源极电极和所述第一漏极电极中的一个适于也充当所述第二发光晶体管的所述第二栅极电极。

29.根据权利要求28所述的显示器,其中所述第一驱动晶体管的所述第一电介质层适于也充当所述第二发光晶体管的所述第二电介质层。

说明书 :

含有改良像素架构的显示器

技术领域

[0001] 本发明涉及改良像素架构,所述改良像素架构用于基于有机发光晶体管(OLET)的显示器。

背景技术

[0002] OLET是最近类型的发光装置,由于其易于制造、高亮度以及其它改良特征,与诸如有机发光二极管(OLED)的其它装置相比正在吸引更多的关注。见Muccini等人,“Organic light-emitting transistors with an efficiency that outperforms the equivalent light-emitting diodes”,Nature Materials,9:496-503(2010)。
[0003] 关于OLET结构的相关发展的更多信息也可在美国专利No.8,497,501、欧洲专利公开No.2737559、欧洲专利公开No.2574219、欧洲专利公开No.2583329以及欧洲专利公开No.2786437中找到。
[0004] 所有上述专利文件都是关于OLET结构(即,发光装置)的,而非关于用于制作显示器像素的特定架构及解决方案。
[0005] 美国专利公开No.2013/0240842描述用于基于OLET的显示器的某个像素架构。更具体而言,所描述的架构包括耦接至垂直有机发光晶体管(VOLET)的垂直有机场效晶体管(VFET),其中VFET充当开关晶体管,并且其中VOLET充当驱动晶体管,该驱动晶体管也被配置为响应于通过开关晶体管启动而发光。因为有机半导体与硅半导体相比一般具有低的输出电流,所以使用有机半导体达成高输出电流的一种方式是缩短沟道长度。在常规的横向沟道薄膜晶体管设计(其中源极电极和漏极电极彼此横向地位移)中,缩短沟道长度涉及将源极电极和漏极电极放置成彼此非常接近,由于对高分辨率图案化的需要,这会是昂贵的。然而,在垂直场效晶体管(其中以垂直重叠方式设置源极电极和漏极电极)中,沟道长度由半导体薄膜沟道层的厚度来限定,这允许亚微米沟道长度,而无需使用高分辨率图案化。因此,美国专利公开No.2013/0240842试图通过改为使用VFET作为用于OLET的开关晶体管来解决横向沟道薄膜晶体管的缺点。

发明内容

[0006] 本发明的目的是提供用于基于OLET的显示器的新像素架构,其中每个像素都包括OLET和横向沟道场效晶体管,该横向沟道场效晶体管可为用于该OLET的开关晶体管或驱动晶体管。具体而言,本发明的发明人已发现,即使在与作为开关晶体管或驱动晶体管的横向沟道场效晶体管耦接时,OLET中的源极电极、漏极电极与栅极电极的相对定位和之间的连接的特定构造选择也能够提供独特的优点和优化的性能。
[0007] 因此,在第一方面中,本发明涉及含有像素阵列的显示器,其中每个像素都包括安装于共同基板(11)上的至少第一晶体管(100)和至少第二晶体管(200)。显示器像素中的第一晶体管可充当用于第二晶体管的开关晶体管或驱动晶体管,第二晶体管为发光晶体管。如本文所使用,第一晶体管在本文中可称为第一驱动晶体管或第一开关晶体管,并且第二晶体管在本文中可称为第二发光晶体管。在本发明的上下文中并且出于本发明的目的,术语“第一驱动晶体管”和“第一开关晶体管”应被理解为可互换的,因为它们指示第一晶体管控制并命令供应至第二发光晶体管的电压的能力。
[0008] 此外,存在于两个晶体管中的具有相同性质的组件如果存在于第一晶体管中,则称为具有特定性质的第一组件(例如,第一电介质层),如果存在于第二晶体管中,则称为具有相同性质的第二组件(例如,第二电介质层)。
[0009] 在本显示器像素中,第一驱动晶体管(100)包括以下组件:
[0010] 第一源极电极(12)和第一漏极电极(12’),第一源极电极和第一漏极电极通过半导体层(13)实体地分开但彼此电气连接,
[0011] -第一电介质层(14),以及
[0012] -至少一个第一栅极电极(15)。
[0013] 第二发光晶体管(200)包括以下组件:
[0014] -第二栅极电极(17),
[0015] -第二电介质层(18),
[0016] -发光沟道层(19),以及
[0017] -第二源极电极(20),具有长度Ls,以及第二漏极电极(20’),具有长度Ld,[0018] 其中第二栅极电极(17)与第一源极电极(12)和第一漏极电极(12’)中的至少一个电气接触,并且其特征在于:第二源极电极(20)和第二漏极电极(20’)中的至少一个与第二栅极电极(17)垂直重叠至少5μm,这种垂直重叠分别由L以及L’表示,并且所述第二源极电极和所述第二漏极电极水平分开至少2μm。
[0019] 表达“垂直重叠至少5μm”意味着第二源极电极和/或第二漏极电极与第二栅极电极至少部分地垂直对准,即,Ls和/或Ld至少部分地投影至与第二栅极电极的长度(Lg)共同的水平空间中,但是Ls和/或Ld与Lg处于第二晶体管的垂直堆叠内的不同平面上。这种垂直重叠L和L’可独立地处于5μm和150μm之间。
[0020] 类似地,表达“水平分开”意味着组件并不垂直对准,并且此外,意味着组件至共同平面中的投影将具有最小距离(至少2μm,并且优选地等于或小于50μm)。
[0021] 在某些实施例中,第二源极电极和第二漏极电极可各自与第二栅极电极的不同部分垂直重叠,其中这种垂直重叠中的每个都可为至少5μm。在优选实施例中,第二源极电极的总长度(Ls)和第二漏极电极的总长度(Ld)可单独地与第二栅极电极的不同部分垂直重叠(换言之,水平分开的第二源极电极和第二漏极电极两者都可各自整体地定位于第二栅极电极的长度内)。因为第二源极电极和第二漏极电极彼此水平分开一距离,该距离处于2μm和50μm之间,所以在Ls和Ld分别对应于L和L’的实施例中,第二栅极电极的长度必须大于或至少等于Ls、Ld以及第二源极电极和第二漏极电极之间的水平间隔(即,沟道长度)的总和。因此,在这些实施例中,Lg可至少在12μm和350μm之间或更长。
[0022] 在一些实施例中,第二源极电极和第二漏极电极的各自的外边缘(即,不是限定沟道长度的边缘)可与发光沟道层的两个边缘对准。如果不对准,则第二源极电极和第二漏极电极可定位为使得该第二源极电极和该第二漏极电极的各自的外边缘接近于发光沟道层的两个边缘,优选地,第二源极电极和第二漏极电极的外边缘相对于发光沟道层(朝着沟道长度)水平偏移一距离,该距离不多于沟道长度的20%,沟道长度即第二源极电极与第二漏极电极之间的水平间隔。
[0023] 因此,根据本发明的显示器像素不同于美国专利公开No.2013/0240842中所描述的显示器像素,因为那些像素中的发光晶体管具有垂直构造,该垂直构造需要源极电极和漏极电极之间几乎完全重叠,并且电荷传输和再结合机制的方向是垂直的,而不是如本发明中的第二晶体管中那样是横向的。垂直发光晶体管(诸如美国专利公开No.2013/0240842中所描述的垂直发光晶体管)在与驱动TFT耦接以便制成显示器像素时,经受垂直电荷传输所造成的限制;具体而言,因为垂直电荷传输跨形成发光晶体管的沟道的多个有机层的堆叠发生,所以在这种垂直构造中,电荷载体迁移率比在横向场效应的驱动力下发生在膜的平面中的电荷载体迁移率低了多个数量级。
[0024] 如上所述,根据本发明的像素架构的关键特征中的一个为,显示器像素中的OLET包括水平分开的源极电极和漏极电极,该源极电极和该漏极电极中的至少一个与栅极电极垂直重叠。这一方面确保了虚拟容量(capacity)的建立,其允许对OLET本身的更好且更简化的驱动,以及另一方面确保了源极电极和漏极电极之间的横向电荷传输,其允许更好的电气装置特性。
[0025] 在这方面,重要的是强调本发明的发明人所选择的OLET像素结构(具体而言,第二发光晶体管结构)是OLET结构的良好限定的子集。不同的OLET结构已于本领域中报导。例如,美国专利No.8,664,648、国际专利公开No.WO 2011/147523、美国专利No.8,758,649、美国专利公开No.2014/117317,以及国际专利公开No.WO 2010/049871描述了OLET结构,其中在OLET结构的栅极电极与OLET结构的源极电极和漏极电极中的任一个之间,不存在垂直重叠。类似地,垂直OLET(诸如美国专利公开No.2013/0240842所描述的那些垂直OLET)在本发明的范畴外并且不被本发明所涵盖。
[0026] 同样重要的是,强调关于以下两个程度的有用范围的重要性:OLET栅极电极与OLET源极电极和/或漏极电极之间的垂直重叠的程度,以及OLET源极电极与OLET漏极电极之间的水平间隔的程度,所述有用范围借由通过将OLET栅极电极与TFT的源极电极或漏极电极中的一个接触来将这样的OLET与TFT耦接来实现改良的显示器像素。

附图说明

[0027] 将借助以下附图进一步描述本发明,在附图中:
[0028] 图1是根据本发明的显示器像素的第一优选实施例的俯视图。
[0029] 图2A是图1所例示的显示器像素的沿着线A-A的截面视图,而图2B是同一显示器像素的沿着线B-B的截面视图。
[0030] 图3是根据本发明的另一实施例的显示器像素的沿着线B-B的截面视图,其中第二发光晶体管的第二源极电极和第二漏极电极中的至少一个在发光沟道层的顶部上且与第二电介质层接触。
[0031] 图4是根据本发明的又一实施例的显示器像素的沿着线B-B的截面视图,其中第二发光晶体管的第二源极电极和第二漏极电极两者都位于第二电介质层上方且定位于发光沟道层下方。
[0032] 图5是根据本发明的又一实施例的显示器像素的沿着线B-B的截面视图,其中第二发光晶体管的第二源极电极和第二漏极电极中的一个定位于发光沟道层内,且另一个定位于发光沟道层的顶部上。
[0033] 图6是根据本发明的又一实施例的显示器像素的沿着线B-B的截面视图,其中发光沟道层包括有机半导体层的多层堆叠(多达n层有机半导体层)。
[0034] 图7是根据本发明的又一实施例的显示器像素的沿着线B-B的截面视图,其中第二发光晶体管的第二源极电极和第二漏极电极中的一个定位于多层发光沟道层的顶部上,且另一个定位于多层发光沟道层内。
[0035] 图8是根据本发明的又一实施例的显示器像素的沿着线B-B的截面视图,其中发光沟道层包括多个(n个)有机半导体层的堆叠,第二电介质层沉积于发光沟道层之上,第二栅极电极定位于第二电介质层的顶部上,且第二源极电极和第二漏极电极定位于发光沟道层的底部处。
[0036] 图9是根据本发明的又一实施例的显示器像素的沿着线B-B的截面视图,其中发光沟道层包括多个(n个)有机半导体层的堆叠,第二电介质层沉积于发光沟道层之上,第二栅极电极定位于第二电介质层的顶部上,第二源极电极和第二漏极电极与发光沟道层内的不同有机半导体层接触(如所例示,第二源极电极和第二漏极电极中的一个与第一有机半导体层接触,而第二源极电极和第二漏极电极中的另一个与第n个有机半导体层接触)。
[0037] 图10是根据本发明的又一实施例的显示器像素的沿着线B-B的截面视图,其中第二发光晶体管包括交替地安置于发光沟道层上的多于两个的第二源极电极和第二漏极电极(例如,所例示的构造中的源极/漏极/源极或漏极/源极/漏极)。
[0038] 图11是根据本发明的又一实施例的显示器像素的沿着线B-B的截面视图,其中第二发光晶体管包括定位于发光沟道层下方的反射层R。
[0039] 图12是根据本发明的又一实施例的显示器像素的沿着线B-B的截面视图,其中第二发光晶体管包括沉积于发光沟道层以及第二源极电极和第二漏极电极之上的绝缘层“i”,以及定位于绝缘层“i”的顶部上的反射层R。
[0040] 图13是根据本发明的又一实施例的显示器像素的沿着线A-A的截面视图,其中第一驱动晶体管被配置为使得第一漏极电极和第一源极电极并不与半导体层完全共平面。在所例示的构造中,第一漏极电极和第一源极电极中的一个位于半导体层上,而第一漏极电极和第一源极电极中的另一个与半导体层和基板两者接触。
[0041] 图14是类似于图4所示的实施例的显示器像素的沿着线B-B的截面视图,除了第二源极电极和第二漏极电极被描绘为用不同材料制成。
[0042] 图15是图4所示的实施例的另一可能变型的显示器像素的沿着线B-B的截面视图,其中在发光沟道层与第二源极电极和第二漏极电极的每个之间插入夹层,其中这种夹层可完全由与制作第二源极电极和第二漏极电极的材料相比不同的材料制成,或可包括与制作第二源极电极和第二漏极电极的材料相比不同的材料。
[0043] 图16A是根据本发明的另一实施例的显示器像素的沿着线A-A的截面视图,而图16B是同一显示器像素的沿着线B-B的截面视图。
[0044] 图17是根据本发明的另一实施例的显示器像素的沿着线A-A的截面视图,其中形成共同电极且将该共同电极用作第一晶体管的第一漏极电极和第二晶体管的第二栅极电极两者。
[0045] 图18是图17所示的实施例的变型的显示器像素的沿着线A-A的截面视图,具有允许产品制程中由于将单个共同电介质层用作第一电介质层和第二电介质层两者而带来的进一步简化的结构。
[0046] 在附图中,一些组件的尺寸及尺寸比可能并非按比例的,而是在一些情况下已被改变以改善附图可读性及理解,例如层厚度以及源极-漏极距离和厚度。此外,已示出仅一个示范性俯视图,而所有其它附图旨在示出特定特征,所述特定特征是具体实施例的特性,通过截面视图来更清楚且有效地例示所述具体实施例。
[0047] 如本文所使用,沿着线A-A的截面表示根据本发明的显示器像素的上部分的截面,或者,更确切而言,表示显示器像素中示出第一驱动晶体管的第一源极电极、第一漏极电极和第一栅极电极的部分;而沿着线B-B的截面表示示出显示器像素的下部分的截面,或者,更确切而言,表示显示器像素中示出第二发光晶体管的第二栅极电极与第一驱动晶体管的第一源极/漏极电极之间的连接的部分。

具体实施方式

[0048] 图1是示出根据本发明的显示器像素10的主要部件的俯视图。显示器像素10包括:第一晶体管,该第一晶体管的电极包括层12、12’以及第三电极(未示出);以及第二晶体管,该第二晶体管为发光晶体管,该发光晶体管的电极为层20、20’以及17。在图1所例示的俯视图中,具体而言,示出了:共同基板11,在该共同基板11之上实现第一(驱动)晶体管和第二(发光)晶体管;属于第一晶体管的第一源极电极12和第一漏极电极12’;属于第二晶体管的第二源极电极20和第二漏极电极20’;第一晶体管的第一栅极电极(自此视图不可见);第二晶体管的第二栅极电极17;半导体层13,该半导体层13将第一源极电极12与第一漏极电极
12’电气耦接;以及第二晶体管的发光沟道层19。
[0049] 第一晶体管的第一源极电极12或第一漏极电极12’电气连接至显示器像素的地址线DATA(数据),并且第一栅极电极15电气连接至显示器像素的启用线SCAN(扫描)。
[0050] 如上文所概述,这些组件与图1中未指示的组件(因为它们沿着所例示的透视图几乎完全重叠)的相对位置和连接,在沿着线A-A以及B-B的截面视图中反而更清楚地可见。
[0051] 图2A示出显示器像素10的沿着线A-A的截面视图。
[0052] 具体而言,图2A示出第一驱动晶体管100的垂直结构,该第一驱动晶体管100具有如下构成组件:
[0053] ●第一源极电极12和第一漏极电极12’,
[0054] ●半导体层13,
[0055] ●第一电介质层14,以及
[0056] ●第一栅极电极15,
[0057] 以及第二发光晶体管200的垂直结构,该第二发光晶体管200具有如下构成组件:
[0058] ●第二栅极电极17,
[0059] ●第二电介质层18,
[0060] ●发光沟道层19,以及
[0061] ●第二源极电极20和第二漏极电极20’。
[0062] 在所引用的附图中,还存在绝缘层16,第二晶体管的第二栅极电极17形成于该绝缘层16之上。
[0063] 第一晶体管在功能上与第二晶体管耦接,以使得在足以使第一晶体管导通的电压被施加于启用线SCAN处时,第二发光敏晶体管用在地址线DATA处在该时刻可利用的电压来寻址。图2B示出显示器像素10的沿着线B-B的截面视图,并且指示第一驱动晶体管100与第二发光晶体管200之间经由第二栅极电极17的连接,该第二栅极电极17与组件12或12’(第一源极电极或第一漏极电极)电气接触。
[0064] 根据优选实施例来实现图1、2A以及2B所示的显示器像素,在优选实施例中,第二源极电极20和第二漏极电极20’水平地(或横向地)分开(优选以至少2μm和50μm之间的距离分开),并且第二源极电极20和第二漏极电极20’中的每个的相应整体与第二栅极电极17(的不同部分)垂直地重叠。
[0065] 然而,本发明不限于这样的实施例。例如,在某些替代实施例中,第二源极电极及第二漏极电极中的仅一个需要与第二栅极电极垂直地重叠。在某些实施例中,第二源极电极和/或第二漏极电极的仅一部分(而非整体)可与第二栅极电极垂直地重叠。通常,第二漏极电极和第二源极电极具有尺寸且布置为使得该第二漏极电极和该第二源极电极中的至少一个与第二栅极电极垂直地重叠至少5μm的长度。优选地,这种重叠长度在5μm和150μm之间。
[0066] 此外,图1、2A和2B示出显示器像素,在该显示器像素中发光沟道层19包括单一有机半导体层,以及第二源极电极和第二漏极电极两者都定位在发光沟道层19的顶部上。在操作中,发光沟道层19可为单极的或双极的。
[0067] 关于第一晶体管,在图1、2A和2B所示的实施例中,半导体层13在其上形成有第一源极电极12和第一漏极电极12’的同一基板层11上实现(即,第一源极电极12和第一漏极电极12’与半导体层13是共平面的),并且第一电介质层14在第一源极电极12和第一漏极电极12’以及半导体层13之上形成于基板11上。然后,第一栅极电极15在半导体层13上方形成于第一电介质层14的顶部上。在优选实施例中,第一栅极电极15被设定尺寸成完全重叠半导体层13。这是因为半导体层常由空气敏感型金属氧化物或有机化合物组成;因此,顶部栅极构造以及大的栅极电极的使用将保护半导体层免受空气曝露。虽然如此,也可能以其它构造制造第一晶体管。例如,第一晶体管的替代实施例可具有顶部接触底部栅极(top-contact bottom-gate)架构,其中第一源极电极12和第一漏极电极12’两者都形成于半导体层13的顶部上,并且第一栅极电极15形成于半导体层13下方。
[0068] 不管电极12、12’和15的相对布置如何,第一晶体管都可由一个或多个额外的绝缘层囊封。参考图2A,上覆绝缘层16形成于第一晶体管之上。更具体而言,这个绝缘层16在第一栅极电极15之上(或在未示出的替代实施例中,在第一源极电极和第一漏极电极之上)沉积于第一电介质层14的顶部上。参考图2B,形成通过绝缘层16和第一电介质层14两者的导通孔(via hole),以提供对组件12’(第一源极电极或第一漏极电极)的接取,且通过使用传导材料填充导通孔或给导通孔的侧壁加上衬里来形成导通体(via),该导通体与形成于绝缘层16上的第二栅极电极17电气接触。因此,该导通体通过提供组件12’(第一源极电极或第一漏极电极)与第二栅极电极17之间的电气接触来将第一晶体管100和第二晶体管200电气连接。更具体而言,导通孔可为V形的,具有非垂直侧壁。这有助于在沉积传导材料以形成导通体时保证膜连续性。导通孔可经由光光刻技术产生;具体而言,通过使用具有增加的孔隙的一系列掩模。
[0069] 在甚至更优选的实施例中,第二源极电极的长度(Ls)和第二漏极电极的长度(Ld)可满足以下关系:
[0070] 1≤最大值(Ld,Ls)/最小值(Ld,Ls)≤25
[0071] 且甚至更优选地
[0072] 1≤最大值(Ld,Ls)/最小值(Ld,Ls)≤10
[0073] 能够相当清楚地看到,在图1、2A、2B所示的实施例中,最大值(Ld,Ls)/最小值(Ld,Ls)的比值为1。
[0074] 虽然图1、2A、2B所例示的实施例是优选的,但根据本发明的显示器像素不限于此。图3至18示出根据本发明的显示器像素的其它替代实施例。用相同的附图标记来标记各个附图中的相同组件。
[0075] 图3示出根据本发明的另一实施例的显示器像素的沿着线B-B的截面。根据这个实施例,第二(发光)晶体管的第二源极电极20和第二漏极电极20’形成于发光沟道层19之上,并且也与第二电介质层18接触;具体而言,第二源极电极20和第二漏极电极20’中的每个都延伸超出发光沟道层19的边缘,以与第二电介质层18形成接触。
[0076] 图4中例示本发明的显示器像素的另一实施例,其示出该显示器像素的沿着线B-B的截面。根据这个实施例,第二源极电极20和第二漏极电极20’沉积在第二电介质层18上并且定位于发光沟道层19的底部处。例如,第二源极电极20和第二漏极电极20’可至少部分地由发光沟道层19囊封,该发光沟道层19也与第二电介质层18接触。
[0077] 根据另一实施例(图5中示出该实施例的截面视图),第二发光晶体管的第二源极电极和第二漏极电极中的一个(例如,第二源极电极20)可定位于发光沟道层19的底部处,并且第二源极电极和第二漏极电极中的另一个(例如,第二漏极电极20’)可定位于发光沟道层19的顶部上。换言的,根据这个实施例,第二源极电极20和第二漏极电极20’彼此水平地且垂直地位移,以及可将电极中的一个描述为处于发光沟道层19内。
[0078] 不一定要使用单层有机材料来实现发光沟道层。例如,发光沟道层19可由多个层的堆叠组成,例如,如图6所示为从2层至整数n层。具体而言,发光沟道层19可包括:一个或多个空穴传输层,空穴传输层每个都包括p型半导体;一个或多个发射层,电子和空穴的再结合可发生于发射层中;以及一个或多个电子传输层,电子传输层每个都包括n型半导体。第二源极电极20和第二漏极电极20’两者都可形成于堆叠的最顶层上方,如图6所示,或第二源极电极20和第二漏极电极20’中的一个可形成于最顶层上方,且另一个形成于该堆叠下方或埋设于该堆叠的中间层内,如图7所示。
[0079] 第二(发光)晶体管也可如图8和9所示的来实现,即,具有顶部栅极架构,其中构成发光沟道层的n层堆叠上覆盖有第二电介质层18,第二栅极电极17实现于该第二电介质层18之上。在图8的实施例中,第二源极电极20和第二漏极电极20’两者都定位于发光沟道层
19下方(具体而言,由多层有机发光沟道层19的最底层n囊封)。在图9的实施例中,第二电极(例如,第二源极电极20)定位于堆叠的第二最顶层上方,并且由发光沟道的最顶层埋设,另一个第二电极(例如,第二漏极电极20’)实现于绝缘层16上并且定位于堆叠的底部处。
[0080] 图1至9中所例示的各种第二发光晶体管全部具有单沟道结构。图10例示替代实施例,其中第二发光晶体管具有多沟道结构。具体而言,第二发光晶体管具有至少3个第二电极,第二电极水平地(即,正交于包括第二晶体管的层的堆叠方向)交替。例如,这种实施例可包括定位于两个第二源极电极之间的共同的第二漏极电极。第二源极电极中的每个都相对于共同的第二漏极电极水平地位移,从而限定两个沟道。这个实施例可带来优点,包括:在共同漏极电极下的更加改良的光发射,以及更高的光/暗比。
[0081] 如图11和图12所示的沿着线B-B的截面视图中所例示,第二晶体管(即,发光晶体管)可配备有反射层R,该反射层R用于向上(图11)或向下(图12)反射由发光沟道层19发射的光。在前一种情况下(图11),反射层R在第二栅极电极17下方实现于绝缘层16中;在后一种情况下(图12),第二源极电极20和第二漏极电极20’由电气绝缘层i囊封,反射层R实现于该电气绝缘层i上方。
[0082] 根据附图中未示出的又一实施例,发光晶体管的第二栅极电极17可充当反射层用于向上反射由发光沟道层19发射的光。在优选实施例中,第二栅极电极由光反射及导电材料形成,诸如银、铝,或另一高反射金属。
[0083] 在本公开的显示器像素的目前为止所呈现的所有实施例中,仅对沿着线B-B的截面进行参考,假定沿着线A-A的截面可如图2A中一样。虽然如此,根据所示实施例的显示器像素可具有如图13中所描绘的沿着线A-A的截面,其中第一源极电极12部分地实现于基板11上,且部分地实现于半导层13上,第一漏极电极12’形成于半导层13之上。
[0084] 作为附图中未示出的替代方案,第一源极电极12和第一漏极电极12’两者都可实现于半导体层13上方或下方。
[0085] 根据附图中未示出的又一实施例,第一栅极电极15实现于基板11上并且定位于第一电介质层14和半导体层13下方。
[0086] 根据本发明的另一实施例设想针对第二源极电极与第二漏极电极使用不同的材料,来促进电荷注入。两个电极可完全用不同的材料制成,或一个或两个电极可包含除存在于两个电极中的共同材料之外的不同的材料。
[0087] 图14示出在其它方面类似于图4所示的实施例的实施例,除了第二源极电极由与第二漏极电极不同的材料制成。图15示出这种变型的另一解决方案,其目的始终是促进电荷注入,在这种情况下通过夹层200、200’来促进电荷注入,夹层200、200’分别放置于第二源极电极/第二漏极电极与第二电介质层18之间。如上所述,图14和15例示对图4所示的实施例的可能变化,但可在根据本发明的实施例中的任一个中更一般地采取这种解决方案。
[0088] 本发明的显示器像素可实现于具有其它相同显示器像素的同一基板上,所述其它相同显示器像素安置成列和行,以用于形成具有多个启用线SCAN和地址线DATA的显示器像素的阵列。方便地,同一列的显示器像素将连接至同一启用线SCAN,并且同一行的显示器像素将连接至同一地址线DATA,以便通过在各个启用线以及地址线处施加适当的电压来单独地命令该阵列的每个显示器像素。每个像素中的每个发光晶体管的漏极电极和源极电极将连接至同一漏极线和同一源极线,以向所有像素提供相同偏压。
[0089] 方便地,SCAN线和DATA线可用来控制三个像素的群组,所述三个像素每个都发出不同的颜色,即,红色、绿色及蓝色,以便实现通常所称的RGB构造。
[0090] 图16A和16B分别示出根据本发明的另一实施例的沿着线A-A的截面视图和沿着线B-B的截面视图。在这种情况下,驱动晶体管100至少部分地放置于发光晶体管200之下。在图16A和16B所示的特定实施例中,第一栅极电极15、第一电介质层14、半导体层13和第一晶体管电极12’(源极或漏极)全部定位于第二发光晶体管电极中的一个(例如,第二源极电极20)之下。
[0091] 这个特定构造,并且更一般地,当在第二发光晶体管的源极电极和漏极电极中的一个与第一驱动晶体管的至少一部分之间存在至少部分重叠时的构造,减少了每个像素的暗区,从而改良像素的孔径比(定义为照亮区占整个像素区的比),并且进而改良像素的总亮度,并且由于较小像素尺寸,增加使用这种像素结构的显示器的分辨率。为了更好地利用这个效果,优选的是第一驱动晶体管的装置宽度或装置长度的至少10%垂直地重叠第二(源极或漏极)电极中的一个(位于第二(源极或漏极)电极中的一个之下)。
[0092] 图17示出沿着线A-A的截面视图,其中利用这个概念来引入进一步简化,即,代替在第二发光晶体管的第二栅极电极中创建导通孔来与第一晶体管的第一源极电极/第一漏极电极形成电气接触,形成共同电极来作为第一驱动晶体管的第一漏极电极12’和第二发光晶体管的第二栅极电极17两者,因此消除对创建导通孔的需要并且简化生产制程。在图17中,示出第一驱动晶体管的底部栅极顶部接触结构来作为示例,其中驱动这个结构暗示针对像素10使用两个电介质层14及18。图18示出第一驱动晶体管的顶部栅极底部接触结构,该结构允许第一电介质层14与第二电介质层18重合,因此进一步简化生产制程和所使用材料的数量,并且进而简化显示器的成本。
[0093] 本文中所提及的所有公开、专利申请、专利及其它参考文献以全文引用的方式并入本文中。在发生冲突的情况下,本说明书(包括定义)起控制作用。