通用振荡器

摘要

在所描述的示例中，通用振荡器(200)包括放大器阵列(204)，其包括一个或更多个放大器。控制逻辑单元(220)耦接到放大器阵列(204)，并且激活一个或更多个放大器。自时钟产生电路(230)耦接到控制逻辑单元(220)，并且产生固定的时钟。计数器(232)从自时钟产生电路(230)接收固定的时钟，并且向控制逻辑单元(220)提供受控时钟。

权利要求

1.一种振荡器，其包括：

放大器阵列，其包括一个或更多个放大器；

控制逻辑单元，其耦接到所述放大器阵列，并且经配置激活所述一个或更多个放大器；

自时钟产生电路，其耦接到所述控制逻辑单元，并且经配置产生固定的时钟；以及计数器，其经配置从所述自时钟产生电路接收所述固定的时钟，并且经配置向所述控制逻辑单元提供受控时钟。

2.根据权利要求1所述的振荡器，其进一步包括耦接在所述放大器阵列两端的晶体。

3.根据权利要求1所述的振荡器，其进一步包括耦接在所述放大器阵列两端的陶瓷材料。

4.根据权利要求1所述的振荡器，其中所述一个或更多个放大器中的每个放大器包括耦接到所述控制逻辑单元的使能端口。

5.根据权利要求4所述的振荡器，其中所述控制逻辑单元经配置在放大器的使能端口上提供控制信号，以激活所述放大器。

6.根据权利要求1所述的振荡器，其中所述自时钟产生电路是环形振荡器。

7.根据权利要求1所述的振荡器，其进一步包括缓冲器，所述缓冲器耦接到所述放大器阵列，并且经配置产生输出信号，其中所述输出信号是处在期望的频率的振荡信号。

8.根据权利要求7所述的振荡器，其中所述控制逻辑单元耦接到所述缓冲器，并且经配置基于所述输出信号和所述受控时钟激活所述一个或更多个放大器。

9.根据权利要求1所述的振荡器，其中所述控制逻辑单元经配置向所述自时钟产生电路提供使能信号，所述使能信号经配置激活所述自时钟产生电路。

10.一种产生处在期望的频率的输出信号的方法，其包括：产生固定的时钟；

从所述固定的时钟产生受控时钟；

响应于所述输出信号和所述受控时钟，激活在放大器阵列中的一个或更多个放大器。

11.根据权利要求10所述的方法，其进一步包括提供所述输出信号作为对控制逻辑单元的反馈，并且基于所述输出信号和所述受控时钟激活所述一个或更多个放大器，使得所述输出信号是处在所述期望的频率。

12.根据权利要求10所述的方法，其进一步包括通过所述控制逻辑单元激活自时钟产生电路，以产生所述固定的时钟。

13.根据权利要求12所述的方法，其中所述自时钟产生电路是环形振荡器。

14.根据权利要求10所述的方法，其进一步包括将晶体和陶瓷材料中的一个耦接在一个或更多个放大器的两端。

15.根据权利要求10所述的方法，其进一步包括通过所述控制逻辑单元提供控制信号，以激活所述一个或更多个放大器中的放大器。

16.根据权利要求10所述的方法，其进一步包括从耦接到所述放大器阵列的缓冲器产生所述输出信号，其中所述输出信号是处在所述期望的频率的振荡信号。

17.一种基底，其包括：

晶体和陶瓷材料中的一个；

集成电路，其耦接到所述晶体和所述陶瓷材料中的一个，所述集成电路包括：放大器阵列，其包括一个或更多个放大器；控制逻辑单元，其耦接到所述放大器阵列并且经配置激活所述一个或更多个放大器；自时钟产生电路，其耦接到所述控制逻辑单元并且经配置产生固定的时钟；以及计数器，其经配置从所述自时钟产生电路接收所述固定的时钟，并且经配置向所述控制逻辑单元提供受控时钟。

18.根据权利要求17所述的基底，其中所述晶体和所述陶瓷材料中的一个连接在所述放大器阵列的两端。

19.根据权利要求17所述的基底，其中所述一个或更多个放大器中的每个放大器包括耦接到所述控制逻辑单元的使能端口，并且所述控制逻辑单元经配置在放大器的使能端口上提供控制信号，以激活所述放大器。

说明书

通用振荡器

技术领域

[0001] 本发明一般涉及集成电路，并且更具体地涉及用于与集成电路一起使用的通用振荡器。

背景技术

[0002] 在集成电路上的处理系统需要用于定时和同步的时钟信号。晶体振荡器或陶瓷谐振器被广泛地用于获得这些时钟信号。晶体振荡器包括实施将机械振动转换为电脉冲的压电效应的晶体。当交流电流或电压施加到晶体时，其将以其谐振频率和谐波模式振动。为了发起并放大压电效应，振荡器电路耦接到晶体。产生的振荡器信号的频率由包括晶体类型的多个因素支配。

[0003] 陶瓷谐振器是可变频率振荡器，其包括压电式陶瓷材料。当振荡器电路耦接到陶瓷材料时，在设备中的谐振机械振动产生特定频率的振荡器信号。不同类型的晶体和陶瓷用于基于应用领域产生多个振荡器信号。

[0004] 然而，耦接到晶体或陶瓷材料以用于发起并放大振荡的振荡器电路随着晶体或陶瓷材料的类型而改变。因此，与石英晶体一起使用的振荡器电路和某些陶瓷材料是不兼容的。集成电路一般需要多个振荡器电路，以支持多个集成设备在不同的时钟频率下运行。因此，多个焊盘(pad)设置在这些集成电路上，以支持多个振荡器电路。这增加了在集成电路上使用的引脚数量。

发明内容

[0005] 在所描述的示例中，振荡器包括放大器阵列，其进一步包括一个或更多个放大器。控制逻辑单元耦接到放大器阵列并且激活一个或更多个放大器。自时钟产生电路耦接到控制逻辑单元，并且产生固定的时钟。计数器从自时钟产生电路接收固定的时钟，并且向控制逻辑单元提供受控时钟。

附图说明

[0006] 图1示出振荡器。

[0007] 图2示出根据实施例的振荡器。

[0008] 图3示出根据实施例的用于图2的振荡器的负电阻图。

[0009] 图4是示出根据实施例的控制逻辑单元的操作的曲线图。

[0010] 图5A-图5F是示出根据实施例的由图2的振荡器产生的信号波形的曲线图。

[0011] 图6示出根据实施例的基底。

具体实施方式

[0012] 图1示出晶体振荡器100。晶体振荡器100包括晶体102、第一电容C1 104、第二电容C2 106、偏压电阻器107、输入焊盘PADI 108、输出焊盘PADO 112、反相放大器114和缓冲器116。晶体102连接在反相放大器114和偏压电阻器107两端。第一电容C1 104耦接在晶体102的第一端105和接地端子之间。第二电容C2 106耦接在晶体102的第二端110和接地端子之间。

[0013] 偏压电阻器107耦接在第一端105和第二端110之间。输入焊盘PADI 108耦接到第一端105，并且输出焊盘PADO 112耦接到第二端110。反相放大器114连接在输入焊盘PADI 108和输出焊盘PADO 112之间。缓冲器116耦接到输入焊盘PADI 108并且产生输出信号118。

[0014] 为了操作晶体振荡器100，晶体102是响应于由反相放大器114提供的激活信号产生振荡信号的材料。第一电容C1 104和第二电容C2 106在PTV(工艺、温度和电压)变化期间向晶体振荡器100提供稳定性。偏压电阻器107提供用于反相放大器114的操作点的共模偏压，并且提高其增益。

[0015] 反相放大器114将由晶体102产生的振荡信号放大到定义的频率。在一个示例中，定义的频率由在晶体102中的电感器和电容器(LC)并联/串联谐振确定。这些经调谐的振荡被提供到缓冲器116，以产生在定义的频率下的输出信号118。晶体振荡器100产生在定义的频率下的输出信号118。然而，晶体振荡器100需要不同的晶体102，以产生在不同频率下的输出信号118。因此，晶体振荡器100不能够支持需要多个时钟频率的集成电路。

[0016] 图2示出根据实施例的振荡器200。振荡器200包括放大器阵列204、输入焊盘PADI 208、输出焊盘PADO 210、缓冲器116、控制逻辑单元220、自时钟产生电路230和计数器232。
放大器阵列204包括被描绘为204a、204b-204n的一个或更多个放大器。

[0017] 一个或更多个放大器中的每个放大器包括使能(enable)端口EN。每个放大器通过从控制逻辑单元220接收到的控制信号来激活或停用(deactivate)。控制信号在放大器的使能端口EN处被接收。例如，放大器204a接收控制信号206a，并且放大器204b接收控制信号206b。类似地，放大器204n接收控制信号206n。

[0018] 放大器阵列204的第一端212耦接到输入焊盘PADI 208，并且放大器阵列204的第二端214耦接到输出焊盘PADO 210。晶体202耦接在输入焊盘PADI 208和输出焊盘PADO 210之间。因此，晶体202耦接在放大器阵列204的两端。在一个变型中，陶瓷材料耦接在放大器阵列204的两端。缓冲器216通过输入焊盘PADI 208耦接到放大器阵列204，并且产生输出信号218。在一个示例中，缓冲器216通过输出焊盘PADO 210耦接到放大器阵列204。

[0019] 控制逻辑单元220接收输出信号218。控制逻辑单元220耦接到放大器阵列204，并且将控制信号222提供到在放大器阵列204中的一个或更多个放大器。自时钟产生电路230耦接到控制逻辑单元220。计数器232耦接到自时钟产生电路230，并且控制逻辑单元220耦接到计数器232。振荡器200可以包括一个或更多个附加的常规部件。

[0020] 在振荡器200的操作中，控制逻辑单元220将使能信号224提供到自时钟产生电路230。使能信号224激活自时钟产生电路230。在一个变型中，当电力提供到振荡器200时，自时钟产生电路230被激活。自时钟产生电路230产生提供到计数器232的固定的时钟。在一个示例中，自时钟产生电路230是环形振荡器。计数器232响应于固定的时钟产生受控时钟，并且受控时钟被提供到控制逻辑单元220。受控时钟用作控制逻辑单元220的计时器(time-keeper)。

[0021] 受控时钟需要控制逻辑单元220的平稳运行。晶体202是响应于由放大器阵列204提供的激活信号产生振荡信号的材料。在一个变型中，使用陶瓷材料代替晶体202。

[0022] 在一个示例中，电容耦接在输入焊盘PADI 208和接地端子之间，并且电容耦接在输出焊盘PADO 210和接地端子之间(未在图2中示出)。这些电容在PTV(工艺、温度和电压)变化期间向振荡器200提供稳定性。

[0023] 由晶体202产生的振荡信号被提供到缓冲器216以产生输出信号218。提供输出信号218作为对控制逻辑单元220的反馈。控制逻辑单元220响应于输出信号218激活在放大器阵列中的一个或更多个放大器。

[0024] 控制逻辑单元220将控制信号222提供到放大器阵列204。控制信号222包括控制信号206a、206b-206n。在一个变型中，控制信号是逻辑高信号，以激活放大器。例如，当控制信号206a处于逻辑高时，放大器204a被激活。在另一变型中，控制信号是逻辑低信号以激活放大器。放大器阵列204在PTV变化期间对振荡器200提供稳定性。

[0025] 控制逻辑单元220激活一个或更多个放大器，使得放大器阵列204以期望的频率构建在晶体202两端的振荡。期望的频率是振荡器200的谐振频率。因此，输出信号218是处在期望的频率的振荡信号。另外，振荡器200的运行与用作晶体202的晶体类型无关。在一个变型中，使用陶瓷材料代替晶体202。控制逻辑单元220激活在放大器阵列204中的一个或更多个放大器，以构建在陶瓷材料两端的振荡。所产生的输出信号218是处在期望的频率的振荡信号。

[0026] 控制逻辑单元220基于在振荡器200中使用的晶体202的类型动态地配置振荡器200。因此，振荡器200能够支持集成电路，该集成电路需要多个晶体(和/或谐振器)支持并且还需要不同的时钟频率支持。振荡器200支持大范围规格的晶体202。

[0027] 在一个实施例中，晶体没有嵌入集成电路中。使用包括晶体202和集成电路的基底。集成电路包括放大器阵列204、控制逻辑单元220、自时钟产生电路230以及计数器232。晶体202连接在放大器阵列204的两端。因此，SoC(具有集成电路)能够依据晶体选择和根据应用的可编程性在不同的环境中运行。集成电路还当陶瓷材料连接在放大器阵列204的两端时提供支持。

[0028] 图3示出根据实施例的用于振荡器200的负电阻图。在图上的x轴示出在放大器阵列204中的多个放大器。在图上的y轴示出负电阻。晶体202在振荡器200中将电阻提供到电路的其余部分。因此，需要放大器阵列204提供负电阻，以克服由晶体202提供的电阻，以便构建振荡。其后，振荡器200能够维持由晶体202产生的振荡。

[0029] 图示出多个放大器，其需要在弱工艺角(process corner)和强工艺角中克服由晶体202提供的电阻。工艺角表明在将集成电路设计应用到半导体晶圆(wafer)中使用的制造参数的变化。强工艺角和弱工艺角表示这些参数变化的极端值，在其中已经被蚀刻到半导体晶圆上的电路正确地起作用。另外，在确定强工艺角和弱工艺角时考虑电压和温度变化。

[0030] 因为负电阻在振荡器中降低，所以振荡器的性能和规格提高。振荡器可以支持具有较高的ESR(有效串联电阻)的晶体。如图所示，对于强工艺角，当在放大器阵列204中激活的放大器的数量为10时，获得最小的负电阻。类似地，对于弱工艺角，当在放大器阵列204中激活的放大器的数量为27时，获得最小的负电阻。

[0031] 放大器的数量还表示振荡器的驱动强度。因此，振荡器200在强工艺角中提供为10的驱动强度以获得最佳性能。振荡器200在弱工艺角中提供为27的驱动强度以获得最佳性能。因此，对于给定的制造参数，在振荡器200中所要求的放大器数量可以在集成电路的实际制造之前判定。另外，振荡器200能够动态重新配置，以适应在工艺条件中的改变。由此，在放大器阵列204中激活的放大器的数量基于工艺条件通过控制逻辑单元220确定。

[0032] 图4是示出根据实施例的控制逻辑单元的操作的曲线图。控制逻辑单元220在振荡器200中用于解释图4的曲线图。在曲线图上的x轴示出时间。在曲线图上的y轴示出在放大器阵列204中的放大器数量。

[0033] 为了便于解释，图4示出当在放大器阵列204中的放大器的数量为30时控制逻辑单元220的操作。使用数字30便于解释，但是并不限制本公开的范围。控制逻辑单元220(在从计数器232接收受控时钟时)激活在放大器阵列204中的30个放大器。

[0034] 时间t示出控制逻辑单元220将保持在一个状态中的时间。其后，控制逻辑单元220停用一个放大器。因此，在时间t之后，29个放大器将保持激活。如果当30个放大器被激活时，控制逻辑单元220未检测到振荡，那么(在时间t之后)一个放大器由控制逻辑单元220停用。

[0035] 重复该过程直到控制逻辑单元220检测到振荡。曲线图示出跟在控制逻辑单元220停用在放大器阵列204中的放大器后面的顺序。在一个示例中，控制逻辑单元220在每经过时间t之后停用N个放大器。在另一示例中，控制逻辑单元220在时间t之后停用可变的一组放大器。

[0036] 图5A-图5F是示出根据本实施例的由振荡器200产生的信号波形的曲线图。其当不同的晶体或陶瓷材料用作晶体202时提供用于振荡器200的启动时间。图5A示出当20MHz晶体用于强工艺角中时的启动时间，并且图5B示出当5MHz晶体用于强工艺角中时的启动时间。如图所示，使用相同的振荡器200在5MHz晶体和在20MHz晶体中获得所维持的振荡。

[0037] 振荡器200还支持陶瓷材料。图5C和图5E分别示出当20MHz陶瓷材料和5MHz陶瓷材料用于弱工艺角时的启动时间。如图所示，使用相同的振荡器200在5MHz陶瓷材料和在20MHz陶瓷材料中获得所维持的振荡。

[0038] 图5D示出当20MHz晶体用于弱工艺角中时的启动时间，并且图5F示出当5MHz晶体用于弱工艺角中时的启动时间。

[0039] 图6示出根据实施例的基底600。基底600包括晶体602和集成电路605。在一个变型中，基底600包括陶瓷材料和集成电路605。陶瓷材料替代晶体602。集成电路605包括放大器阵列604、输入焊盘PADI 608、输出焊盘PADO610、缓冲器616、控制逻辑单元620、自时钟产生电路630以及计数器632。放大器阵列604包括被描绘为604a、604b-604n的一个或更多个放大器。

[0040] 一个或更多个放大器的每个放大器包括使能端口EN。每个放大器通过从控制逻辑单元620接收的控制信号激活或停用。控制信号在放大器的使能端口EN处被接收。例如，放大器604a接收控制信号606a，并且放大器604b接收控制信号606b。类似地，放大器604n接收控制信号606n。

[0041] 放大器阵列604的第一端612耦接到输入焊盘PADI 608，并且放大器阵列604的第二端614耦接到输出焊盘PADO 610。晶体602耦接在输入焊盘PADI 608和输出焊盘PADO 610之间。因此，晶体602耦接在放大器阵列604的两端。在一个变型中，陶瓷材料耦接在放大器阵列604的两端。缓冲器616通过输入焊盘PADI 608耦接到放大器阵列604，并且产生输出信号618。

[0042] 控制逻辑单元620接收输出信号618。控制逻辑单元620耦接到放大器阵列604，并且将控制信号622提供到在放大器阵列604中的一个或更多个放大器。自时钟产生电路630耦接到控制逻辑单元620。计数器632耦接到自时钟产生电路630，并且控制逻辑单元620耦接到计数器632。基底600可以包括一个或更多个附加的常规部件。

[0043] 在集成电路605上的晶体602和其他部件一起构成图2的振荡器200。在基底600上的振荡器的操作类似于图2的振荡器200的操作。SoC(具有集成电路605)能够依据晶体选择和根据应用的可编程性在不同的环境中运行。当陶瓷材料连接在放大器阵列604的两端时集成电路605也提供支持。

[0044] 在权利要求的范围内，在所描述的实施例中修改是可能的，并且其它实施例也是可能的。