一种像素电路、其驱动方法、显示面板及显示装置

摘要

本发明公开了一种像素电路、其驱动方法、显示面板及显示装置，包括：耦合控制模块、驱动模块、补偿模块以及发光器件；通过这些模块的相互配合可以驱动发光器件发光，并且正是由于耦合控制模块在耦合阶段将发光控制信号端的信号耦合至驱动晶体管的第一极，使驱动晶体管第一极的电压提高，可以避免驱动晶体管长期处于正向偏压下，给了驱动晶体管特性恢复的时间，从而使驱动晶体管的阈值电压漂移及迁移率变化较快恢复正常，进而避免显示异常，提高显示稳定性。

权利要求

1.一种像素电路，其特征在于，包括：耦合控制模块、驱动模块、补偿模块以及发光器件；

所述驱动模块包括：驱动晶体管、第一晶体管以及第二晶体管；所述第一晶体管的控制极与发光控制信号端相连，所述第一晶体管的第一极与第一电源端相连，所述第一晶体管的第二极与所述驱动晶体管的第一极相连；所述第二晶体管的控制极与所述发光控制信号端相连，所述第二晶体管的第一极与所述驱动晶体管的第二极相连，所述第二晶体管的第二极与所述发光器件的第一端相连；所述发光器件的第二端与第二电源端相连；所述驱动模块用于驱动所述发光器件发光；

所述耦合控制模块分别与所述发光控制信号端以及所述驱动晶体管的第一极相连，用于将所述发光控制信号端的信号耦合至所述驱动晶体管的第一极；所述耦合控制模块包括耦合电容；其中，所述耦合电容的第一端与所述发光控制信号端相连，第二端与所述驱动晶体管的第一极相连；

所述补偿模块与所述驱动晶体管相连，用于对所述驱动晶体管与所述发光器件进行初始化以及将数据信号端的信号与所述驱动晶体管的阈值电压写入所述驱动晶体管的控制极。

2.如权利要求1所述的像素电路，其特征在于，所述补偿模块包括：初始化子模块、数据写入子模块、存储子模块以及补偿控制子模块；其中，所述初始化子模块分别与第一扫描信号端、初始化信号端、所述驱动晶体管的控制极以及所述发光器件的第一端相连，用于在所述第一扫描信号端的控制下分别对所述驱动晶体管的控制极与所述发光器件的第一端进行初始化；

所述数据写入子模块分别与第二扫描信号端、所述数据信号端以及所述驱动晶体管的第一极相连，用于在所述第二扫描信号端的控制下将所述数据信号端的信号提供给所述驱动晶体管的第一极；

所述补偿控制子模块分别与所述第二扫描信号端、所述驱动晶体管的控制极以及所述驱动晶体管的第二极相连，用于在所述第二扫描信号端的控制下导通所述驱动晶体管的控制极与第二极；

所述存储子模块分别与所述第一电源端以及所述驱动晶体管的控制极相连，用于在所述第一电源端与所述驱动晶体管的控制极的信号的共同控制下进行充电或放电，以及在所述驱动晶体管的控制极处于浮接状态时保持所述驱动晶体管的控制极与所述第一电源端之间的电压差稳定。

3.如权利要求2所述的像素电路，其特征在于，所述初始化子模块包括：第三晶体管与第四晶体管；

所述第三晶体管的控制极与所述第一扫描信号端相连，第一极与所述初始化信号端相连，第二极与所述驱动晶体管的控制极相连；

所述第四晶体管的控制极与所述第一扫描信号端相连，第一极与所述初始化信号端相连，第二极与所述发光器件的第一端相连。

4.如权利要求3所述的像素电路，其特征在于，所述数据写入子模块包括：第五晶体管；

所述第五晶体管的控制极与所述第二扫描信号端相连，所述第五晶体管的第一极与所述数据信号端相连，所述第五晶体管的第二极与所述驱动晶体管的第一极相连。

5.如权利要求3所述的像素电路，其特征在于，所述补偿控制子模块包括：第六晶体管：所述第六晶体管的控制极与所述第二扫描信号端相连，所述第六晶体管的第一极与所述驱动晶体管的第二极相连，所述第六晶体管的第二极与所述驱动晶体管的控制极相连。

6.如权利要求3所述的像素电路，其特征在于，所述存储子模块包括：存储电容；

所述存储电容的第一端与所述第一电源端相连，第二端与所述驱动晶体管的控制极相连。

7.如权利要求1-6任一项所述的像素电路，其特征在于，所有晶体管均为P型晶体管。

8.一种显示面板，其特征在于，包括如权利要求1-7任一项所述的像素电路。

9.一种显示装置，其特征在于，包括如权利要求8所述的显示面板。

10.一种采用如权利要求1-7任一项所述的像素电路的驱动方法，其特征在于，包括：初始化阶段，所述补偿模块对所述驱动晶体管与所述发光器件进行初始化；

数据写入阶段，所述补偿模块将数据信号端的信号与所述驱动晶体管的阈值电压写入所述驱动晶体管的控制极；

第一发光阶段，所述驱动模块中的所述第一晶体管、所述第二晶体管以及所述驱动晶体管导通，驱动所述发光器件发光；

耦合阶段，所述耦合控制模块将所述发光控制信号端的信号耦合到所述驱动晶体管的第一极。

11.如权利要求10所述的驱动方法，其特征在于，在所述耦合控制模块包括耦合电容时，所述耦合阶段具体包括：所述耦合电容将所述发光控制信号端的高电位的信号耦合至所述驱动晶体管的第一极，以提高所述驱动晶体管的第一极的电压。

12.如权利要求10所述的驱动方法，其特征在于，所述初始化阶段具体包括：初始化子模块在第一扫描信号端的控制下分别对所述驱动晶体管的控制极与所述发光器件的第一端进行初始化，以对存储子模块进行放电；

所述数据写入阶段具体包括：数据写入子模块在第二扫描信号端的控制下将所述数据信号端的信号提供给所述驱动晶体管的第一极；补偿控制子模块在所述第二扫描信号端的控制下导通所述驱动晶体管的控制极与第二极，使所述驱动晶体管导通对所述存储子模块充电；

所述第一发光阶段还包括：所述存储子模块保持所述驱动晶体管的控制极与所述第一电源端之间的电压差稳定；

在所述耦合阶段还包括：所述存储子模块保持所述驱动晶体管的控制极与所述第一电源端之间的电压差稳定。

13.如权利要求10-12任一项所述的驱动方法，其特征在于，在所述耦合阶段之后，还包括：第二发光阶段；

在所述第二发光阶段，所述驱动模块中的所述第一晶体管、所述第二晶体管以及所述驱动晶体管导通，驱动所述发光器件发光。

14.如权利要求13所述的驱动方法，其特征在于，所述第二发光阶段还包括：存储子模块保持所述驱动晶体管的控制极与所述第一电源端之间的电压差稳定。

说明书

一种像素电路、其驱动方法、显示面板及显示装置

技术领域

[0001] 本发明涉及显示技术领域，特别涉及一种像素电路、其驱动方法、显示面板及显示装置。

背景技术

[0002] 有机发光二极管(Organic Light Emitting Diode，OLED)是当今平板显示器研究领域的热点之一，与液晶显示器(Liquid Crystal Display，LCD)相比，OLED显示器具有低能耗、自发光、宽视角及响应速度快等优点。目前，在手机、平板电脑、数码相机等显示领域，OLED显示器已经开始取代传统的LCD显示器。与LCD利用稳定的电压控制亮度不同，OLED属于电流驱动，需要稳定的电流来控制其发光。一般通过OLED显示器中像素驱动电路的驱动晶体管来驱动OLED发光。

[0003] 然而，OLED显示器在显示棋盘格画面1分钟后切换至128灰阶画面时，在128灰阶画面中可以观察到明显的残影(Image retention)现象。这是由于在显示棋盘格画面时，驱动OLED发光的驱动晶体管长时间处于同一偏压下，尤其是正偏压下，导致驱动晶体管的阈值电压漂移以及迁移率变化逐渐加重并且不能及时恢复正常，这样就导致了在128灰阶画面时流过每个OLED的电流发生变化，造成显示亮度不均，导致显示异常，从而影响显示器的稳定性。

发明内容

[0004] 本发明实施例提供一种像素电路、其驱动方法、显示面板及显示装置，用以解决现有技术中由于驱动晶体管长时间处于同一偏压下，造成驱动晶体管特性漂移，导致显示异常以及影响显示的稳定性的问题。

[0005] 因此，本发明实施例提供了一种像素电路，包括：耦合控制模块、驱动模块、补偿模块以及发光器件；

[0006] 所述驱动模块包括：驱动晶体管、第一晶体管以及第二晶体管；所述第一晶体管的控制极与发光控制信号端相连，所述第一晶体管的第一极与第一电源端相连，所述第一晶体管的第二极与所述驱动晶体管的第一极相连；所述第二晶体管的控制极与所述发光控制信号端相连，所述第二晶体管的第一极与所述驱动晶体管的第二极相连，所述第二晶体管的第二极与所述发光器件的第一端相连；所述发光器件的第二端与第二电源端相连；所述驱动模块用于驱动所述发光器件发光；

[0007] 所述耦合控制模块分别与所述发光控制信号端以及所述驱动晶体管的第一极相连，用于将所述发光控制信号端的信号耦合至所述驱动晶体管的第一极；

[0008] 所述补偿模块与所述驱动晶体管相连，用于对所述驱动晶体管与所述发光器件进行初始化以及将数据信号端的信号与所述驱动晶体管的阈值电压写入所述驱动晶体管的控制极。

[0009] 优选地，在本发明实施例提供的上述像素电路中，所述耦合控制模块包括耦合电容；

[0010] 所述耦合电容的第一端与所述发光控制信号端相连，第二端与所述驱动晶体管的第一极相连。

[0011] 优选地，在本发明实施例提供的上述像素电路中，所述补偿模块包括：初始化子模块、数据写入子模块、存储子模块以及补偿控制子模块；其中，

[0012] 所述初始化子模块分别与第一扫描信号端、初始化信号端、所述驱动晶体管的控制极以及所述发光器件的第一端相连，用于在所述第一扫描信号端的控制下分别对所述驱动晶体管的控制极与所述发光器件的第一端进行初始化；

[0013] 所述数据写入子模块分别与第二扫描信号端、所述数据信号端以及所述驱动晶体管的第一极相连，用于在所述第二扫描信号端的控制下将所述数据信号端的信号提供给所述驱动晶体管的第一极；

[0014] 所述补偿控制子模块分别与所述第二扫描信号端、所述驱动晶体管的控制极以及所述驱动晶体管的第二极相连，用于在所述第二扫描信号端的控制下导通所述驱动晶体管的控制极与第二极；

[0015] 所述存储子模块分别与所述第一电源端以及所述驱动晶体管的控制极相连，用于在所述第一电源端与所述驱动晶体管的控制极的信号的共同控制下进行充电或放电，以及在所述驱动晶体管的控制极处于浮接状态时保持所述驱动晶体管的控制极与所述第一电源端之间的电压差稳定。

[0016] 优选地，在本发明实施例提供的上述像素电路中，所述初始化子模块包括：第三晶体管与第四晶体管；

[0017] 所述第三晶体管的控制极与所述第一扫描信号端相连，第一极与所述初始化信号端相连，第二极与所述驱动晶体管的控制极相连；

[0018] 所述第四晶体管的控制极与所述第一扫描信号端相连，第一极与所述初始化信号端相连，第二极与所述发光器件的第一端相连。

[0019] 优选地，在本发明实施例提供的上述像素电路中，所述数据写入子模块包括：第五晶体管；

[0020] 所述第五晶体管的控制极与所述第二扫描信号端相连，所述第五晶体管的第一极与所述数据信号端相连，所述第五晶体管的第二极与所述驱动晶体管的第一极相连。

[0021] 优选地，在本发明实施例提供的上述像素电路中，所述补偿控制子模块包括：第六晶体管：

[0022] 所述第六晶体管的控制极与所述第二扫描信号端相连，所述第六晶体管的第一极与所述驱动晶体管的第二极相连，所述第六晶体管的第二极与所述驱动晶体管的控制极相连。

[0023] 优选地，在本发明实施例提供的上述像素电路中，所述存储模块包括：存储电容；

[0024] 所述存储电容的第一端与所述第一电源端相连，第二端与所述驱动晶体管的控制极相连。

[0025] 优选地，在本发明实施例提供的上述像素电路中，所有晶体管均为P型晶体管。

[0026] 相应地，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述任一种像素电路。

[0027] 相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示面板。

[0028] 相应地，本发明实施例还提供了一种采用本发明实施例提供的上述任一种像素电路的驱动方法，包括：

[0029] 初始化阶段，所述补偿模块对所述驱动晶体管与所述发光器件进行初始化；

[0030] 数据写入阶段，所述补偿模块将数据信号端的信号与所述驱动晶体管的阈值电压写入所述驱动晶体管的控制极；

[0031] 第一发光阶段，所述驱动模块中的所述第一晶体管、所述第二晶体管以及所述驱动晶体管导通，驱动所述发光器件发光；

[0032] 耦合阶段，所述耦合控制模块将所述发光控制信号端的信号耦合到所述驱动晶体管的第一极。

[0033] 相应地，在本发明实施例提供的上述驱动方法中，在所述耦合控制模块包括耦合电容时，所述耦合阶段具体包括：所述耦合电容将所述发光控制信号端的高电位的信号耦合至所述驱动晶体管的第一极，以提高所述驱动晶体管的第一极的电压。

[0034] 相应地，在本发明实施例提供的上述驱动方法中，所述初始化阶段具体包括：所述初始化子模块在所述第一扫描信号端的控制下分别对所述驱动晶体管的控制极与所述发光器件的第一端进行初始化，以对所述存储子模块进行放电；

[0035] 所述数据写入阶段具体包括：所述数据写入子模块在所述第二扫描信号端的控制下将所述数据信号端的信号提供给所述驱动晶体管的第一极；所述补偿控制子模块在所述第二扫描信号端的控制下导通所述驱动晶体管的控制极与第二极，使所述驱动晶体管导通对所述存储子模块充电；

[0036] 所述第一发光阶段还包括：所述存储子模块保持所述驱动晶体管的控制极与所述第一电源端之间的电压差稳定；

[0037] 在所述耦合阶段还包括：所述存储子模块保持所述驱动晶体管的控制极与所述第一电源端之间的电压差稳定。

[0038] 相应地，在本发明实施例提供的上述驱动方法中，在所述耦合阶段之后，还包括：第二发光阶段；

[0039] 在所述第二发光阶段，所述驱动模块中的所述第一晶体管、所述第二晶体管以及所述驱动晶体管导通，驱动所述发光器件发光。

[0040] 相应地，在本发明实施例提供的上述驱动方法中，所述第二发光阶段还包括：所述存储子模块保持所述驱动晶体管的控制极与所述第一电源端之间的电压差稳定。

[0041] 本发明有益效果如下：

[0042] 本发明实施例提供的像素电路、其驱动方法、显示面板及显示装置，包括：耦合控制模块、驱动模块、补偿模块以及发光器件；其中，该驱动模块用于驱动发光器件发光且包括：驱动晶体管、第一晶体管以及第二晶体管；第一晶体管的控制极与发光控制信号端相连，第一晶体管的第一极与第一电源端相连，第一晶体管的第二极与驱动晶体管的第一极相连；第二晶体管的控制极与发光控制信号端相连，第二晶体管的第一极与驱动晶体管的第二极相连，第二晶体管的第二极与发光器件的第一端相连；发光器件的第二端与第二电源端相连；耦合控制模块用于将发光控制信号端的信号耦合至驱动晶体管的第一极；补偿模块用于对驱动晶体管与发光器件进行初始化以及将数据信号端的信号与驱动晶体管的阈值电压写入驱动晶体管的控制极。可以驱动发光器件发光，并且正是由于耦合控制模块在耦合阶段可以将发光控制信号端的信号耦合至驱动晶体管的第一极，以使驱动晶体管第一极的电压提高，可以避免驱动晶体管长期处于正向偏压下，给了驱动晶体管特性恢复的时间，从而使驱动晶体管的阈值电压漂移及迁移率变化较快恢复正常，进而避免显示异常，提高显示的稳定性。

附图说明

[0043] 图1为本发明实施例提供的像素电路的结构示意图；

[0044] 图2为本发明实施例提供的像素电路的具体结构示意图；

[0045] 图3为本发明实施例提供的像素电路的具体组成结构示意图；

[0046] 图4为图3所示的像素电路的时序图；

[0047] 图5a为本发明实施例提供的像素电路的第一扫描信号端的信号的仿真模拟示意图；

[0048] 图5b为本发明实施例提供的像素电路的第二扫描信号端的信号的仿真模拟示意图；

[0049] 图5c为本发明实施例提供的像素电路的发光控制信号端的信号的仿真模拟示意图；

[0050] 图5d为本发明实施例提供的像素电路的驱动晶体管的第一极的电压的仿真模拟示意图；

[0051] 图6为本发明实施例提供的驱动方法的流程图；

[0052] 图7为本发明实施例提供的显示面板的结构示意图。

具体实施方式

[0053] 为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的像素电路、其驱动方法、显示面板及显示装置的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

[0054] 本发明实施例提供了一种像素电路，如图1所示，包括：耦合控制模块10、驱动模块20、补偿模块30以及发光器件L；驱动模块20用于驱动发光器件L发光；驱动模块20具体可以包括：驱动晶体管M0、第一晶体管M1以及第二晶体管M2；第一晶体管M1的控制极与发光控制信号端Emit相连，第一晶体管M1的第一极与第一电源端PVDD相连，第一晶体管M1的第二极与驱动晶体管M0的第一极相连；第二晶体管M2的控制极与发光控制信号端Emit相连，第二晶体管M2的第一极与驱动晶体管M0的第二极相连，第二晶体管M2的第二极与发光器件L的第一端相连；发光器件L的第二端与第二电源端PVEE相连；

[0055] 耦合控制模块10分别与发光控制信号端Emit以及驱动晶体管M0的第一极相连，用于将发光控制信号端Emit的信号耦合至驱动晶体管M0的第一极；

[0056] 补偿模块30与驱动晶体管M0相连，用于对驱动晶体管M0与发光器件L进行初始化以及将数据信号端的信号与驱动晶体管M0的阈值电压写入驱动晶体管M0的控制极。

[0057] 本发明实施例提供的上述像素电路，包括：耦合控制模块、驱动模块、补偿模块以及发光器件；其中，该驱动模块用于驱动发光器件发光且包括：驱动晶体管、第一晶体管以及第二晶体管；第一晶体管的控制极与发光控制信号端相连，第一晶体管的第一极与第一电源端相连，第一晶体管的第二极与驱动晶体管的第一极相连；第二晶体管的控制极与发光控制信号端相连，第二晶体管的第一极与驱动晶体管的第二极相连，第二晶体管的第二极与发光器件的第一端相连；发光器件的第二端与第二电源端相连；耦合控制模块用于将发光控制信号端的信号耦合至驱动晶体管的第一极；补偿模块用于对驱动晶体管与发光器件进行初始化以及将数据信号端的信号与驱动晶体管的阈值电压写入驱动晶体管的控制极。因此，本发明实施例通过上述各模块和晶体管的相互配合，可以驱动发光器件发光，并且正是由于耦合控制模块在耦合阶段可以将发光控制信号端的信号耦合至驱动晶体管的第一极，以使驱动晶体管第一极的电压提高，可以避免驱动晶体管长期处于正向偏压下，给了驱动晶体管特性恢复的时间，从而使驱动晶体管的阈值电压漂移及迁移率变化较快恢复正常，进而避免显示异常，提高显示稳定性。

[0058] 在具体实施时，在本发明实施例提供的上述像素电路中，发光器件的第一端为正极，第二端为负极。并且，发光器件一般为有机电致发光二极管，其在驱动晶体管处于饱和状态时的电流的作用下实现发光。

[0059] 在具体实施时，在本发明实施例提供的上述像素电路中，如图1所示，驱动晶体管M0可以为P型晶体管；其中，该P型晶体管的栅极为驱动晶体管M0的控制极，源极为驱动晶体管M0的第一极，漏极为驱动晶体管M0的第二极。并且，在驱动晶体管M0为P型晶体管时，驱动晶体管M0在其源极与其栅极之间的电压差Vsg与其阈值电压Vth之间的关系满足公式：-Vsg

[0060] 在具体实施时，在本发明实施例提供的上述像素电路中，如图1所示，第一晶体管M1与第二晶体管M2为P型晶体管。并且第一晶体管M1在发光控制信号端Emit的信号的控制下处于导通状态时，将第一电源端PVDD的信号提供给驱动晶体管M0的第一极。第二晶体管M2在发光控制信号端Emit的信号的控制下处于导通状态时，将驱动晶体管M0的第二极与发光器件L导通，使驱动晶体管M0输出的工作电流提供给发光器件L，以驱动发光器件L发光。

[0061] 在具体实施时，在本发明实施例提供的上述像素电路中，如图2所示，补偿模块具体可以包括：初始化子模块31、数据写入子模块32、存储子模块33以及补偿控制子模块34；其中，

[0062] 初始化子模块31分别与第一扫描信号端Scan1、初始化信号端Vinit、驱动晶体管M0的控制极以及发光器件L的第一端相连，用于在第一扫描信号端Scan1的控制下分别对驱动晶体管M0的控制极与发光器件L的第一端进行初始化；

[0063] 数据写入子模块32分别与第二扫描信号端Scan2、数据信号端Data以及驱动晶体管M0的第一极相连，用于在第二扫描信号端Scan2的控制下将数据信号端Data的信号提供给驱动晶体管M0的第一极；

[0064] 补偿控制子模块34分别与第二扫描信号端Scan2、驱动晶体管M0的控制极以及驱动晶体管M0的第二极相连，用于在第二扫描信号端Scan2的控制下导通驱动晶体管M0的控制极与第二极；

[0065] 存储子模块33分别与第一电源端PVDD以及驱动晶体管M0的控制极相连，用于在第一电源端PVDD与驱动晶体管M0的控制极的信号的共同控制下进行充电或放电，以及在驱动晶体管M0的控制极处于浮接状态时保持驱动晶体管M0的控制极与第一电源端PVDD之间的电压差稳定。

[0066] 在具体实施时，在本发明实施例提供的上述像素电路中，第一电源端的电压Vdd一般为正值，第二电源端的电压Vee一般接地或为负值，初始信号端的电压Vinit一般为负值。在实际应用中，上述具体数值需要根据实际应用情况来设计确定，在此不作限定。

[0067] 在具体实施时，在本发明实施例提供的上述像素电路中，耦合控制模块还可以用于在发光信号端的信号与驱动晶体管的第一端的信号的共同控制下充电。

[0068] 下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例仅是为了更好的解释本发明，但不限制本发明。

[0069] 在具体实施时，在本发明实施例提供的上述像素电路中，如图3所示，耦合控制模块10具体可以包括：耦合电容C1；

[0070] 耦合电容C1的第一端与发光控制信号端Emit相连，第二端与驱动晶体管M0的第一极相连。

[0071] 在具体实施时，在本发明实施例提供的上述像素电路中，耦合电容由于自身的耦合作用，在第一端的电压变化而其第二端浮接时，为了保持其两端的电压差稳定，可以将第一端变化的电压差耦合到第二端。从而在发光控制信号端的信号的电压变化而其第二端浮接时，耦合电容可以将发光控制信号端的信号变化的电压差耦合到其第二端，即耦合到驱动晶体管的第一极。

[0072] 在具体实施时，在本发明实施例提供的上述像素电路中，如图3所示，初始化子模块31具体可以包括：第三晶体管M3与第四晶体管M4；

[0073] 第三晶体管M3的控制极与第一扫描信号端Scan1相连，第一极与初始化信号端Vinit相连，第二极与驱动晶体管M0的控制极相连；

[0074] 第四晶体管M4的控制极与第一扫描信号端Scan1相连，第一极与初始化信号端Vinit相连，第二极与发光器件L的第一端相连。

[0075] 在具体实施时，在本发明实施例提供的上述像素电路中，如图3所示，第三晶体管M3与第四晶体管M4可以为P型晶体管。或者，第三晶体管与第四晶体管也可以为N型晶体管，在此不作限定。

[0076] 在具体实施时，在本发明实施例提供的上述像素电路中，第三晶体管在第一扫描信号端的信号的控制下处于导通状态时，可以将初始化信号端的信号提供给驱动晶体管的控制极，以对驱动晶体管进行初始化。第四晶体管在第一扫描信号端的控制下处于导通状态时，可以将初始化信号端的信号提供给发光器件的第一端，以对发光器件进行初始化。

[0077] 在具体实施时，在本发明实施例提供的上述像素电路中，如图3所示，数据写入子模块32具体可以包括：第五晶体管M5；

[0078] 第五晶体管M5的控制极与第二扫描信号端Scan2相连，第五晶体管M5的第一极与数据信号端Data相连，第五晶体管M5的第二极与驱动晶体管M0的第一极相连。

[0079] 在具体实施时，在本发明实施例提供的上述像素电路中，如图3所示，第五晶体管M5可以为P型晶体管。或者，第五晶体管也可以为N型晶体管，在此不作限定。

[0080] 在具体实施时，在本发明实施例提供的上述像素电路中，第五晶体管在第二扫描信号端的信号的控制下处于导通状态时，可以将数据信号端的信号提供给驱动晶体管的第一级，以将数据信号端的信号写入驱动晶体管。

[0081] 在具体实施时，在本发明实施例提供的上述像素电路中，如图3所示，补偿控制子模块34具体可以包括：第六晶体管M6：

[0082] 第六晶体管M6的控制极与第二扫描信号端Scan2相连，第六晶体管M6的第一极与驱动晶体管M0的第二极相连，第六晶体管M6的第二极与驱动晶体管M0的控制极相连。

[0083] 在具体实施时，在本发明实施例提供的上述像素电路中，如图3所示，第六晶体管M6可以为P型晶体管。或者，第六晶体管也可以为N型晶体管，在此不作限定。

[0084] 在具体实施时，在本发明实施例提供的上述像素电路中，第六晶体管在第二扫描信号端的信号的控制下处于导通状态时，可以将驱动晶体管的控制极与驱动晶体管的第二极导通，以将数据信号端的信号的电压以及驱动晶体管的阈值电压写入驱动晶体管的控制极。

[0085] 在具体实施时，在本发明实施例提供的上述像素电路中，如图3所示，存储模块33具体可以包括：存储电容C2；

[0086] 存储电容C2的第一端与第一电源端PVDD相连，第二端与驱动晶体管M0的控制极相连。

[0087] 在具体实施时，在本发明实施例提供的上述像素电路中，存储电容可以在第一电源端的信号和驱动晶体管的控制极的信号的共同控制下进行充电；并在第一电源端的信号和驱动晶体管的控制极的信号的共同控制下进行放电；以及在驱动晶体管的控制极处于浮接状态时，保持第一电源端和驱动晶体管的控制极之间的电压差稳定，以将驱动晶体管的阈值电压和数据信号端的信号的电压存储于驱动晶体管的控制极上。

[0088] 以上仅是举例说明本发明实施例提供的像素电路中各模块的具体结构，在具体实施时，上述各模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。

[0089] 进一步地，为了简化像素电路的制作工艺流程，在具体实施时，在本发明实施例提供的上述像素电路中，如图3所示，可以使所有晶体管均为P型开关晶体管。

[0090] 在具体实施时，在本发明实施例提供的上述像素电路中，P型晶体管在高电位作用下截止，在低电位作用下导通；N型晶体管在高电位作用下导通，在低电位作用下截止。

[0091] 需要说明的是，在本发明实施例提供的上述像素电路中，上述各晶体管可以是薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal Oxide Scmiconductor)，在此不作限定。在具体实施时，这些晶体管的控制极为其栅极，并根据晶体管的类型以及输入的信号的不同，可以将第一极作为晶体管的源极或漏极，以及将第二极作为晶体管的漏极或源极。

[0092] 下面以图3所示的像素电路为例，结合电路时序图对本发明实施例提供的上述像素电路的工作过程作以描述。下述描述中以1表示高电位，0表示低电位。需要说明的是，1和0是逻辑电位，其仅是为了更好的解释本发明实施例的具体工作过程，而不是在具体实施时施加在各晶体管的控制极上的电位。

[0093] 如图3所示，所有晶体管均为P型晶体管；对应的电路时序图如图4所示。具体地，选取如图4所示的电路时序图中的初始化阶段T1、数据写入阶段T2、第一发光阶段T3以及耦合阶段T4四个阶段。

[0094] 在初始化阶段T1，Scan1＝0、Scan2＝1，Emit＝1，因此第三晶体管M3与第四晶体管M4导通，而第一晶体管M1、第二晶体管M2、第五晶体管M5以及第六晶体管M6均截止。导通的第三晶体管M3将初始化信号端Vinit的信号提供给驱动晶体管M0的控制极与存储电容C2，以对驱动晶体管M0的控制极与存储电容C2进行初始化。导通的第四晶体管M4将初始化信号端Vinit的信号提供给发光器件L的第一端，以对发光器件L进行初始化。此时驱动晶体管M0处于导通状态，以为下一阶段写入数据信号端Data的信号做预备工作，但是由于第二晶体管M2截止，因此发光器件L不发光。

[0095] 在数据写入阶段T2，Scan1＝1、Scan2＝0，Emit＝1，因此第五晶体管M5与第六晶体管M6导通，而第一晶体管M1、第二晶体管M2、第三晶体管M3以及第四晶体管M4均截止。导通的第五晶体管M5将数据信号端Data的信号提供给驱动晶体管M0的第一极，因此驱动晶体管M0的第一极与耦合电容C1第二端的电压为数据信号端Data的信号的电压Vdata。导通的第六晶体管M6使驱动晶体管M0的控制极与驱动晶体管M0的第二极导通，控制驱动晶体管M0处于二极管连接状态，从而使数据信号端Data的信号通过处于二极管连接状态的驱动晶体管M0对存储电容C2充电，直至驱动晶体管M0的控制极的电压变为：Vdata-|Vth|为止，其中Vth代表驱动晶体管M0的阈值电压。

[0096] 在第一发光阶段T3，Scan1＝1、Scan2＝1，Emit＝0，因此第一晶体管M1和第二晶体管M2导通，而第三晶体管M3、第四晶体管M4、第五晶体管M5以及第六晶体管M6均截止。导通的第一晶体管M1将第一电源端PVDD的信号的电压Vdd提供给驱动晶体管M0的第一极，因此驱动晶体管M0的第一极与耦合电容C1第二端的电压为Vdd，因此，耦合电容C1两端的电压差为Vdd-V(0)emit，V(0)emit代表发光控制信号端Emit低电位的信号的电压。导通的第二晶体管M2将驱动晶体管M0的第二极与发光器件L导通。驱动晶体管M0在其控制极的电压与其第一极的电压的共同控制下处于饱和状态，根据饱和状态电流特性可知，流过驱动晶体管M0且用于驱动发光器件L发光的工作电流IL满足公式：IL＝K(Vsg-|Vth|)2＝K(Vdd-Vdata+|Vth|-|Vth|)2＝K(Vdd-Vdata)2；其中，Vsg为驱动晶体管M0的源栅电压，且Vsg＝Vdd-Vdata+|Vth|；K为结构参数，相同结构中此数值相对稳定，可以算作常量。因此发光器件L在工作电流IL的驱动下开始发光。

[0097] 在耦合阶段T4，Scan1＝1、Scan2＝1，Emit＝1，因此第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5以及第六晶体管M6均截止，因此发光器件L不发光。因此，驱动晶体管M0的第一极处于浮接状态，由于发光控制信号端Emit的信号的电压由低电位变为高电位，因此耦合电容C1的第一端的电压变化为V(0)emit+Δv，其中Δv代表发光控制信号端Emit的信号由低电位变为高电位时，耦合电容C耦合到其另一端的电压差。由于耦合电容C1的耦合作用，为了保持耦合电容C1两端的电压差仍为Vdd-V(0)emit，驱动晶体管M0的第一极的电压被拉高为Vdd+Δv，使得驱动晶体管M0的源栅电压Vsg＝(Vdd+Δv)-Vdata+|Vth|。因此，通过耦合电容C1的耦合作用使驱动晶体管M0的第一极的电压拉高，可以改善驱动晶体管M0的Vsg的大小，从而可以改善驱动晶体管M0的特性，使驱动晶体管M0的阈值电压漂移以及迁移率变化可以较快恢复正常。

[0098] 另外，在耦合阶段T4之后还可以包括：第二发光阶段T5。在第二发光阶段T5，Scan1＝1、Scan2＝1，Emit＝0，因此第一晶体管M1和第二晶体管M2导通，而第三晶体管M3、第四晶体管M4、第五晶体管M5以及第六晶体管M6均截止。导通的第一晶体管M1将第一电源端PVDD的信号的电压Vdd提供给驱动晶体管M0的第一极，因此驱动晶体管M0的第一极与耦合电容C1第二端的电压变为Vdd。并且发光控制信号端Emit的信号由高电位变为低电位，因此耦合电容C1对驱动晶体管M0的第一极的电压无耦合作用。导通的第二晶体管M2将驱动晶体管M0的第二极与发光器件L导通。驱动晶体管M0在其控制极的电压与其第一极的电压的共同控制下处于饱和状态，根据饱和状态电流特性可知，流过驱动晶体管M0且用于驱动发光器件L发光的工作电流IL满足公式：IL＝K(Vsg-|Vth|)2＝K(Vdd-Vdata+|Vth|-|Vth|)2＝K(Vdd-Vdata)2；其中，Vsg为驱动晶体管M0的源栅电压，且Vsg＝Vdd-Vdata+|Vth|；K为结构参数，相同结构中此数值相对稳定，可以算作常量。因此发光器件L在工作电流IL的驱动下重新开始发光，直至下一帧开始。

[0099] 需要说明的是，Δv的具体取值需要根据实际应用环境来设计确定，在此不作限定。一般耦合电容的电容值越大其耦合能力越强，则Δv越大。

[0100] 在实际应用中，在像素显示最黑画面时，输入该像素的数据信号端的信号的电压Vdata一般为5.5V，而第一电源端的信号的电压Vdd一般为4.6V，因此使得驱动晶体管处于正向偏压下，此时在第一发光阶段与第二发光阶段中驱动晶体管可以处于截止状态或者也可以处于输出非常小的电流的状态，以使像素显示最黑画面。由于驱动晶体管处于正向偏压下，其特性不易恢复，本发明实施例提供的上述像素电路，在耦合阶段，通过耦合电容的作用，使驱动晶体管的第一极的电压提高，可以避免驱动晶体管长期处于正向偏压下，给了驱动晶体管特性的恢复的时间，进而可以使驱动晶体管的阈值电压漂移以及迁移率变化较快恢复正常。

[0101] 另外，需要说明的是，在驱动晶体管处于负向偏压一定时长时，由于制备工艺、材料等因素，其特性偏移程度非常小，在误差允许范围内该特性漂移可以忽略不计，因此在误差允许范围内，耦合阶段中耦合电容的作用对处于负向偏压的驱动晶体管的特性基本无不良影响。

[0102] 以图3所示的像素电路的结构为例，采用图5a至图5c所示的各信号的仿真模拟时序图对驱动晶体管M0的第一极的电压进行仿真模拟。图5a为第一扫描信号端Scan1的信号的仿真模拟图，图5b为第二扫描信号端Scan2的信号的仿真模拟图，图5c为发光控制信号端Emit的信号的仿真模拟图，图5d为驱动晶体管M0的第一极的电压的仿真模拟图。在图5a至图5d中，纵坐标代表电压，横坐标代表时间。图5c中虚线方框中的部分与图5d中虚线方框中的部分相对应，可以看出在发光控制信号端Emit的信号由低电位变为高电位时，驱动晶体管M0的第一极的电压被抬高，因此本发明实施例提供的上述像素电路可以避免驱动晶体管长时间处于正向偏压下，给了驱动晶体管特性的恢复的时间，进而可以使驱动晶体管的阈值电压漂移以及迁移率变化可以较快恢复正常。

[0103] 基于同一发明构思，本发明实施例还提供了一种采用本发明实施例提供的上述任一种像素电路的驱动方法，如图6所示，包括：

[0104] S601、初始化阶段，补偿模块对驱动晶体管与发光器件进行初始化；

[0105] S602、数据写入阶段，补偿模块将数据信号端的信号与驱动晶体管的阈值电压写入驱动晶体管的控制极；

[0106] S603、第一发光阶段，驱动模块中的第一晶体管、第二晶体管以及驱动晶体管导通，驱动发光器件发光；

[0107] S604、耦合阶段，耦合控制模块将发光控制信号端的信号耦合到驱动晶体管的第一极。

[0108] 本发明实施例提供的上述驱动方法，可以改善驱动晶体管的特性，使驱动晶体管的阈值电压漂移以及迁移率变化较快恢复正常，避免显示异常，提高显示的稳定性。

[0109] 在具体实施时，在本发明实施例提供的上述驱动方法中，在耦合控制模块包括耦合电容时，耦合阶段具体可以包括：耦合电容将发光控制信号端的高电位的信号耦合至驱动晶体管的第一极，以提高驱动晶体管的第一极的电压。

[0110] 在具体实施时，在本发明实施例提供的上述驱动方法中，在耦合阶段之后，还可以包括：第二发光阶段；在第二发光阶段，驱动模块中的第一晶体管、第二晶体管以及驱动晶体管导通，驱动发光器件发光。

[0111] 在具体实施时，分别在数据写入阶段与第一发光阶段以及第二发光阶段，还可以包括耦合控制模块在发光信号端的信号与驱动晶体管的第一端的信号的共同控制下充电。

[0112] 在具体实施时，在补偿模块具体包括：初始化子模块、数据写入子模块、存储子模块以及补偿控制子模块时，在本发明实施例提供的上述驱动方法中，初始化阶段具体可以包括：初始化子模块在第一扫描信号端的控制下分别对驱动晶体管的控制极与发光器件的第一端进行初始化，以对存储子模块进行放电。数据写入阶段具体可以包括：数据写入子模块在第二扫描信号端的控制下将数据信号端的信号提供给驱动晶体管的第一极；补偿控制子模块在第二扫描信号端的控制下导通驱动晶体管的控制极与第二极，使驱动晶体管导通对存储子模块充电。

[0113] 在具体实施时，在补偿模块具体包括：初始化子模块、数据写入子模块、存储子模块以及补偿控制子模块时，在本发明实施例提供的上述驱动方法中，第一发光阶段还可以包括：存储子模块保持驱动晶体管的控制极与第一电源端之间的电压差稳定；

[0114] 在耦合阶段还可以包括：存储子模块保持驱动晶体管的控制极与第一电源端之间的电压差稳定。

[0115] 在具体实施时，在补偿模块具体包括：初始化子模块、数据写入子模块、存储子模块以及补偿控制子模块时，在本发明实施例提供的上述驱动方法中，第二发光阶段还可以包括：存储子模块保持驱动晶体管的控制极与第一电源端之间的电压差稳定。

[0116] 基于同一发明构思，本发明实施例还提供了一种显示面板，如图7所示，包括本发明实施例提供的上述任一种像素电路。该显示面板解决问题的原理与前述像素电路相似，因此该显示面板的实施可以参见前述像素电路的实施，重复之处在此不再赘述。并且对于该显示面板的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。

[0117] 在具体实施时，本发明实施例提供的上述显示面板为有机发光显示面板。在实际生产制备时，一般在衬底基板上进行布局(Layout)以形成本发明实施例提供的上述显示面板，像素电路中的耦合电容可以在Layout空间允许的情况下以任何方式设置在版图中，并且设置的耦合电容的电容值越大越好。

[0118] 基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示面板。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。该显示装置的实施可以参见上述像素电路的实施例，重复之处不再赘述。

[0119] 本发明实施例提供的像素电路、其驱动方法、显示面板及显示装置，包括：耦合控制模块、驱动模块、补偿模块以及发光器件；其中，该驱动模块用于驱动发光器件发光且包括：驱动晶体管、第一晶体管以及第二晶体管；第一晶体管的控制极与发光控制信号端相连，第一晶体管的第一极与第一电源端相连，第一晶体管的第二极与驱动晶体管的第一极相连；第二晶体管的控制极与发光控制信号端相连，第二晶体管的第一极与驱动晶体管的第二极相连，第二晶体管的第二极与发光器件的第一端相连；发光器件的第二端与第二电源端相连；耦合控制模块用于将发光控制信号端的信号耦合至驱动晶体管的第一极；补偿模块用于对驱动晶体管与发光器件进行初始化以及将数据信号端的信号与驱动晶体管的阈值电压写入驱动晶体管的控制极。因此，本发明实施例通过上述各模块和晶体管的相互配合，可以驱动发光器件发光，并且正是由于耦合控制模块在耦合阶段可以将发光控制信号端的信号耦合至驱动晶体管的第一极，以使驱动晶体管第一极的电压提高，可以避免驱动晶体管长期处于正向偏压下，给了驱动晶体管特性恢复的时间，从而使驱动晶体管的阈值电压漂移及迁移率变化较快恢复正常，进而避免显示异常，提高显示稳定性。

[0120] 显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。