一种反应腔室

摘要

本发明公开了一种反应腔室，包括用于承载晶片的基座，用于将晶片固定在基座上的压环，用于包围至少部分腔室壁的上屏蔽件和下屏蔽件；基座可升降，当基座下降至低位时，压环与下屏蔽件接触，当基座上升至高位时，将压环从下屏蔽件上顶起，以使压环与晶片的外缘接触；反应腔室还包括绝缘件，绝缘件位于压环与下屏蔽件之间，以使下屏蔽件与压环绝缘。本发明中的反应腔室的绝缘件位于压环与下屏蔽件之间，以使下屏蔽件与压环绝缘，从而避免了压环与晶片接触时出现打火现象；在射频电压较大的工艺条件下，即使压环与下屏蔽件距离近，也不会在压环和晶片之间出现打火现象。

权利要求

1.一种反应腔室，包括用于承载晶片的基座，用于将所述晶片固定在所述基座上的压环，用于包围至少部分腔室壁的上屏蔽件和下屏蔽件；所述基座可升降，当所述基座下降至低位时，所述压环与所述下屏蔽件接触，当所述基座上升至高位时，将所述压环从所述下屏蔽件上顶起，以使所述压环与所述晶片的外缘接触；其特征在于：所述反应腔室还包括绝缘件，所述绝缘件位于所述压环与所述下屏蔽件之间，以使所述下屏蔽件与所述压环绝缘；其中，所述下屏蔽件的内侧设有竖直向上的凸缘，所述绝缘件与所述压环固定连接，所述绝缘件的底部设有竖直向下的凹槽，所述凹槽用于容纳所述凸缘。

2.根据权利要求1所述的反应腔室，其特征在于：所述凹槽的底部的厚度为3mm～10mm，所述凹槽的侧壁的厚度为3mm～10mm。

3.根据权利要求1所述的反应腔室，其特征在于：所述凹槽的深度大于所述基座位于高位与低位之间的高度差。

4.根据权利要求3所述的反应腔室，其特征在于：所述基座位于高位与低位之间的高度差为2～5mm。

5.根据权利要求1所述的反应腔室，其特征在于：所述凹槽的宽度和所述凸缘的厚度的差为0.5～1mm。

6.根据权利要求1所述的反应腔室，其特征在于：当所述基座下降至低位时，所述凹槽的底部与所述凸缘的顶端接触。

7.根据权利要求1所述的反应腔室，其特征在于：当所述基座上升至高位时，所述凹槽的底部与所述凸缘的顶端不接触。

8.根据权利要求1所述的反应腔室，其特征在于：所述压环包括设置在其内缘处的至少三个压爪，所述压爪沿所述压环周向均匀分布，当所述基座上升至高位时，所述压爪与所述晶片的外缘接触。

9.根据权利要求1所述的反应腔室，其特征在于：所述下屏蔽件的内侧设有竖直向上的凸缘，所述压环的底部设有竖直向下的凹槽，所述凹槽用于容纳所述凸缘，所述绝缘件位于所述凹槽的内壁和/或所述凸缘的外壁。

说明书

一种反应腔室

技术领域

[0001] 本发明属于半导体制造技术领域，具体涉及一种反应腔室。

背景技术

[0002] 物理气相沉积(Physical Vapor Deposition，PVD)技术是半导体工业中应用最广的一类薄膜制造技术，指采用物理方法将材料源表面气化成气态原子、分子或部分电离成离子，并通过低压气体在基体表面沉积具有某种特殊功能的薄膜。

[0003] 目前PVD技术主要采用静电卡盘(ESC)对硅片进行支撑，与集成电路铜互连工艺不同的是，硅通孔中的沉积的薄膜厚度较大，薄膜应力过大会导致静电卡盘无法对晶片进行静电吸附；并且硅通孔薄膜沉积多出现在后道封装工艺中，晶片一般被减薄后需要采用粘结玻璃对晶片进行支撑，静电卡盘同样无法对玻璃基底进行静电吸附。因此在硅通孔的工艺中需要采用压环对硅片进行固定。

[0004] 如图1所示，现有技术一反应腔室包括腔室本体1，该反应腔室为真空反应腔室，晶片2放置于可升降的基座3上，上屏蔽件4和下屏蔽件5用于环绕包围形成工艺子腔，上屏蔽件4和下屏蔽件5通过转接法兰6连接于腔室本体1，压环7落放于晶片2上。工艺结束后，基座3下降到低位，压环7与下屏蔽件5接触，工艺时，基座3上升到高位，晶片2放置于基座3上，压环7落放于晶片2上，离开下屏蔽件5。此时，基座3、晶片2与压环7接触处于同电位，该电位为高电位；上屏蔽件4、下屏蔽件5、转接法兰6、腔室本体1相连，同处于接地状态。

[0005] 如图2所示，压环7压在晶片2上，压环7上均匀分布六个压爪，工艺时，基座3上升到高位后希望压爪能够尽可能均匀压到晶片2边缘，由于基座3频繁顶起压环7的过程中产生误差累计，使压环7的位置发生变化，这样往往压环7位置出现偏移，导致压爪不能均匀压到晶片2边缘使得晶片2出现碎片或晶片2卡在压环7的压爪中的现象。

[0006] 如图1所示，当压环7与下屏蔽件5接触时，由于压环7与晶片2和基座3处于同电位，而下屏蔽件5处于接地状态，就会在压环7与晶片2接触的位置打火；在射频电压较大的工艺条件下，如果压环7与下屏蔽件5距离太近，也会出现压环7与晶片2接触的位置打火的情况。

发明内容

[0007] 本发明所要解决的技术问题是针对现有技术中存在的上述不足，提供一种反应腔室，避免了压环与晶片接触时出现打火现象；在射频电压较大的工艺条件下，即使压环本体与下屏蔽件距离近，也不会在压环本体和晶片之间出现打火现象。

[0008] 解决本发明技术问题所采用的技术方案是提供一种反应腔室，包括用于承载晶片的基座，用于将所述晶片固定在所述基座上的压环，用于包围至少部分腔室壁的上屏蔽件和下屏蔽件；所述基座可升降，当所述基座下降至低位时，所述压环与所述下屏蔽件接触，当所述基座上升至高位时，将所述压环从所述下屏蔽件上顶起，以使所述压环与所述晶片的外缘接触；所述反应腔室还包括绝缘件，所述绝缘件位于所述压环与所述下屏蔽件之间，以使所述下屏蔽件与所述压环绝缘。

[0009] 优选的是，所述下屏蔽件的内侧设有竖直向上的凸缘，所述绝缘件与所述压环固定连接，所述绝缘件的底部设有竖直向下的凹槽，所述凹槽用于容纳所述凸缘。下屏蔽件的内侧的凸缘为下屏蔽件的翻边处。

[0010] 优选的是，所述凹槽的底部的厚度为3mm～10mm，所述凹槽的侧壁的厚度为3mm～10mm。

[0011] 优选的是，所述凹槽的深度大于所述基座位于高位与低位之间的高度差。

[0012] 优选的是，所述基座位于高位与低位之间的高度差为2～5mm。

[0013] 优选的是，所述凹槽的宽度和所述凸缘的厚度的差为0.5～1mm。

[0014] 优选的是，当所述基座下降至低位时，所述凹槽的底部与所述凸缘的顶端接触。

[0015] 优选的是，当所述基座上升至高位时，所述凹槽的底部与所述凸缘的顶端不接触。

[0016] 优选的是，所述压环包括设置在其内缘处的至少三个压爪，所述压爪沿所述压环周向均匀分布，当所述基座上升至高位时，所述压爪与所述晶片的外缘接触。

[0017] 优选的是，所述下屏蔽件的内侧设有竖直向上的凸缘，所述压环的底部设有竖直向下的凹槽，所述凹槽用于容纳所述凸缘，所述绝缘件位于所述凹槽的内壁和/或所述凸缘的外壁。

[0018] 本发明中的反应腔室的绝缘件位于所述压环与所述下屏蔽件之间，以使所述下屏蔽件与所述压环绝缘，从而避免了压环与晶片接触时出现打火现象；在射频电压较大的工艺条件下，即使压环与下屏蔽件距离近，也不会在压环和晶片之间出现打火现象。

附图说明

[0019] 图1是背景技术中的反应腔室的结构示意图；

[0020] 图2是背景技术中的压环的俯视图；

[0021] 图3是本发明实施例中的反应腔室的结构示意图；

[0022] 图4是本发明实施例中的反应腔室的结构示意图；

[0023] 图5是本发明实施例中的反应腔室的结构示意图。

[0024] 图中：1-腔室本体；2-晶片；3-基座；4-上屏蔽件；5-下屏蔽件；6-转接法兰；7-压环；8-压环本体；9-凸缘；10-绝缘件；11-绝缘件的凹槽；12-支撑部；13-支撑部的凹槽；14-压爪。

具体实施方式

[0025] 为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。

[0026] 实施例

[0027] 如图3所示，本实施例提供一种反应腔室，包括用于承载晶片2的基座3，用于将所述晶片2固定在所述基座3上的压环7，用于包围至少部分腔室壁的上屏蔽件4和下屏蔽件5；所述基座3可升降，当所述基座3下降至低位时，所述压环7与所述下屏蔽件5接触，当所述基座3上升至高位时，将所述压环7从所述下屏蔽件5上顶起，以使所述压环7与所述晶片2的外缘接触；所述反应腔室还包括绝缘件10，所述绝缘件10位于所述压环7与所述下屏蔽件5之间，以使所述下屏蔽件5与所述压环7绝缘。

[0028] 本实施例中的反应腔室的绝缘件10位于所述压环7与所述下屏蔽件5之间，以使所述下屏蔽件5与所述压环7绝缘，从而避免了压环7与晶片2接触时出现打火现象；在射频电压较大的工艺条件下，即使压环7与下屏蔽件5距离近，也不会在压环7和晶片2之间出现打火现象。

[0029] 如图3所示，优选的是，所述下屏蔽件5的内侧设有竖直向上的凸缘9，所述绝缘件10与所述压环7固定连接，所述绝缘件10的底部设有竖直向下的绝缘件的凹槽11，所述绝缘件的凹槽11用于容纳所述凸缘9。凸缘9为下屏蔽件5的翻边处。具体的，所述绝缘件10设置于所述压环7的底部，所述绝缘件10与所述压环7通过螺钉固定连接，绝缘件10不导电，绝缘件的凹槽11与凸缘9径向间隙很近。

[0030] 优选的是，所述绝缘件的凹槽11的底部的厚度为3mm～10mm，所述绝缘件的凹槽11的侧壁的厚度为3mm～10mm。

[0031] 具体的，本实施例中反应腔室包括腔室本体1，该反应腔室为真空反应腔室，晶片2放置于基座3上，上屏蔽件4和下屏蔽件5用于环绕包围形成工艺子腔，上屏蔽件4和下屏蔽件5通过转接法兰6连接于反应腔室本体1。工艺结束后，所述基座3下降到低位，所述压环7与下屏蔽件5接触，工艺时，所述基座3上升到高位，压环7落放于晶片2上,离开所述下屏蔽件5。此时，基座3、晶片2与压环7接触处于同电位，该电位为高电位；下屏蔽件5、上屏蔽件4、转接法兰6、腔室本体1相连，同处于接地状态。因为绝缘件10位于所述压环7与所述下屏蔽件5之间，以使所述下屏蔽件5与所述压环7绝缘，从而避免了压环7与晶片2接触时出现打火现象；在射频电压较大的工艺条件下，即使压环7与下屏蔽件5距离近，也不会在压环7和晶片2之间出现打火现象。

[0032] 优选的是，所述绝缘件的凹槽11的宽度与所述凸缘9的厚度的差为0.5～1mm。

[0033] 优选的是，所述绝缘件的凹槽11的深度大于所述基座3位于高位与低位之间的高度差。这样，基座3在高位和低位之间移动时，凸缘9仍旧在绝缘件的凹槽11内，因此在晶片2随着基座3进行频繁顶起压环7的过程中，绝缘件10的位置只会在微小的范围内变化，这样压环7的位置也就几乎不会发生变化，通过绝缘件10起到了对于压环7的定位作用，避免了晶片2出现碎片或者晶片2卡在压环7中的现象。

[0034] 优选的是，所述基座3位于高位与低位之间的高度差为2～5mm。

[0035] 优选的是，所述绝缘件的凹槽11的底部与所述凸缘9的顶端接触。

[0036] 优选的是，当所述基座3上升至高位时，所述绝缘件的凹槽11的底部与所述凸缘9的顶端不接触。

[0037] 优选的是，所述压环7包括设置在其内缘处的至少三个压爪14，当所述基座3上升至高位时，所述压爪14与所述晶片2的外缘接触。

[0038] 优选的是，所述压爪14沿所述压环7周向均匀分布。

[0039] 优选的是，所述绝缘件10的材质为耐高温的非金属材料。

[0040] 优选的是，所述绝缘件10的材质为陶瓷或石英。这样使得绝缘件10耐高温和腐蚀。

[0041] 优选的是，所述下屏蔽件5的内侧设有竖直向上的凸缘9，所述压环7的底部设有竖直向下的凹槽，所述凹槽用于容纳所述凸缘9，所述绝缘件10位于所述凹槽的内壁和/或所述凸缘的外壁。

[0042] 如图4所示，所述压环7包括压环本体8和设置于所述压环本体8的底部用于对其进行支撑的支撑部12，所述支撑部12的底部设置有支撑部的凹槽13，该支撑部的凹槽13用于容纳所述凸缘9，所述绝缘件10设置于所述支撑部的凹槽13的内壁上。

[0043] 如图4所示，优选的是，所述绝缘件10沿着所述支撑部的凹槽13的内壁形成与所述支撑部的凹槽13的内壁相适配的绝缘件的凹槽11，所述绝缘件的凹槽11的深度大于所述晶片2位于高位与所述晶片2位于低位之间的高度差。这样，晶片2在高位和低位之间移动时，凸缘9仍旧在绝缘件的凹槽11内，因此在晶片2随着基座3进行频繁顶起压环7的过程中，支撑部12的位置只会在微小的范围内变化，这样压环7的位置也就几乎不会发生变化，起到了对于压环7的定位作用，避免了晶片2出现碎片或者晶片2卡在压环7中的现象。

[0044] 优选的是，所述凸缘9与所述绝缘件10接触。这样有利于压环7更好的定位。

[0045] 如图5所示，所述绝缘件10设置于所述凸缘9的外壁上。

[0046] 可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。