本发明属于金融自助设备的测试技术领域，尤其涉及一种验钞器测试方法、装置及ATM机。所述方法包括：根据当前测试情况从预设的测试场景集合中选择对应的测试场景；根据所述测试场景确定对所述目标验钞器进行测试的测试模式；获取与所述测试模式对应的所述目标验钞器的控制信号；在所述控制信号的控制下，获取与所述测试模式对应的所述目标验钞器的数据信号；根据所述数据信号对所述目标验钞器进行测试，以得到在所述测试场景下的测试结果。通过本发明，在不同的测试模式下，可以产生与之对应的信号，通过对该信号的分析便可得到在不同场景下的测试结果，测试灵活，适应性强。
根据当前测试情况从预设的测试场景集合中选择对应的测试场景；
根据所述测试场景确定对目标验钞器进行测试的测试模式；
获取与所述测试模式对应的所述目标验钞器的控制信号；
在所述控制信号的控制下，获取与所述测试模式对应的所述目标验钞器的数据信号，若所述测试模式为预设的第一模式，则所述控制信号为由所述目标验钞器的控制传感器生成的实际控制信号，所述数据信号为由所述目标验钞器的数据传感器生成的实际数据信号；若所述测试模式为预设的第二模式，则所述控制信号为所述实际控制信号，所述数据信号为由预设的模拟数据发生器生成的模拟数据信号；若所述测试模式为预设的第三模式，则所述控制信号为由预设的模拟控制发生器生成的模拟控制信号，所述数据信号为所述实际数据信号；若所述测试模式为预设的第四模式，则所述控制信号为所述模拟控制信号，所述数据信号为所述模拟数据信号；
根据所述数据信号对所述目标验钞器进行测试，以得到在所述测试场景下的测试结果。
2.根据权利要求1所述的验钞器测试方法，其特征在于，在所述控制信号的控制下，获取与所述测试模式对应的所述目标验钞器的数据信号包括：当所述控制信号指示当前为获取状态时，则开始获取所述数据信号；
当所述控制信号指示当前为非获取状态时，则停止获取所述数据信号。
3.根据权利要求1至2中任一项所述的验钞器测试方法，其特征在于，所述根据所述数据信号对所述目标验钞器进行测试，以得到在所述测试场景下的测试结果包括：将所述数据信号存入指定存储器中；
将从所述指定存储器中读取的所述数据信号与所述标准信号进行对比分析，以得到在所述测试场景下的测试结果。
4.一种验钞器测试装置，其特征在于，包括：FPGA、CPU和上位机；
所述上位机与所述CPU连接，用于根据当前测试情况从预设的测试场景集合中选择对应的测试场景，根据所述测试场景确定对目标验钞器进行测试的测试模式，向所述CPU下发所述测试模式；
所述CPU与所述FPGA连接，用于接收所述上位机下发的所述测试模式，并将所述测试模式配置给所述FPGA；
所述FPGA与所述目标验钞器连接，用于获取与所述测试模式对应的所述目标验钞器的控制信号，并在所述控制信号的控制下，获取与所述测试模式对应的所述目标验钞器的数据信号，以使所述CPU根据所述数据信号对所述目标验钞器进行测试，得到在所述测试场景下的测试结果；
所述FPGA分别与所述目标验钞器的控制传感器和数据传感器连接，用于采集由所述控制传感器生成的实际控制信号和由所述数据传感器生成的实际数据信号；
所述FPGA内集成了模拟控制发生器和模拟数据发生器，所述模拟控制发生器用于生成所述目标验钞器的模拟控制信号，所述模拟数据发生器用于生成所述目标验钞器的模拟数据信号；
若所述测试模式为预设的第一模式，则所述FPGA获取的控制信号为所述实际控制信号，所述FPGA获取的数据信号为所述实际数据信号；
若所述测试模式为预设的第二模式，则所述FPGA获取的控制信号为所述实际控制信号，所述FPGA获取的数据信号为所述模拟数据信号；
若所述测试模式为预设的第三模式，则所述FPGA获取的控制信号为所述模拟控制信号，所述FPGA获取的数据信号为所述实际数据信号；
若所述测试模式为预设的第四模式，则所述FPGA获取的控制信号为所述模拟控制信号，所述FPGA获取的数据信号为所述模拟数据信号。
5.根据权利要求4所述的验钞器测试装置，其特征在于，还包括：存储器和存储器控制模块；
所述存储器控制模块分别与所述FPGA、所述CPU和所述存储器连接，用于对所述存储器进行控制，将所述数据信号从所述FPGA写入所述存储器，并在所述CPU的控制下将所述数据信号从所述存储器读出至所述CPU，以使所述CPU将所述数据信号与标准信号进行对比分析，得到在所述测试场景下的测试结果。
测试场景选择模块，用于根据当前测试情况从预设的测试场景集合中选择对应的测试场景；
测试模式确定模块，用于根据所述测试场景确定对目标验钞器进行测试的测试模式；
控制信号获取模块，用于获取与所述测试模式对应的所述目标验钞器的控制信号；
数据信号获取模块，用于在所述控制信号的控制下，获取与所述测试模式对应的所述目标验钞器的数据信号；
测试模块，根据所述数据信号对所述目标验钞器进行测试，以得到在所述测试场景下的测试结果；
实际控制信号获取单元，用于获取由所述目标验钞器的控制传感器生成的实际控制信号；
模拟控制信号获取单元，用于获取由预设的模拟控制发生器生成的模拟控制信号；
实际数据信号获取单元，用于获取由所述目标验钞器的数据传感器生成的实际数据信号；
模拟数据信号获取单元，用于获取由预设的模拟数据发生器生成的模拟数据信号；
若所述测试模式为预设的第一模式，则所述控制信号获取模块获取的控制信号为所述实际控制信号获取单元获取的所述实际控制信号，所述数据信号获取模块获取的数据信号为所述实际数据信号获取单元获取的所述实际数据信号；
若所述测试模式为预设的第二模式，则所述控制信号获取模块获取的控制信号为所述实际控制信号获取单元获取的所述实际控制信号，所述数据信号获取模块获取的数据信号为所述模拟数据信号获取单元获取的所述模拟数据信号；
若所述测试模式为预设的第三模式，则所述控制信号获取模块获取的控制信号为所述模拟控制信号获取单元获取的所述模拟控制信号，所述数据信号获取模块获取的数据信号为所述实际数据信号获取单元获取的所述实际数据信号；
若所述测试模式为预设的第四模式，则所述控制信号获取模块获取的控制信号为所述模拟控制信号获取单元获取的所述模拟控制信号，所述数据信号获取模块获取的数据信号为所述模拟数据信号获取单元获取的所述模拟数据信号。
7.一种ATM机，其特征在于，包括权利要求4至5中任一项所述的验钞器测试装置，或者权利要求6所述的验钞器测试装置。
一种验钞器测试方法、装置及ATM机
技术领域
[0001] 本发明属于金融自助设备的测试技术领域，尤其涉及一种验钞器测试方法、装置及ATM机。
背景技术
[0002] 自助存取款设备中通常均设有验钞器，用于对存入该自助存取款设备中的纸币的真伪进行鉴别。
[0003] 为提高纸币鉴别的精度和准确性，需要经常对验钞器进行测试，以确保其正常工作。目前对于验钞器常用的测试模式是预先准备一定数目且已知其真伪的纸币，将这些纸币放入待测试的自助存取款设备中，自助存取款设备会启动验钞器对这些纸币进行鉴别，测试人员可以通过将该验钞器的鉴别结果和标准的鉴别结果进行对比从而确定其运行是否正常。这种测试方法虽然有效，但是其测试手段过于单一，无法针对不同的场景进行多样化的测试。
发明内容
[0004] 有鉴于此，本发明实施例提供了一种验钞器测试方法、装置及ATM机，以解决现有技术中测试手段过于单一，无法针对不同的场景进行多样化测试的问题。
[0005] 本发明实施例的第一方面提供了一种验钞器测试方法，可以包括：
[0006] 根据当前测试情况从预设的测试场景集合中选择对应的测试场景；
[0007] 根据所述测试场景确定对所述目标验钞器进行测试的测试模式；
[0008] 获取与所述测试模式对应的所述目标验钞器的控制信号；
[0009] 在所述控制信号的控制下，获取与所述测试模式对应的所述目标验钞器的数据信号；
[0010] 根据所述数据信号对所述目标验钞器进行测试，以得到在所述测试场景下的测试结果。
[0011] 本发明实施例的第二方面提供了一种验钞器测试装置，可以包括：FPGA、CPU和上位机；
[0012] 所述上位机与所述CPU连接，用于根据当前测试情况从预设的测试场景集合中选择对应的测试场景，根据所述测试场景确定对所述目标验钞器进行测试的测试模式，向所述CPU下发所述测试模式；
[0013] 所述CPU与所述FPGA连接，用于接收所述上位机下发的所述测试模式，并将所述测试模式配置给所述FPGA；
[0014] 所述FPGA与所述目标验钞器连接，用于获取与所述测试模式对应的所述目标验钞器的控制信号，并在所述控制信号的控制下，获取与所述测试模式对应的所述目标验钞器的数据信号，以使所述CPU根据所述数据信号对所述目标验钞器进行测试，得到在所述测试场景下的测试结果。
[0015] 本发明实施例的第三方面提供了一种验钞器测试装置，可以包括：
[0016] 测试场景选择模块，用于根据当前测试情况从预设的测试场景集合中选择对应的测试场景；
[0017] 测试模式确定模块，用于根据所述测试场景确定对所述目标验钞器进行测试的测试模式；
[0018] 控制信号获取模块，用于获取与所述测试模式对应的所述目标验钞器的控制信号；
[0019] 数据信号获取模块，用于在所述控制信号的控制下，获取与所述测试模式对应的所述目标验钞器的数据信号；
[0020] 测试模块，根据所述数据信号对所述目标验钞器进行测试，以得到在所述测试场景下的测试结果。
[0021] 本发明实施例的第四方面提供了一种ATM机，可以包括以上任一种验钞器测试装置。
[0022] 本发明实施例与现有技术相比存在的有益效果是：本发明实施例根据当前测试情况从预设的测试场景集合中选择对应的测试场景；根据所述测试场景确定对所述目标验钞器进行测试的测试模式；获取与所述测试模式对应的所述目标验钞器的控制信号；在所述控制信号的控制下，获取与所述测试模式对应的所述目标验钞器的数据信号；根据所述数据信号对所述目标验钞器进行测试，以得到在所述测试场景下的测试结果。通过本发明，在不同的测试模式下，可以产生与之对应的信号，通过对该信号的分析便可得到在不同场景下的测试结果，测试灵活，适应性强。
附图说明
[0023] 为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0024] 图1为本发明实施例一提供的验钞器测试方法的示意流程图；
[0025] 图2为本发明实施例二提供的验钞器测试装置的示意框图；
[0026] 图3为本发明实施例二中FPGA获取信号的过程示意图；
[0027] 图4为本发明实施例三提供的验钞器测试装置的示意框图。
具体实施方式
[0028] 为使得本发明的发明目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本发明一部分实施例，而非全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
[0029] 实施例一：
[0030] 如图1所示，是本发明实施例提供的一种验钞器测试方法的示意流程图，所述验钞器测试方法可以包括：
[0031] 步骤S101，根据当前测试情况从预设的测试场景集合中选择对应的测试场景。
[0032] 在本实施例中，所述测试场景集合中共包括四种不同的测试场景：
[0033] 测试场景一，正常验钞；
[0034] 测试场景二，动态采集固定数据；
[0035] 测试场景三，静态采集传感器数据；
[0036] 测试场景四，静态采集固定数据。
[0037] 步骤S102，根据所述测试场景确定对所述目标验钞器进行测试的测试模式。
[0038] 若为正常验钞的测试场景一，则确定采用的测试模式为True Ctrl+True Data的第一模式；
[0039] 若为动态采集固定数据的测试场景二，则确定采用的测试模式为True Ctrl+Sim Data的第二模式；
[0040] 若为静态采集传感器数据的测试场景三，则确定采用的测试模式为Sim Ctrl+True Data的第三模式；
[0041] 若为静态采集固定数据的测试场景四，则确定采用的测试模式为Sim Ctrl+Sim Data的第四模式；
[0042] 其中，True Ctrl和True Data分别为真实的Ctrl Sensor和Data Sensor所生成的信号，Sim Ctrl和Sim Data分别为预设的模拟控制发生器和模拟数据发生器生成的信号。
[0043] 所述Ctrl Sensor为采集控制的相关传感器，如红外、编码器等，可用来定位钞票在验钞器中的具体位置，并控制Data Sensor采样时刻。所述Data Sensor为采集钞票特征信息的相关传感器，如接触式图像传感器(Contact Image Sensor，CIS)、磁性传感器、厚度传感器等。所述模拟控制发生器可以生成模拟的红外、编码器信号，而所述模拟数据发生器可以生成模拟的传感器数据，如CIS、磁性传感器、厚度传感器等的模拟数据。
[0044] 步骤S103，获取与所述测试模式对应的所述目标验钞器的控制信号；
[0045] 步骤S104，在所述控制信号的控制下，获取与所述测试模式对应的所述目标验钞器的数据信号。
[0046] 若所述测试模式为预设的第一模式，则所述控制信号为由所述目标验钞器的控制传感器生成的实际控制信号，所述数据信号为由所述目标验钞器的数据传感器生成的实际数据信号；
[0047] 若所述测试模式为预设的第二模式，则所述控制信号为所述实际控制信号，所述数据信号为由预设的模拟数据发生器生成的模拟数据信号；
[0048] 若所述测试模式为预设的第三模式，则所述控制信号为由预设的模拟控制发生器生成的模拟控制信号，所述数据信号为所述实际数据信号；
[0049] 若所述测试模式为预设的第四模式，则所述控制信号为所述模拟控制信号，所述数据信号为所述模拟数据信号。
[0050] 优选地，步骤S104可以包括：
[0051] 当所述控制信号指示当前为获取状态时，则开始获取所述数据信号；
[0052] 当所述控制信号指示当前为非获取状态时，则停止获取所述数据信号。
[0053] 即所述数据信号的获取是由所述控制信号来控制的。
[0054] 当控制传感器正常工作时，实时定位钞票在验钞器中的具体位置，当发现钞票到达了预定位置，可以取得钞票特征信息时，则开始获取所述数据信号(可以是实际数据信号，或者是模拟数据信号)，当发现钞票离开了预定位置，无法再取得钞票特征信息时，则停止获取所述数据信号。
[0055] 当控制传感器不工作时，模拟控制发生器模拟定位钞票在验钞器中的具体位置，当模拟钞票到达了预定位置，可以取得钞票特征信息时，则开始获取所述数据信号(可以是实际数据信号，或者是模拟数据信号)，当模拟钞票离开了预定位置，无法再取得钞票特征信息时，则停止获取所述数据信号。
[0056] 步骤S105，根据所述数据信号对所述目标验钞器进行测试，以得到在所述测试场景下的测试结果，具体过程包括：
[0057] 将所述数据信号存入指定存储器中；
[0058] 从所述指定存储器中读取所述数据信号；
[0059] 获取与所述测试场景对应的标准信号；
[0060] 将从所述指定存储器中读取的所述数据信号与所述标准信号进行对比分析，以得到在所述测试场景下的测试结果。
[0061] 为便于理解上述内容，以下以具体场景进行简要说明：
[0062] 当需要正常验钞时，即所述测试场景一，则属于真实验钞，传感器均正常工作，当Ctrl Sensor检测到钞票到来时，起动Data Sensor正常工作，并将真实钞票特征数据用于钞票的识别。
[0063] 当需要在真实的过钞环境下，测试数据传输的可靠性时，即所述测试场景二，当Ctrl Sensor检测到钞票到来时并不传输真实钞票数据，而是传输模拟的固定数据，用于检测数据传输误码情况。
[0064] 当需要在静态情况下(如正常验钞启动之前)，采集真实的传感器数据时，即所述测试场景三，此时仅Data Senosr工作，模拟控制发生器生成Sim Ctrl信号，以控制传感器采集真实的数据，通过对数据进行分析以检测传感器工作状态是否正常。
[0065] 当需要在静态情况下，检测数据传输可靠性时，即所述测试场景四，传感器均不工作，在模拟控制发生器生成的Sim Ctrl信号控制下，传输Sim Data数据，通过对数据进行检测以测试数据传输链路的稳定性，此情况不需要整个验钞装置及传动装置，只需要单独的硬件板子即可，测试更为方便。
[0066] 综上所述，本方案实施例本发明实施例根据当前测试情况从预设的测试场景集合中选择对应的测试场景；根据所述测试场景确定对所述目标验钞器进行测试的测试模式；获取与所述测试模式对应的所述目标验钞器的控制信号；在所述控制信号的控制下，获取与所述测试模式对应的所述目标验钞器的数据信号；根据所述数据信号对所述目标验钞器进行测试，以得到在所述测试场景下的测试结果。通过本发明，在不同的测试模式下，可以产生与之对应的信号，通过对该信号的分析便可得到在不同场景下的测试结果，测试灵活，适应性强。
[0067] 实施例二：
[0068] 如图2所示，是本发明实施例提供的一种验钞器测试装置的示意框图，所述验钞器测试装置可以包括：FPGA、CPU和上位机；
[0069] 所述上位机与所述CPU连接，用于根据当前测试情况从预设的测试场景集合中选择对应的测试场景，根据所述测试场景确定对所述目标验钞器进行测试的测试模式，向所述CPU下发所述测试模式；
[0070] 所述CPU与所述FPGA连接，用于接收所述上位机下发的所述测试模式，并将所述测试模式配置给所述FPGA；
[0071] 所述FPGA与所述目标验钞器连接，用于获取与所述测试模式对应的所述目标验钞器的控制信号，并在所述控制信号的控制下，获取与所述测试模式对应的所述目标验钞器的数据信号，以使所述CPU根据所述数据信号对所述目标验钞器进行测试，得到在所述测试场景下的测试结果。
[0072] 优选地，如图3所示，所述FPGA分别与所述目标验钞器的控制传感器(Ctrl Sensor)和数据传感器(Data Sensor)连接，用于采集由所述控制传感器生成的实际控制信号(True Ctrl)和由所述数据传感器生成的实际数据信号(True Data)；
[0073] 所述FPGA内集成了模拟控制发生器和模拟数据发生器，所述模拟控制发生器用于生成所述目标验钞器的模拟控制信号，所述模拟数据发生器用于生成所述目标验钞器的模拟数据信号；
[0074] 所述CPU可通过AXI(Advanced eXtensible Interface)总线将所述测试模式配置入所述FPGA的MODE_REG寄存器中，一般地，可以使用两个比特代表所述测试模式，如00代表第一模式，01代表第二模式，10代表第三模式，11代表第四模式；
[0075] 若所述测试模式为预设的第一模式，则此时Ctrl Sensor和Data Sensor均正常工作，所述FPGA获取的控制信号为所述实际控制信号，所述FPGA获取的数据信号为所述实际数据信号；
[0076] 若所述测试模式为预设的第二模式，则此时Ctrl Sensor正常工作，Data Sensor不工作，所述FPGA获取的控制信号为所述实际控制信号，所述FPGA获取的数据信号为所述模拟数据信号；
[0077] 若所述测试模式为预设的第三模式，则此时Ctrl Sensor不工作，Data Sensor正常工作，所述FPGA获取的控制信号为所述模拟控制信号，所述FPGA获取的数据信号为所述实际数据信号；
[0078] 若所述测试模式为预设的第四模式，则此时Ctrl Sensor和Data Sensor均不工作，所述FPGA获取的控制信号为所述模拟控制信号，所述FPGA获取的数据信号为所述模拟数据信号。
[0079] 优选地，所述的验钞器测试装置还包括：存储器(DDR Memory)和存储器控制模块(DDR CTRL)；
[0080] 所述存储器用于存储所述数据信号；
[0081] 所述存储控制模块分别与所述FPGA、所述CPU和所述存储器连接，用于对所述存储器进行控制，将所述数据信号从所述FPGA写入所述存储器，并在所述CPU的控制下将所述数据信号从所述存储器读出至所述CPU，以使所述CPU将所述数据信号与标准信号进行对比分析，得到在所述测试场景下的测试结果。
[0082] 具体地，可以将所述FPGA和所述CPU集成在SOC片内，将PC作为所述上位机，通过以太网与所述CPU连接。FPGA和CPU均可通过AXI总线访问共享内存(DDR Memory)。当数据采集完成时，FPGA即通过中断通知CPU，CPU接收到中断通知，即从共享内存取出数据进行分析处理。
[0083] 当需要正常验钞时，CPU配置MODE_REG值为00，则属于真实验钞，传感器均正常工作，当Ctrl Sensor检测到钞票到来时，起动Data Sensor正常工作，并将真实钞票特征数据传输给CPU用于钞票的识别。
[0084] 当需要在真实的过钞环境下，测试数据传输的可靠性时，则配置MODE_REG值为01，当Ctrl Sensor检测到票到来时不传输真实钞票数据，而是传输模拟的固定数据，PC读取出固定数据，用于检测数据传输误码情况。
[0085] 当需要在静态情况下(如正常验钞启动之前)，采集真实的传感器数据时，则配置MODE_REG值为10，此时仅Data Senosr工作，FPGA接收CPU的指令，生成Sim Ctrl信号，以控制传感器采集真实的数据，CPU对数据进行分析，以检测传感器工作状态是否正常。
[0086] 当需要在静态情况下，检测数据传输可靠性时，则配置MODE_REG值为11，传感器均不工作，FPGA将在Sim Ctrl的控制下，传输Sim Data数据给CPU,并由PC导出数据，PC可对数据进行检测，以测试数据传输链路的稳定性，此情况不需要整个验钞装置及传动装置，只需要单独的硬件板子即可，测试更为方便。
[0087] 实施例三：
[0088] 如图4所示，是本发明实施例提供的一种验钞器测试装置的示意框图，所述验钞器测试装置可以包括：
[0089] 测试场景选择模块401，用于根据当前测试情况从预设的测试场景集合中选择对应的测试场景；
[0090] 测试模式确定模块402，用于根据所述测试场景确定对所述目标验钞器进行测试的测试模式；
[0091] 控制信号获取模块403，用于获取与所述测试模式对应的所述目标验钞器的控制信号；
[0092] 数据信号获取模块404，用于在所述控制信号的控制下，获取与所述测试模式对应的所述目标验钞器的数据信号；当所述控制信号指示当前为获取状态时，则开始获取所述数据信号；当所述控制信号指示当前为非获取状态时，则停止获取所述数据信号。
[0093] 测试模块405，根据所述数据信号对所述目标验钞器进行测试，以得到在所述测试场景下的测试结果。
[0094] 优选地，所述控制信号获取模块403包括：
[0095] 实际控制信号获取单元4031，用于获取由所述目标验钞器的控制传感器生成的实际控制信号；
[0096] 模拟控制信号获取单元4032，用于获取由预设的模拟控制发生器生成的模拟控制信号；
[0097] 所述数据信号获取模块404包括：
[0098] 实际数据信号获取单元4041，用于获取由所述目标验钞器的数据传感器生成的实际数据信号；
[0099] 模拟数据信号获取单元4042，用于获取由预设的模拟数据发生器生成的模拟数据信号；
[0100] 若所述测试模式为预设的第一模式，则所述控制信号获取模块403获取的控制信号为所述实际控制信号获取单元4031获取的所述实际控制信号，所述数据信号获取模块404获取的数据信号为所述实际数据信号获取单元4041获取的所述实际数据信号；
[0101] 若所述测试模式为预设的第二模式，则所述控制信号获取模块403获取的控制信号为所述实际控制信号获取单元4031获取的所述实际控制信号，所述数据信号获取模块404获取的数据信号为所述模拟数据信号获取单元4042获取的所述模拟数据信号；
[0102] 若所述测试模式为预设的第三模式，则所述控制信号获取模块403获取的控制信号为所述模拟控制信号获取单元4032获取的所述模拟控制信号，所述数据信号获取模块404获取的数据信号为所述实际数据信号获取单元4041获取的所述实际数据信号；
[0103] 若所述测试模式为预设的第四模式，则所述控制信号获取模块403获取的控制信号为所述模拟控制信号获取单元4032获取的所述模拟控制信号，所述数据信号获取模块404获取的数据信号为所述模拟数据信号获取单元4042获取的所述模拟数据信号。
[0104] 优选地，所述测试模块405包括：
[0105] 存储单元4051，用于将所述数据信号存入指定存储器中；
[0106] 读取单元4052，用于从所述指定存储器中读取所述数据信号；
[0107] 标准信号获取单元4053，用于获取与所述测试场景对应的标准信号；
[0108] 分析单元4054，用于将从所述指定存储器中读取的所述数据信号与所述标准信号进行对比分析，以得到在所述测试场景下的测试结果。
[0109] 实施例四：
[0110] 本发明实施例提供的一种ATM机，可以包括以上实施例二或者实施例三中描述的任意一种的验钞器测试装置。
[0111] 所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
[0112] 在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
[0113] 本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各实施例的模块、单元和/或方法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
[0114] 在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
[0115] 所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
[0116] 另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
[0117] 所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
[0118] 以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
