半导体装置

摘要

本发明提供能够提高导通电流的半导体装置。半导体装置具有：第一电极；第一电极上的第一绝缘层；第一绝缘层上的第二电极；第二电极上的第二绝缘层；被设置在第一绝缘层、第二电极以及第二绝缘层，到达第一电极的第一开口部；被配置在第一开口部的内部，与第一电极以及第二电极连接的第一氧化物半导体层；与第一氧化物半导体层对置的第一栅极电极；以及第一氧化物半导体层与第一栅极电极之间的第一栅极绝缘层。

权利要求

1.一种半导体装置，具有：

第一电极；

第一绝缘层，在所述第一电极上；

第二电极，在所述第一绝缘层上；

第二绝缘层，在所述第二电极上；

第一开口部，被设置在所述第一绝缘层、所述第二电极以及所述第二绝缘层，到达所述第一电极；

第一氧化物半导体层，被配置在所述第一开口部的内部，与所述第一电极以及所述第二电极连接；

第一栅极电极，与所述第一氧化物半导体层对置；以及第一栅极绝缘层，在所述第一氧化物半导体层与所述第一栅极电极之间，所述第一氧化物半导体层被配置在所述第一绝缘层的侧壁上，与所述第二电极的侧壁相接，以所述第一氧化物半导体层的端部不包含在沟道区域中的方式，使所述第一氧化物半导体层的端部配置在所述第二绝缘层的上表面。

2.如权利要求1所述的半导体装置，所述第一电极是以所述第一氧化物半导体层为沟道的晶体管的源极电极以及漏极电极中的一方，所述第二电极是所述源极电极以及漏极电极中的另一方。

3.如权利要求2所述的半导体装置，还具有：第一布线，经由被设置在所述第一绝缘层以及所述第二绝缘层的第二开口部与所述第一电极连接；以及第二布线，经由被设置在所述第二绝缘层的第三开口部与所述第二电极连接。

4.如权利要求3所述的半导体装置，所述第一布线以及所述第二布线与所述第一栅极电极是同一层。

5.如权利要求4所述的半导体装置，所述第二电极的上表面由所述第二绝缘层覆盖。

6.如权利要求4所述的半导体装置，所述第二电极的上表面的一部分从所述第二绝缘层露出。

7.如权利要求1所述的半导体装置，还具有：第三电极，与所述第一电极是同一层；

第四电极，在俯视时从所述第三电极隔离地配置，且与所述第二电极是同一层；

第二氧化物半导体层，被配置在所述第三电极与所述第四电极之间，且与所述第一氧化物半导体层是同一层；

第二栅极电极，与所述第二氧化物半导体层对置；以及第二栅极绝缘层，在所述第二氧化物半导体层与所述第二栅极电极之间。

8.如权利要求7所述的半导体装置，所述第三电极与所述第四电极之间的所述第二氧化物半导体层的长度，比所述第一电极与所述第二电极之间的所述第一氧化物半导体层的长度更长。

9.如权利要求8所述的半导体装置，还具有：第三栅极电极，在所述第二氧化物半导体层与所述第二栅极电极相对置的区域的至少一部分区域中，相对于所述第二氧化物半导体层被配置在与所述第二栅极电极相反侧，且与所述第一电极是同一层；以及第三栅极绝缘层，被配置在所述第二氧化物半导体层与所述第三栅极电极之间。

10.一种半导体装置，具有：

第一电极；

第一绝缘层，在所述第一电极上，且具有第一侧壁；

第二电极，在所述第一绝缘层上，且具有第二侧壁；

第二绝缘层，在所述第二电极上；

第一氧化物半导体层，被配置在所述第一侧壁上、所述第二侧壁上以及所述第二绝缘层的上表面，与所述第一电极以及所述第二电极连接；

第一栅极电极，与所述第一氧化物半导体层对置；以及第一栅极绝缘层，在所述第一氧化物半导体层与所述第一栅极电极之间，以所述第一氧化物半导体层的端部不包含在沟道区域中的方式，使所述第一氧化物半导体层的端部配置在所述第二绝缘层的上表面。

11.如权利要求10所述的半导体装置，所述第一电极是以所述第一氧化物半导体层为沟道的晶体管的源极电极以及漏极电极中的一方，所述第二电极是所述源极电极以及漏极电极中的另一方。

12.如权利要求11所述的半导体装置，还具有：第一布线，经由被设置在所述第一绝缘层以及所述第二绝缘层的第一开口部与所述第一电极连接；以及第二布线，经由被设置在所述第二绝缘层的第二开口部与所述第二电极连接。

13.如权利要求12所述的半导体装置，所述第一布线以及所述第二布线与所述第一栅极电极是同一层。

14.如权利要求13所述的半导体装置，所述第二电极的上表面由所述第二绝缘层覆盖。

15.如权利要求13所述的半导体装置，所述第二电极的上表面的一部分从所述第二绝缘层露出。

16.如权利要求10所述的半导体装置，还具有：第三电极，与所述第一电极是同一层；

第四电极，在俯视时从所述第三电极隔离地配置，且与所述第二电极是同一层；

第二氧化物半导体层，被配置在所述第三电极与所述第四电极之间，且与所述第一氧化物半导体层连接；

第二栅极电极，与所述第二氧化物半导体层对置；以及第二栅极绝缘层，在所述第二氧化物半导体层与所述第二栅极电极之间。

17.如权利要求16所述的半导体装置，所述第三电极与所述第四电极之间的所述第二氧化物半导体层的长度，比所述第一电极与所述第二电极之间的所述第一氧化物半导体层的长度更长。

18.如权利要求17所述的半导体装置，还具有：第三栅极电极，在所述第二氧化物半导体层与所述第二栅极电极相对置的区域的至少一部分区域中，相对于所述第二氧化物半导体层被配置在与所述第二栅极电极相反侧，且与所述第一电极是同一层；以及第三栅极绝缘层，被配置在所述第二氧化物半导体层与所述第三栅极电极之间。

说明书

半导体装置

技术领域

[0001] 本发明涉及半导体装置，所公开的一实施方式涉及半导体装置的构造以及布局形状。

背景技术

[0002] 近年，在显示装置、个人计算机等的驱动电路中作为微细的开关元件而使用晶体管、二极管等半导体装置。特别是，在显示装置中，半导体装置不仅被使用于用来供应与各像素的灰度相应的电压或电流的选择晶体管，还被使用于用来选择要供应电压或电流的像素的驱动电路。半导体装置根据其用途而所要求的特性不同。例如，作为选择晶体管来使用的半导体装置被要求截止电流低、半导体装置间的特性偏差小。此外，作为驱动电路来使用的半导体装置被要求高导通电流。

[0003] 在上述那样的显示装置中，以往开发了将非晶硅、低温多晶硅、单晶硅用于沟道的半导体装置。将非晶硅用于沟道的半导体装置能够以更单纯的构造且400℃以下的工序来形成，所以能够使用例如被称为第八代(2160×2460mm)的大型的玻璃基板来形成。但是，将非晶硅用于沟道的半导体装置的移动度低，不能使用于驱动电路。

[0004] 此外，将低温多晶硅、单晶硅用于沟道的半导体装置与将非晶硅用于沟道的半导体装置相比移动度高，所以不仅能够使用于选择晶体管，还能够使用于驱动电路的半导体装置。但是，将低温多晶硅、单晶硅用于沟道的半导体装置的构造以及工序复杂。此外，需要以500℃以上的工序来形成半导体装置，所以不能使用上述那样的大型的玻璃基板来形成半导体装置。此外，将非晶硅、低温多晶硅、单晶硅用于沟道的半导体装置的截止电流都高，在将这些半导体装置用于选择晶体管的情况下，难以长时间保持所施加的电压。

[0005] 因此，最近，代替非晶硅、低温多晶硅、单晶硅而将氧化物半导体用于沟道的半导体装置正在开发(例如，日本特开2010-062229号公报)。已知将氧化物半导体用于沟道的半导体装置与将非晶硅用于沟道的半导体装置同样地能够以单纯的构造且400℃以下的工序来形成半导体装置，与将非晶硅用于沟道的半导体装置相比具有较高的移动度。此外，已知将氧化物半导体用于沟道的半导体装置的截止电流非常低。

发明内容

[0006] 但是，若将氧化物半导体用于沟道的半导体装置与将低温多晶硅、单晶硅用于沟道的半导体装置相比，则移动度较低。从而，为了得到更高的导通电流，需要缩短半导体装置的L长度(沟道长度)。在日本特开2010-062229号公报所示的半导体装置中，为了缩短半导体装置的沟道长度，需要缩短源极-漏极间的距离。

[0007] 在此，源极-漏极间的距离通过光刻以及蚀刻的工序来决定。但是，在通过光刻进行构图的情况下，微细化受到曝光机的掩膜图案尺寸限制。特别是，在玻璃基板上通过光刻进行构图的情况下，掩膜图案的最小尺寸为2μm左右，半导体装置的沟道的缩短被该掩膜图案尺寸限制。此外，半导体装置的沟道长度通过光刻来决定，所以半导体装置的沟道长度受到光刻的工序中的基板面内偏差的影响。

[0008] 本发明鉴于上述实际情况，其目的在于提供能够提高导通电流的半导体装置。或其目的在于提供能够抑制沟道长度的基板面内偏差的半导体装置。

[0009] 本发明的一实施方式的半导体装置具有：第一电极；第一电极上的第一绝缘层；第一绝缘层上的第二电极；第二电极上的第二绝缘层；被设置在第一绝缘层、第二电极以及第二绝缘层，且到达第一电极的第一开口部；被配置在第一开口部的内部，且与第一电极以及第二电极连接的第一氧化物半导体层；与第一氧化物半导体层对置的第一栅极电极；以及在第一氧化物半导体层和第一栅极电极之间的第一栅极绝缘层。

[0010] 本发明的一实施方式的半导体装置具有：第一电极；第一电极上的具有第一侧壁的第一绝缘层；在第一绝缘层上，且具有第二侧壁的第二电极；第二电极上的第二绝缘层；被配置在第一侧壁上、第二侧壁上以及第二绝缘层的上表面，且与第一电极以及第二电极连接的第一氧化物半导体层；与第一氧化物半导体层对置的第一栅极电极；以及在第一氧化物半导体层和第一栅极电极之间的第一栅极绝缘层。

附图说明

[0011] 图1是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图；

[0012] 图2是表示本发明的一实施方式所涉及的半导体装置的概要的剖面图；

[0013] 图3是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极的工序的俯视图；

[0014] 图4是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极的工序的剖面图；

[0015] 图5是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图；

[0016] 图6是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的剖面图；

[0017] 图7是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在上部电极以及绝缘层中形成开口部的工序的俯视图；

[0018] 图8是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在上部电极以及绝缘层中形成开口部的工序的剖面图；

[0019] 图9是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图；

[0020] 图10是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的剖面图；

[0021] 图11是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图；

[0022] 图12是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的剖面图；

[0023] 图13是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图；

[0024] 图14是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的剖面图；

[0025] 图15是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的俯视图；

[0026] 图16是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的剖面图；

[0027] 图17是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图；

[0028] 图18是表示本发明的一实施方式所涉及的半导体装置的概要的剖面图；

[0029] 图19是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图；

[0030] 图20是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的剖面图；

[0031] 图21是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的俯视图；

[0032] 图22是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的剖面图；

[0033] 图23是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图；

[0034] 图24是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的剖面图；

[0035] 图25是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图；

[0036] 图26是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的剖面图；

[0037] 图27是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图；

[0038] 图28是表示本发明的一实施方式所涉及的半导体装置的概要的剖面图；

[0039] 图29是在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极以及背栅极的工序的俯视图；

[0040] 图30是在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极以及背栅极的工序的剖面图；

[0041] 图31是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图；

[0042] 图32是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的剖面图；

[0043] 图33是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的俯视图；

[0044] 图34是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的剖面图；

[0045] 图35是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图；

[0046] 图36是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的剖面图；

[0047] 图37是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图；

[0048] 图38是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的剖面图；

[0049] 图39是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图；

[0050] 图40是表示本发明的一实施方式所涉及的半导体装置的概要的剖面图；

[0051] 图41是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图；

[0052] 图42是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的剖面图；

[0053] 图43是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的俯视图；

[0054] 图44是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的剖面图；

[0055] 图45是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图；

[0056] 图46是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的剖面图；

[0057] 图47是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图；

[0058] 图48是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的剖面图；

[0059] 图49是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图；

[0060] 图50是表示本发明的一实施方式所涉及的半导体装置的概要的剖面图；

[0061] 图51是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极的工序的俯视图；

[0062] 图52是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极的工序的剖面图；

[0063] 图53是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图；

[0064] 图54是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的剖面图；

[0065] 图55是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在上部电极以及绝缘层中形成开口部的工序的俯视图；

[0066] 图56是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在上部电极以及绝缘层中形成开口部的工序的剖面图；

[0067] 图57是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图；

[0068] 图58是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的剖面图；

[0069] 图59是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图；

[0070] 图60是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的剖面图；

[0071] 图61是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图；

[0072] 图62是表示本发明的一实施方式所涉及的半导体装置的概要的剖面图；

[0073] 图63是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极以及接触焊盘(contact pad)的工序的俯视图；

[0074] 图64是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极以及接触焊盘的工序的剖面图；

[0075] 图65是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图；

[0076] 图66是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的剖面图；

[0077] 图67是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在上部电极以及绝缘层中形成开口部的工序的俯视图；

[0078] 图68是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在上部电极以及绝缘层中形成开口部的工序的剖面图；

[0079] 图69是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图；

[0080] 图70是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的剖面图；

[0081] 图71是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图；

[0082] 图72是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的剖面图；

[0083] 图73是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图；

[0084] 图74是表示本发明的一实施方式所涉及的半导体装置的概要的剖面图；

[0085] 图75是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极、背栅极以及接触焊盘的工序的俯视图；

[0086] 图76是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极、背栅极以及接触焊盘的工序的剖面图；

[0087] 图77是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图；

[0088] 图78是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的剖面图；

[0089] 图79是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层以及上部电极中形成开口部的工序的俯视图；

[0090] 图80是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层以及上部电极中形成开口部的工序的剖面图；

[0091] 图81是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图；

[0092] 图82是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的剖面图；

[0093] 图83是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图；

[0094] 图84是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的剖面图；

[0095] 图85是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图；

[0096] 图86是表示本发明的一实施方式所涉及的半导体装置的概要的剖面图；

[0097] 图87是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极、背栅极以及接触焊盘的工序的俯视图；

[0098] 图88是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极、背栅极以及接触焊盘的工序的剖面图；

[0099] 图89是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图；

[0100] 图90是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的剖面图；

[0101] 图91是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的俯视图；

[0102] 图92是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的剖面图；

[0103] 图93是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图；

[0104] 图94是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的剖面图；

[0105] 图95是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图；

[0106] 图96是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的剖面图；

[0107] 图97是表示本发明的一实施方式所涉及的半导体装置的下部电极以及上部电极的构造的剖面图；

[0108] 图98是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图；

[0109] 图99是表示本发明的一实施方式所涉及的半导体装置的概要的剖面图；

[0110] 图100是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极以及绝缘层的工序的俯视图；

[0111] 图101是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极以及绝缘层的工序的剖面图；

[0112] 图102是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的俯视图；

[0113] 图103是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的剖面图；

[0114] 图104是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图；

[0115] 图105是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的剖面图；

[0116] 图106是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图；

[0117] 图107是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的剖面图；

[0118] 图108是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图；

[0119] 图109是表示本发明的一实施方式所涉及的半导体装置的概要的剖面图；

[0120] 图110是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的俯视图；

[0121] 图111是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的剖面图；

[0122] 图112是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图；

[0123] 图113是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的剖面图；

[0124] 图114是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图；

[0125] 图115是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的剖面图；

[0126] 图116是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图；

[0127] 图117是表示本发明的一实施方式所涉及的半导体装置的概要的剖面图；

[0128] 图118是在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极以及背栅极的工序的俯视图；

[0129] 图119是在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极以及背栅极的工序的剖面图；

[0130] 图120是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图；

[0131] 图121是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的剖面图；

[0132] 图122是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的俯视图；

[0133] 图123是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的剖面图；

[0134] 图124是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图；

[0135] 图125是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的剖面图；

[0136] 图126是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图；

[0137] 图127是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的剖面图；

[0138] 图128是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图；

[0139] 图129是表示本发明的一实施方式所涉及的半导体装置的概要的剖面图；

[0140] 图130是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的俯视图；

[0141] 图131是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的剖面图；

[0142] 图132是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图；

[0143] 图133是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的剖面图；

[0144] 图134是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图；

[0145] 图135是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的剖面图；

[0146] 图136是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图；

[0147] 图137是表示本发明的一实施方式所涉及的半导体装置的概要的剖面图；

[0148] 图138是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极的工序的俯视图；

[0149] 图139是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极的工序的剖面图；

[0150] 图140是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图；

[0151] 图141是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的剖面图；

[0152] 图142是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在下部电极、上部电极、绝缘层以及基底绝缘层中形成开口部的工序的俯视图；

[0153] 图143是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在下部电极、上部电极、绝缘层以及基底绝缘层中形成开口部的工序的剖面图；

[0154] 图144是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图；

[0155] 图145是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的剖面图；

[0156] 图146是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图；

[0157] 图147是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的剖面图；

[0158] 图148是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图；

[0159] 图149是表示本发明的一实施方式所涉及的半导体装置的概要的剖面图；

[0160] 图150是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极以及接触焊盘的工序的俯视图；

[0161] 图151是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极以及接触焊盘的工序的剖面图；

[0162] 图152是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图；

[0163] 图153是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的剖面图；

[0164] 图154是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在下部电极、上部电极、绝缘层以及基底绝缘层中形成开口部的工序的俯视图；

[0165] 图155是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在下部电极、上部电极、绝缘层以及基底绝缘层中形成开口部的工序的剖面图；

[0166] 图156是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图；

[0167] 图157是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的剖面图；

[0168] 图158是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图；

[0169] 图159是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的剖面图；

[0170] 图160是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图；

[0171] 图161是表示本发明的一实施方式所涉及的半导体装置的概要的剖面图；

[0172] 图162是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极、背栅极以及接触焊盘的工序的俯视图；

[0173] 图163是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极、背栅极以及接触焊盘的工序的剖面图；

[0174] 图164是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图；

[0175] 图165是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的剖面图；

[0176] 图166是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在下部电极、上部电极、绝缘层以及基底绝缘层中形成开口部的工序的俯视图；

[0177] 图167是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在下部电极、上部电极、绝缘层以及基底绝缘层中形成开口部的工序的剖面图；

[0178] 图168是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图；

[0179] 图169是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的剖面图；

[0180] 图170是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图；

[0181] 图171是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的剖面图；

[0182] 图172是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图；

[0183] 图173是表示本发明的一实施方式所涉及的半导体装置的概要的剖面图；

[0184] 图174是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极、背栅极以及接触焊盘的工序的俯视图；

[0185] 图175是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极、背栅极以及接触焊盘的工序的剖面图；

[0186] 图176是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图；

[0187] 图177是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的剖面图；

[0188] 图178是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在下部电极、上部电极、绝缘层以及基底绝缘层中形成开口部的工序的俯视图；

[0189] 图179是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在下部电极、上部电极、绝缘层以及基底绝缘层中形成开口部的工序的剖面图；

[0190] 图180是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图；

[0191] 图181是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的剖面图；

[0192] 图182是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图；

[0193] 图183是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的剖面图；

[0194] 图184A是表示本发明的一实施方式所涉及的半导体装置的开口部的构造的剖面图；

[0195] 图184B是表示本发明的一实施方式的变形例所涉及的半导体装置的开口部的构造的剖面图；

[0196] 图185A是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图；

[0197] 图185B是表示本发明的一实施方式所涉及的半导体装置的概要的剖面图；

[0198] 图186A是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极的工序的俯视图；

[0199] 图186B是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极的工序的剖面图；

[0200] 图187是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图；

[0201] 图188是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的剖面图；

[0202] 图189是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层以及基底绝缘层中形成开口部的工序的俯视图；

[0203] 图190是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层以及基底绝缘层中形成开口部的工序的剖面图；

[0204] 图191是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图；

[0205] 图192是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的剖面图；

[0206] 图193是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图；

[0207] 图194是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的剖面图；

[0208] 图195是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图；

[0209] 图196是表示本发明的一实施方式所涉及的半导体装置的概要的剖面图；

[0210] 图197是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的俯视图；

[0211] 图198是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的剖面图；

[0212] 图199是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图；

[0213] 图200是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的剖面图；

[0214] 图201是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图；

[0215] 图202是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的剖面图；

[0216] 图203是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图；

[0217] 图204是表示本发明的一实施方式所涉及的半导体装置的概要的剖面图；

[0218] 图205是在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极以及背栅极的工序的俯视图；

[0219] 图206是在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极以及背栅极的工序的剖面图；

[0220] 图207是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图；

[0221] 图208是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的剖面图；

[0222] 图209是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的俯视图；

[0223] 图210是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的剖面图；

[0224] 图211是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图；

[0225] 图212是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的剖面图；

[0226] 图213是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图；

[0227] 图214是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的剖面图；

[0228] 图215是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图；

[0229] 图216是表示本发明的一实施方式所涉及的半导体装置的概要的剖面图；

[0230] 图217是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的俯视图；

[0231] 图218是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的剖面图；

[0232] 图219是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图；

[0233] 图220是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的剖面图；

[0234] 图221是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图；

[0235] 图222是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的剖面图；

[0236] 图223是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图；

[0237] 图224是表示本发明的一实施方式所涉及的半导体装置的概要的剖面图；

[0238] 图225是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极的工序的俯视图；

[0239] 图226是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极的工序的剖面图；

[0240] 图227是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图；

[0241] 图228是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的剖面图；

[0242] 图229是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在上部电极以及绝缘层中形成开口部的工序的俯视图；

[0243] 图230是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在上部电极以及绝缘层中形成开口部的工序的剖面图；

[0244] 图231是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图；

[0245] 图232是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的剖面图；

[0246] 图233是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图；

[0247] 图234是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的剖面图；

[0248] 图235是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图；

[0249] 图236是表示本发明的一实施方式所涉及的半导体装置的概要的剖面图；

[0250] 图237是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极以及接触焊盘的工序的俯视图；

[0251] 图238是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极以及接触焊盘的工序的剖面图；

[0252] 图239是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图；

[0253] 图240是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的剖面图；

[0254] 图241是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在上部电极以及绝缘层中形成开口部的工序的俯视图；

[0255] 图242是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在上部电极以及绝缘层中形成开口部的工序的剖面图；

[0256] 图243是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图；

[0257] 图244是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的剖面图；

[0258] 图245是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图；

[0259] 图246是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的剖面图；

[0260] 图247是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图；

[0261] 图248是表示本发明的一实施方式所涉及的半导体装置的概要的剖面图；

[0262] 图249是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极、背栅极以及接触焊盘的工序的俯视图；

[0263] 图250是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极、背栅极以及接触焊盘的工序的剖面图；

[0264] 图251是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图；

[0265] 图252是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的剖面图；

[0266] 图253是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在下部电极、上部电极、绝缘层以及基底绝缘层中形成开口部的工序的俯视图；

[0267] 图254是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在下部电极、上部电极、绝缘层以及基底绝缘层中形成开口部的工序的剖面图；

[0268] 图255是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图；

[0269] 图256是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的剖面图；

[0270] 图257是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图；

[0271] 图258是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的剖面图；

[0272] 图259是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图；

[0273] 图260是表示本发明的一实施方式所涉及的半导体装置的概要的剖面图；

[0274] 图261是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极、背栅极、接触焊盘以及上部电极的工序的俯视图；

[0275] 图262是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极、背栅极、接触焊盘以及上部电极的工序的剖面图；

[0276] 图263是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在下部电极、上部电极、绝缘层以及基底绝缘层中形成开口部的工序的俯视图；

[0277] 图264是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在下部电极、上部电极、绝缘层以及基底绝缘层中形成开口部的工序的剖面图；

[0278] 图265是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图；

[0279] 图266是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的剖面图；

[0280] 图267是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图；

[0281] 图268是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的剖面图；

[0282] 图269是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图；

[0283] 图270是表示本发明的一实施方式所涉及的半导体装置的概要的剖面图；

[0284] 图271是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极的工序的俯视图；

[0285] 图272是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极的工序的剖面图；

[0286] 图273是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图；

[0287] 图274是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的剖面图；

[0288] 图275是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层以及基底绝缘层中形成开口部的工序的俯视图；

[0289] 图276是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层以及基底绝缘层中形成开口部的工序的剖面图；

[0290] 图277是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图；

[0291] 图278是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的剖面图；

[0292] 图279是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图；

[0293] 图280是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的剖面图；

[0294] 图281是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图；

[0295] 图282是表示本发明的一实施方式所涉及的半导体装置的概要的剖面图；

[0296] 图283是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的俯视图；

[0297] 图284是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的剖面图；

[0298] 图285是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图；

[0299] 图286是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的剖面图；

[0300] 图287是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图；

[0301] 图288是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的剖面图；

[0302] 图289是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图；

[0303] 图290是表示本发明的一实施方式所涉及的半导体装置的概要的剖面图；

[0304] 图291是在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极以及背栅极的工序的俯视图；

[0305] 图292是在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极以及背栅极的工序的剖面图；

[0306] 图293是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图；

[0307] 图294是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的剖面图；

[0308] 图295是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的俯视图；

[0309] 图296是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的剖面图；

[0310] 图297是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图；

[0311] 图298是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的剖面图；

[0312] 图299是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图；

[0313] 图300是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的剖面图；

[0314] 图301是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图；

[0315] 图302是表示本发明的一实施方式所涉及的半导体装置的概要的剖面图；

[0316] 图303是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的俯视图；

[0317] 图304是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的剖面图；

[0318] 图305是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图；

[0319] 图306是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的剖面图；

[0320] 图307是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图；

[0321] 图308是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的剖面图；

[0322] 图309是表示本发明的一实施方式所涉及的显示装置的概要的俯视图；

[0323] 图310是图309的AG-AG’剖面图；

[0324] 图311是图309的AG”-AG”’剖面图；

[0325] 图312是表示在本发明的一实施方式所涉及的显示装置的制造方法中，形成数据线以及布线的工序的俯视图；

[0326] 图313是表示在本发明的一实施方式所涉及的显示装置的制造方法中，形成数据线以及布线的工序的俯视图；

[0327] 图314是表示在本发明的一实施方式所涉及的显示装置的制造方法中，形成露出数据线以及布线的开口部的工序的俯视图；

[0328] 图315是表示在本发明的一实施方式所涉及的显示装置的制造方法中，在开口部形成氧化物半导体层的工序的俯视图；

[0329] 图316是表示在本发明的一实施方式所涉及的显示装置的制造方法中，形成露出布线的开口部的工序的俯视图；

[0330] 图317是表示在本发明的一实施方式所涉及的显示装置的制造方法中，形成焊盘的工序的俯视图。

[0331] 标记说明：

[0332] 10：半导体装置

[0333] 20：第一晶体管

[0334] 30：第二晶体管

[0335] 40：显示装置

[0336] 100：基板

[0337] 110：基底绝缘层

[0338] 120、220：下部电极

[0339] 122、224、226：接触焊盘

[0340] 124、228：源极区域

[0341] 128、129、147：Al层

[0342] 130、150、230、250：绝缘层

[0343] 132、152：绝缘层侧壁

[0344] 135、137、139、157、177、229、235、236、237、238、239、256、257、277、490、492、494、510、512、514：开口部

[0345] 140、240：上部电极

[0346] 142、322：电极侧壁

[0347] 144、244：漏极区域

[0348] 145：焊盘

[0349] 146、148：Ti层

[0350] 149：AlOx层

[0351] 160、260：氧化物半导体层

[0352] 169、269：沟道区域

[0353] 170、270：栅极绝缘层

[0354] 175、275、277：侧壁

[0355] 180、280：栅极电极

[0356] 190、290：源极布线

[0357] 192、292：漏极布线

[0358] 222：背栅极

[0359] 315：周缘部

[0360] 325：界面

[0361] 375：上表面

[0362] 410：第一子像素

[0363] 420：第二子像素

[0364] 430：第三子像素

[0365] 440：第一数据线

[0366] 442、444、454：布线

[0367] 446：第一数据线

[0368] 450：第二数据线

[0369] 452：第三数据线

[0370] 460：栅极线

[0371] 470：第一选择晶体管

[0372] 472：第二选择晶体管

[0373] 474：第三选择晶体管

[0374] 500、502、504：氧化物半导体层

[0375] 520、522、524：焊盘

[0376] 530：第一层间膜

[0377] 540：公共电极

[0378] 550：第二层间膜

[0379] 560：第一像素电极

[0380] 562：第二像素电极

[0381] 564：第三像素电极

具体实施方式

[0382] 以下，参照附图说明本发明的各实施方式。另外，公开只不过是一例，对本领域技术人员来说关于保持发明的主旨的适当变更而能够容易想到的方案，当然也被包括于本发明的范围。此外，为了使说明更明确，附图与实际的方式相比，有时示意性地表示各部的宽度、厚度、形状等，但只是一例，没有限定本发明的解释。此外，在本说明书和各图中，有时对与已记载的图中已述的要素同样的要素赋予同一标记，适当省略详细的说明。

[0383] 此外，在以下所示的实施方式的说明中，“将第一构件和第二构件连接”意味着至少将第一构件和第二构件电连接。也就是说，也可以是第一构件和第二构件在物理上被连接，也可以是在第一构件和第二构件之间设置有其他构件。

[0384] 在以下的实施方式中说明半导体装置的概要。以下的实施方式所示的半导体装置能够用于液晶显示装置(Liquid Crystal Display Device：LCD)、在显示部中利用了有机发光二极管(Organic Light-Emitting Diode：OLED)或量子点等自发光元件的自发光显示装置、或者电子纸等反射型显示装置等显示装置。

[0385] 其中，本发明所涉及的半导体装置不限定于用于显示装置，例如，能够用于微处理器(Micro-Processing Unit：MPU)等集成电路(Integrated Circuit：IC)。此外，在以下的实施方式中的半导体装置中，例示了使用了氧化物半导体作为沟道的构造，但不限定于该构造。例如，还能够使用硅等半导体、Ga-As等化合物半导体、并五苯或四氰基对苯二醌二甲烷(TCNQ)等有机半导体作为沟道。在以下的实施方式中例示晶体管作为半导体装置，但这不将本发明所涉及的半导体装置限定于晶体管。

[0386] 〈实施方式1〉

[0387] 使用图1～图12，说明本发明的实施方式1所涉及的半导体装置10的概要。

[0388] [半导体装置10的构造]

[0389] 图1以及图2是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图以及剖面图。如图1以及图2所示，半导体装置10具有基板100、基底绝缘层110、下部电极120、绝缘层130、上部电极140、氧化物半导体层160、栅极绝缘层170、栅极电极180、源极布线190以及漏极布线192。开口部139被设置在绝缘层130以及上部电极140，到达下部电极120。开口部135被设置在绝缘层130以及栅极绝缘层170，到达下部电极120。开口部177被设置在栅极绝缘层170，到达上部电极140。

[0390] 基底绝缘层110被配置在基板100上。下部电极120被配置在基底绝缘层110上。绝缘层130被配置在下部电极120上以及基底绝缘层110上。上部电极140被配置在绝缘层130上。在开口部139中，在绝缘层130设置有绝缘层侧壁132，在上部电极140设置有电极侧壁142。氧化物半导体层160被配置在开口部139的内部，与下部电极120以及上部电极140分别连接。若更详细地说明，氧化物半导体层160被配置在下部电极120上、绝缘层侧壁132上以及电极侧壁142上，在开口部139中露出的下部电极120的上表面与下部电极120连接，在开口部139内部的电极侧壁142以及上部电极140的上表面与上部电极140连接。在图2中，氧化物半导体层160从电极侧壁142连续延伸到上部电极140的上表面。

[0391] 如图1所示，开口部139以四边形对绝缘层130开口。绝缘层侧壁132被包含于开口部139的内壁，具有沿着开口部139的形状呈四边形的闭合形状。还能够将该绝缘层侧壁132的形状设为环状或链(ring)状。与绝缘层侧壁132同样，电极侧壁142也具有沿着开口部139的形状呈四边形的闭合形状。另外，在图1中，例示了开口部139的平面形状为四边形的结构，但也可以是圆形、椭圆形、多边形、弯曲形等多种形状。

[0392] 栅极电极180与氧化物半导体层160对置而配置。栅极绝缘层170被配置在氧化物半导体层160和栅极电极180之间。细节如后述，在半导体装置10中，被配置在绝缘层侧壁132上的氧化物半导体层160作为沟道而发挥作用，所以栅极电极180至少与被配置在绝缘层侧壁132上的氧化物半导体层160对置而配置。

[0393] 源极布线190经由开口部135而与下部电极120连接。漏极布线192经由开口部177而与上部电极140连接。另外，源极布线190以及漏极布线192的功能也可以相反。也就是说，也可以是布线190作为漏极布线而发挥作用，布线192作为源极布线而发挥作用。

[0394] [绝缘层侧壁132以及电极侧壁142的形状]

[0395] 在此，详细说明绝缘层侧壁132以及电极侧壁142的形状。如图2所示，绝缘层侧壁132以及电极侧壁142都是倾斜面朝向上方的锥形形状。将该锥形形状称为顺锥形形状。此外，绝缘层侧壁132的锥形形状以及电极侧壁142的锥形形状连续。其中，绝缘层侧壁132的锥形形状以及电极侧壁142的锥形形状不需要必须连续。例如，也可以是上部电极140的开口径比绝缘层130的开口径大，绝缘层130的上表面从上部电极140露出。此外，绝缘层侧壁
132的锥形形状以及电极侧壁142的锥形形状也可以是不同的倾斜角。

[0396] 此外，在图2中，例示了绝缘层侧壁132的剖面形状为直线状的顺锥形形状的构造，但不限定于该构造。例如，绝缘层侧壁132的剖面形状也可以是朝向上方呈凸形状的顺锥形形状，相反也可以是朝向上方呈凹形状的顺锥形形状。此外，绝缘层侧壁132除了倾斜面朝向上方的顺锥形形状以外，也可以是垂直形状，也可以是倾斜面朝向下方的逆锥形形状。另外，关于电极侧壁142，也能够具有与上述同样的形状。绝缘层侧壁132以及电极侧壁142既可以是同样的形状，也可以是不同的形状。

[0397] 此外，在图2中，例示了绝缘层130为单层的构造，但不限定于该构造，也可以是层叠了多个不同的层而成的构造。在层叠绝缘层130的情况下，也可以是绝缘层侧壁132的锥形角以及形状根据不同的层而不同。此外，也可以通过层叠不同的物性的层(例如，SiNx以及SiOx)作为绝缘层130，从而氧化物半导体层160的物性根据绝缘层侧壁132的位置不同。也就是说，半导体装置10也可以具有串联连接了特性不同的氧化物半导体层160而成的沟道。

[0398] [半导体装置10的各构件的材质]

[0399] 作为基板100，能够使用玻璃基板。此外，除了玻璃基板之外，还能够使用石英基板、蓝宝石基板、树脂基板等具有透光性的绝缘基板。此外，在非显示装置的集成电路的情况下，能够使用硅基板、碳化硅基板、化合物半导体基板等半导体基板、不锈钢基板等导电性基板等、具有遮光性的基板。

[0400] 作为基底绝缘层110，能够使用能够抑制来自基板100的杂质向氧化物半导体层160扩散的材料。例如，作为基底绝缘层110，能够使用氮化硅(SiNx)、氮氧化硅(SiNxOy)、氧化硅(SiOx)、氧氮化硅(SiOxNy)、氮化铝(AlNx)、氮氧化铝(AlNxOy)、氧化铝(AlOx)、氧氮化铝(AlOxNy)等(x、y为任意)。此外，也可以使用层叠了这些膜而成的构造。另外，在使用了绝缘性的基板作为基板100的情况下，能够省略基底绝缘层110。

[0401] 在此，SiOxNy以及AlOxNy是含有比氧(O)少的量的氮(N)的硅化合物以及铝化合物。此外，SiNxOy以及AlNxOy是含有比氮少的量的氧的硅化合物以及铝化合物。

[0402] 上述例示的基底绝缘层110既可以通过物理蒸镀法(Physical  Vapor Deposition：PVD法)形成，也可以通过化学蒸镀法(Chemical Vapor Deposition：CVD法)形成。作为PVD法，能够使用喷溅法、真空蒸镀法、电子束蒸镀法、镀法以及分子线外延法等。此外，作为CVD法，能够使用热CVD法、等离子体CVD法、催化剂CVD法(Cat(Catalytic：催化)-CVD法或热丝CVD法)等。此外，只要能够以纳米量级(小于1μm的范围)来控制膜厚，则能够使用上述例示的蒸镀法以外的方法。

[0403] 此外，作为基底绝缘层110，除了上述的无机绝缘材料之外还能够使用TEOS层、有机绝缘材料。TEOS层是指以TEOS(Tetra Ethyl Ortho Silicate：四乙基原硅酸盐)为原料的CVD层，是具有将基底的级差缓和而平坦化的效果的膜。作为有机绝缘材料，能够使用聚酰亚胺树脂、丙烯树脂、环氧树脂、硅酮树脂、氟树脂、硅氧烷树脂等。基底绝缘层110既可以以单层的方式使用上述的材料，也可以以层叠的方式使用上述的材料。例如，也可以层叠无机绝缘材料以及有机绝缘材料。

[0404] 下部电极120以及上部电极140能够使用一般的金属材料或导电性半导体材料。例如，作为下部电极120以及上部电极140，能够使用铝(Al)、钛(Ti)、铬(Cr)、钴(Co)、镍(Ni)、锌(Zn)、钼(Mo)、铟(In)、锡(Sn)、铪(Hf)、钽(Ta)、钨(W)、铂(Pt)、铋(Bi)等。此外，也可以使用这些材料的合金。此外，也可以使用这些材料的氮化物。此外，也可以使用ITO(氧化铟锡)、IGO(氧化铟镓)、IZO(氧化铟锌)、GZO(添加了镓作为掺杂剂的氧化锌)等导电性氧化物半导体。此外，也可以使用层叠了这些膜而成的构造。

[0405] 在此，作为下部电极120而使用的材料优选使用对于将氧化物半导体用于沟道的半导体装置的制造工序中的热处理工序具有耐热性，且与氧化物半导体的接触电阻低的材料。在此，为了与氧化物半导体层160得到好的电接触，能够使用功函数比氧化物半导体层160小的金属材料。

[0406] 绝缘层130与基底绝缘层110同样，能够使用SiOx、SiNx、SiOxNy、SiNxOy、AlOx、AlNx、AlOxNy、AlNxOy、TEOS层等无机绝缘材料、聚酰亚胺树脂、丙烯树脂、环氧树脂、硅酮树脂、氟树脂、硅氧烷树脂等有机绝缘材料。此外，能够以与基底绝缘层110同样的方法来形成。绝缘层130和基底绝缘层110既可以使用相同的材料，也可以使用不同的材料。

[0407] 氧化物半导体层160能够使用具有半导体的特性的氧化金属。例如，能够使用包含铟(In)、镓(Ga)、锌(Zn)以及氧(O)的氧化物半导体。特别是，能够使用具有In：Ga：Zn：O＝1：1：1：4的组成比的氧化物半导体。其中，在本发明中使用的包含In、Ga、Zn以及O的氧化物半导体不限定于上述的组成，还能够使用与上述不同的组成的氧化物半导体。例如，为了提高移动度，也可以增大In的比率。此外，为了增大带隙，减小光照射导致的影响，也可以增大Ga的比率。

[0408] 此外，也可以对包含In、Ga、Zn以及O的氧化物半导体添加其他元素，例如也可以添加Al、Sn等金属元素。此外，除了上述的氧化物半导体以外，作为氧化物半导体层160，还能够使用氧化锌(ZnO)、氧化镍(NiO)、氧化锡(SnO2)、氧化钛(TiO2)、氧化钒(VO2)、氧化铟(In2O3)、钛酸锶(SrTiO3)等。另外，氧化物半导体层160既可以是非晶，也可以是结晶性。此外，氧化物半导体层160也可以是非晶和结晶的混相。

[0409] 栅极绝缘层170与基底绝缘层110以及绝缘层130同样，能够使用SiOx、SiNx、SiOxNy、SiNxOy、AlOx、AlNx、AlOxNy、AlNxOy、TEOS层等无机绝缘材料。此外，能够以与基底绝缘层110同样的方法来形成。此外，栅极绝缘层170能够使用层叠了这些绝缘层而成的构造。栅极绝缘层170既可以是与基底绝缘层110以及绝缘层130相同的材料，也可以是不同的材料。

[0410] 栅极电极180能够使用与下部电极120同样的材料。栅极电极180既可以使用与下部电极120相同的材料，也可以使用不同的材料。作为栅极电极180而使用的材料优选使用对将氧化物半导体用于沟道的半导体装置的制造工序中的热处理工序具有耐热性，且具有作为对栅极电极180施加的电压为0V时晶体管截止的增强型的功函数的材料。

[0411] 源极布线190以及漏极布线192与栅极电极180在同一层上形成。也就是说，源极布线190以及漏极布线192是与栅极电极180相同的材料，被配置在相同的绝缘层上。其中，源极布线190以及漏极布线192也可以在与栅极电极180不同的层上形成。在该情况下，作为源极布线190以及漏极布线192，除了作为下部电极120以及上部电极140而列举的材料以外，还能够使用铜(Cu)、银(Ag)、金(Au)等。特别是，在对源极布线190以及漏极布线192使用Cu的情况下，也可以层叠抑制由热导致Cu扩散的Ti、TiN等屏障层和Cu。

[0412] 作为源极布线190以及漏极布线192而使用的材料优选使用对将氧化物半导体用于沟道的半导体装置的制造工序中的热处理工序具有耐热性、且与下部电极120以及上部电极140的接触电阻低的材料。

[0413] [半导体装置10的动作]

[0414] 说明图1以及图2所示的半导体装置10的动作。半导体装置10是将氧化物半导体层160作为沟道的晶体管。在半导体装置10中，作为源极电极而发挥作用的下部电极120和作为漏极电极而发挥作用的上部电极140被形成于不同的层，下部电极120连接到与栅极电极
180同一层的源极布线190，上部电极140连接到与栅极电极180同一层的漏极布线192。也就是说，经由半导体装置10连接不同层的导电层。

[0415] 在半导体装置10中，对栅极电极180施加栅极电压，对与下部电极120连接的源极布线190施加源极电压，对与上部电极140连接的漏极布线192施加漏极电压。其中，也可以相反地施加源极电压和漏极电压。

[0416] 若对栅极电极180施加栅极电压，则在隔着栅极绝缘层170而与栅极电极180对置的氧化物半导体层160，形成与栅极电压相应的电场。通过该电场而在氧化物半导体层160中生成载流子。如上述那样在氧化物半导体层160中生成了载流子的状态下，若下部电极120和上部电极140之间产生电位差，则在氧化物半导体层160中生成的载流子根据电位差而移动。也就是说，电子从下部电极120向上部电极140移动。

[0417] 在此，电子在源极区域124中从下部电极120被供应给氧化物半导体层160，在漏极区域144中从氧化物半导体层160被取出给上部电极140。也就是说，在半导体装置10中，在绝缘层侧壁132上配置的氧化物半导体层160作为沟道而发挥作用。从而，半导体装置10的沟道长度根据绝缘层130的膜厚以及绝缘层侧壁132的锥形角来决定。

[0418] 在图1中，氧化物半导体层160中的沟道区域169是作为沟道而发挥作用的区域。沟道区域169具有与开口部139的平面形状同样的四边形的闭合形状。像这样，将闭合形状的沟道区域169称为“环绕型”。在此，氧化物半导体层160的图案端部在氧化物半导体层160的蚀刻时有时物性变化。物性变化的区域会造成即使半导体装置10成为截止状态也有电流流过的泄漏路径。通过将沟道区域169设为环绕型，从而能够实现在沟道区域169中不包含氧化物半导体层160的图案端部的半导体装置。也就是说，通过将沟道区域169设为“环绕型”，从而能够抑制半导体装置10的泄漏路径。

[0419] 以上那样，根据本发明的实施方式1所涉及的半导体装置10，通过对绝缘层130的膜厚、绝缘层侧壁132的锥形角、或绝缘层130的膜厚以及绝缘层侧壁132的锥形角这双方进行控制，从而控制半导体装置10的沟道长度。如上述那样，通过PVD法或CVD法而形成的绝缘层130的膜厚能够以纳米量级来控制，所以能够以纳米量级来控制半导体装置10的沟道长度。这样，能够实现沟道长度比偏差的量级为微米量级的光刻的构图极限小的半导体装置10。其结果，能够提高半导体装置10的导通电流。

[0420] 此外，绝缘层130的膜厚能够如上述那样以纳米量级来控制，所以能够将绝缘层130的膜厚的基板面内偏差也控制为纳米量级。此外，绝缘层130的锥形角通过绝缘层130的蚀刻速率以及抗蚀剂的后退量被控制，这些偏差控制也能够以与绝缘层130的膜厚偏差等同的量级来控制。其结果，能够抑制半导体装置的沟道长度的基板面内偏差。

[0421] 此外，在半导体装置10中，氧化物半导体层160的沟道区域的上方被栅极电极180覆盖，下方被下部电极120覆盖。从而，通过对栅极电极180以及下部电极120使用具有遮光性的金属，从而能够抑制来自外部的光照射到氧化物半导体层160。其结果，能够实现即使在被照射了光的环境中特性的变动也小的半导体装置。

[0422] [半导体装置10的制造方法]

[0423] 使用图3～图12，参照俯视图以及剖面图说明本发明的实施方式1所涉及的半导体装置10的制造方法。

[0424] 图3以及图4是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极的工序的俯视图以及剖面图。如图4所示，在基板100上对基底绝缘层110以及成为下部电极120的导电层进行成膜，通过光刻以及蚀刻而形成图3所示的下部电极120的图案。在此，下部电极120的蚀刻优选以下部电极120的蚀刻速率与基底绝缘层110的蚀刻速率的选择比大的条件来处理。并且，在构图后的下部电极120上形成绝缘层130。

[0425] 图5以及图6是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图以及剖面图。如图6所示，在图4所示的基板的整个面上对成为上部电极140的导电层进行成膜，通过光刻以及蚀刻形成图5所示的上部电极140的图案。在此，上部电极140的蚀刻优选至少以上部电极140的蚀刻速率与绝缘层130的蚀刻速率的选择比大的条件来处理。

[0426] 图7以及图8是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在上部电极以及绝缘层中形成开口部的工序的俯视图以及剖面图。如图8所示，通过对于图6所示的基板的光刻以及蚀刻，对上部电极140以及绝缘层130进行开口，形成露出下部电极120的开口部139。通过该蚀刻，形成图7所示的开口部139的图案。通过开口部139的形成，形成绝缘层130的绝缘层侧壁132以及上部电极140的电极侧壁142。在此，开口部139的形成既可以是将上部电极140以及绝缘层130使用同一蚀刻条件一并蚀刻，也可以是将上部电极
140的蚀刻条件与绝缘层130的蚀刻条件以不同的蚀刻条件来处理。此外，在图7中，开口部
139为四边形的图案，但不限定于该图案形状，例如，也可以是圆形、椭圆形、多边形、弯曲形等多种形状。

[0427] 在此，说明用于使绝缘层侧壁132成为锥形形状的蚀刻方法。绝缘层侧壁132的锥形角能够由绝缘层130的蚀刻速率和对绝缘层130进行蚀刻时用作掩膜的抗蚀剂的水平方向的蚀刻速率(以下称为抗蚀剂的后退量)来控制。例如，在与绝缘层130的蚀刻速率相比抗蚀剂的后退量小的情况下，绝缘层侧壁132的锥形角变大(接近于垂直的角度)，在抗蚀剂的后退量为零的情况下，绝缘层侧壁132成为垂直。另一方面，在与绝缘层130的蚀刻速率相比抗蚀剂的后退量大的情况下，绝缘层侧壁132的锥形角变小(缓慢的倾斜)。在此，抗蚀剂的后退量能够通过抗蚀剂图案端部的锥形角、抗蚀剂的蚀刻速率来调整。电极侧壁142的锥形形状也能够通过与上述同样的方法来控制。

[0428] 图9以及图10是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图以及剖面图。如图10所示，在图8所示的基板的整个面上对氧化物半导体层160进行成膜，通过光刻以及蚀刻形成图9所示的氧化物半导体层160的图案。

[0429] 氧化物半导体层160能够使用喷溅法进行成膜。氧化物半导体层160的蚀刻既可以以干蚀刻来进行，也可以以湿蚀刻来进行。在以湿蚀刻对氧化物半导体层160进行蚀刻的情况下，能够使用包含草酸的蚀刻剂。

[0430] 图11以及图12是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图以及剖面图。如图12所示，在图10所示的基板的整个面上形成栅极绝缘层170，通过光刻以及蚀刻形成图11所示的开口部135、177的图案。该工序中的蚀刻条件优选以绝缘层130以及栅极绝缘层170的蚀刻速率与下部电极120以及上部电极140的蚀刻速率的选择比大的条件来处理。也就是说，在形成开口部135、177的蚀刻中，下部电极120以及上部电极140作为蚀刻阻挡件(stopper)而发挥作用。

[0431] 并且，在图12所示的基板的整个面上对成为栅极电极180、源极布线190以及漏极布线192的导电层进行成膜，通过光刻以及蚀刻，如图1以及图2所示，形成栅极电极180、源极布线190以及漏极布线192的图案。通过上述所示的制造方法，能够形成本发明的实施方式1所涉及的半导体装置10。

[0432] 以上那样，根据本发明的实施方式1所涉及的半导体装置10的制造方法，能够以纳米量级来控制绝缘层130的膜厚、绝缘层侧壁132的锥形角、或绝缘层130的膜厚以及绝缘层侧壁132的锥形角这双方。从而，能够以纳米量级来控制半导体装置10的沟道长度，能够将沟道长度的偏差抑制到纳米量级。

[0433] 〈实施方式2〉

[0434] 使用图13～图16，说明本发明的实施方式2所涉及的半导体装置10A的概要。半导体装置10A的构造以及各构件的材质与实施方式1的半导体装置10同样，因此省略详细的说明。半导体装置10A与半导体装置10制造方法不同，所以在实施方式2中仅说明半导体装置10A的制造方法。以下的说明中，对具有与半导体装置10相同的构造以及功能的要素在同一标记(数字)之后赋予字母，省略详细的说明。

[0435] [半导体装置10A的制造方法]

[0436] 使用图13～图16，参照俯视图以及剖面图说明本发明的实施方式2所涉及的半导体装置10A的制造方法。

[0437] 图13以及图14是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图以及剖面图。在通过与实施方式1的图3以及图4所示的制造方法同样的方法形成了下部电极120A以及绝缘层130A的基板的整个面，对成为上部电极140A的导电层进行成膜，通过光刻以及蚀刻，如图13所示，形成具有电极侧壁142A的上部电极140A的图案。通过上部电极140A的构图，在上部电极140A形成闭合形状的电极侧壁142A。

[0438] 图15以及图16是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层形成开口部的工序的俯视图以及剖面图。如图16所示，通过对于图14所示的基板的光刻以及蚀刻，形成开口部139A。在此，将上部电极140A作为掩膜而对由电极侧壁142A包围的区域的绝缘层130A进行蚀刻从而形成开口部139A。此时，以覆盖从上部电极140A露出的绝缘层130A之中不蚀刻的区域的绝缘层130A的方式形成抗蚀剂而进行蚀刻。

[0439] 如上述那样，在实施方式2中，将上部电极140作为掩膜而对绝缘层130进行蚀刻，从而能够得到与实施方式1的图8相同的构造。以后的工序能够通过与实施方式1的图9～图12同样的制造方法来形成，所以在此省略说明。

[0440] 在此，说明绝缘层130A的详细的蚀刻条件。该蚀刻使用包含氟的气体来进行。例如，使用毅力科创公司制的平行平板型的干蚀刻装置，以以下的条件来蚀刻。

[0441] ·蚀刻气体：CF4/CHF3/Ar＝60/20/300sccm

[0442] ·蚀刻压力：2.0Torr

[0443] ·蚀刻功率：200W

[0444] ·电极间距离：10mm

[0445] ·上部电极温度：25℃

[0446] ·下部电极温度：5℃

[0447] 基于上述的蚀刻条件的蚀刻速率为SiO2＝110nm/min、SiN＝130nm/min。另一方面，通过上述的蚀刻条件，Ti、MoW以及Al不被蚀刻。也就是说，通过使用上述的蚀刻条件，从而基本不蚀刻金属，而能够将绝缘层选择性地蚀刻。根据该蚀刻条件，能够在绝缘层130A形成锥形形状的开口部139A。

[0448] 以上那样，根据本发明的实施方式2所涉及的半导体装置10A的制造方法，能够将导电层的蚀刻和绝缘层的蚀刻分别以不同的工序来处理。从而，能够减轻蚀刻装置的负担。

[0449] 〈实施方式3〉

[0450] 使用图17～图26，说明本发明的实施方式3所涉及的半导体装置10B的概要。半导体装置10B与图1以及图2所示的半导体装置10类似，但开口部135B的形状与半导体装置10不同。在以下的说明中，省略与半导体装置10共通的半导体装置10B的特征的说明，说明上述的不同点。另外，在以下的说明中，对具有与半导体装置10相同的构造以及功能的要素变更同一标记(数字)之后的字母，省略详细的说明。

[0451] [半导体装置10B的构造]

[0452] 图17以及图18是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图以及剖面图。如图17以及图18所示，被设置在半导体装置10B的绝缘层130B以及栅极绝缘层170B中的开口部135B的开口部侧壁的剖面形状为台阶状。具体而言，在开口部135B中，栅极绝缘层170B的开口径与绝缘层130B的开口径相比更大。换言之，开口部135B中的栅极绝缘层170B的侧壁175B位于绝缘层130B的上表面，从绝缘层130B的上表面向上方延伸。开口部
135B的形状基于半导体装置10B的制造方法。具体而言，将绝缘层130B的开口工序和栅极绝缘层170B的开口工序在不同的定时进行，所以成为开口部135B那样的形状。

[0453] [半导体装置10B的制造方法]

[0454] 使用图19～图26，参照俯视图以及剖面图说明本发明的实施方式3所涉及的半导体装置10B的制造方法。

[0455] 图19以及图20是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图以及剖面图。在通过与实施方式1的图3以及图4所示的制造方法同样的方法形成了下部电极120B以及绝缘层130B的基板的整个面，对成为上部电极140B的导电层进行成膜，通过光刻以及蚀刻，如图19所示，形成具有电极侧壁142B的上部电极140B的图案。

[0456] 图21以及图22是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的俯视图以及剖面图。如图22所示，通过对于图20所示的基板的光刻以及蚀刻，形成与绝缘层130B对应的开口部135B、139B。与实施方式2的方法同样地，将上部电极140B作为掩膜而对由电极侧壁142B包围的区域的绝缘层130B进行蚀刻，从而形成开口部139B。此外，形成从上部电极140B露出的绝缘层130B之中与开口部135B对应的区域被开口的抗蚀剂而进行蚀刻，从而通过与开口部139B相同的工序形成开口部135B。

[0457] 图23以及图24是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图以及剖面图。如图24所示，在图22所示的基板的整个面上对氧化物半导体层160B进行成膜，通过光刻以及蚀刻而形成图23所示的氧化物半导体层160B的图案。在此，氧化物半导体层160B被配置在开口部139B的内部，开口部135B的氧化物半导体层160B被蚀刻。氧化物半导体层160B的成膜以及蚀刻能够通过与实施方式1同样的方法来处理。

[0458] 图25以及图26是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图以及剖面图。如图26所示，在图24所示的基板的整个面上形成栅极绝缘层170B，通过光刻以及蚀刻，如图25所示，对与开口部135B、177B对应的区域的栅极绝缘层170B进行开口。通过该蚀刻，在开口部135B中使下部电极120B露出，在开口部177B中使上部电极140B露出。

[0459] 在图26中，图示了栅极绝缘层170B的蚀刻在绝缘层130B与栅极绝缘层170B的界面停止的状态，但也可以是从栅极绝缘层170B露出的绝缘层130B的一部分被过蚀刻。绝缘层130B以及栅极绝缘层170B以同样的材料形成的情况较多，存在难以使栅极绝缘层170B的蚀刻在绝缘层130B与栅极绝缘层170B的界面停止的情况，有时绝缘层130B的一部分被过蚀刻。该工序中的蚀刻条件优选以栅极绝缘层170B的蚀刻速率与下部电极120B以及上部电极
140B的蚀刻速率的选择比大的条件来处理。也就是说，在形成开口部135B、177B的蚀刻中，下部电极120B以及上部电极140B作为蚀刻阻挡件而发挥作用。

[0460] 并且，在图26所示的基板的整个面上对成为栅极电极180B、源极布线190B以及漏极布线192B的导电层进行成膜，通过光刻以及蚀刻，如图17以及图18所示，形成栅极电极180B、源极布线190B以及漏极布线192B的图案。通过上述所示的制造方法，能够形成本发明的实施方式3所涉及的半导体装置10B。

[0461] 以上那样，根据本发明的实施方式3所涉及的半导体装置10B的制造方法，能够将导电层的蚀刻和绝缘层的蚀刻分别以不同的工序来处理。从而，能够减轻蚀刻装置的负担。

[0462] 〈实施方式4〉

[0463] 使用图27～图38，说明本发明的实施方式4所涉及的半导体装置10C的概要。半导体装置10C具有沟道长度短的第一晶体管20C以及沟道长度长的第二晶体管30C。另外，沟道长度短的第一晶体管20C是与图1以及图2所示的实施方式1的半导体装置10同样的构造。从而，在以下的说明中，省略第一晶体管20C的特征的说明，说明沟道长度长的第二晶体管30C。另外，在以下的说明中，对具有与半导体装置10相同的构造以及功能的要素变更同一标记(数字)之后的字母，省略详细的说明。

[0464] [第二晶体管30C的构造]

[0465] 图27以及图28是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图以及剖面图。如图27以及图28所示，第二晶体管30C具有基板100C、基底绝缘层110C、下部电极220C、背栅极222C、绝缘层230C、上部电极240C、氧化物半导体层260C、栅极绝缘层270C、栅极电极280C、源极布线290C以及漏极布线292C。基板100C以及基底绝缘层110C在第一晶体管20C以及第二晶体管30C中共通，从第一晶体管20C连续延伸至第二晶体管30C。开口部235C被设置在绝缘层230C以及栅极绝缘层270C，到达下部电极220C。开口部239C被设置在绝缘层230C，到达下部电极220C。开口部277C被设置在栅极绝缘层270C，到达上部电极
240C。

[0466] 下部电极220C以及背栅极222C被配置在基底绝缘层110C上。绝缘层230C被配置在下部电极220C上、背栅极222C上以及基底绝缘层110C上。上部电极240C被配置在绝缘层230C上，在俯视时从下部电极220C隔离而配置。氧化物半导体层260C在下部电极220C和上部电极240C之间的区域中被配置在绝缘层230C上。此外，氧化物半导体层260C经由开口部
239C与下部电极220C连接，以骑在上部电极240C之上的方式在上部电极240C的侧面以及上表面与上部电极240C连接。在此，背栅极222C隔着绝缘层230C与氧化物半导体层260C对置。

[0467] 栅极电极280C在下部电极220C和上部电极240C之间的区域中与氧化物半导体层260C对置配置。栅极绝缘层270C被配置在氧化物半导体层260C和栅极电极280C之间。细节如后述，在第二晶体管30C中，下部电极220C和上部电极240C之间的区域的氧化物半导体层
260C作为沟道而发挥作用。另外，在图27以及图28中，例示了在俯视时与背栅极222C不重叠的位置上形成了上部电极240C的结构，但也可以在俯视时背栅极222C以及上部电极240C重叠。此外，在图27以及图28中，例示了在氧化物半导体层260C和基板100C之间配置了背栅极
222C的构造，但也可以省略背栅极222C。

[0468] 源极布线290C经由开口部235C与下部电极220C连接。漏极布线292C经由开口部277C与上部电极240C连接。另外，源极布线290C以及漏极布线292C的功能也可以相反。也就是说，也可以是布线290C作为漏极布线而发挥作用，布线292C作为源极布线而发挥作用。

[0469] 在此，说明第一晶体管20C以及第二晶体管30C的各层的关系。下部电极220C以及背栅极222C与下部电极120C是同一层，都与基底绝缘层110C相接而配置。绝缘层230C与绝缘层130C是同一层，绝缘层230C与绝缘层130C连续。同样，上部电极140C以及上部电极240C、氧化物半导体层160C以及氧化物半导体层260C、栅极绝缘层170C以及栅极绝缘层
270C、栅极电极180C以及栅极电极280C、源极布线190C以及源极布线290C、及漏极布线192C以及漏极布线292C分别是同一层。

[0470] 但是，不限定于上述的构造。例如，若说明栅极绝缘层，则不需要栅极绝缘层170C以及栅极绝缘层270C是完全同一层，也可以是栅极绝缘层170C的一部分以与栅极绝缘层270C同一层形成。例如，栅极绝缘层270C也可以是对栅极绝缘层170C的同一层进一步层叠了其他绝缘层而成的构造。也就是说，也可以将栅极绝缘层270C的膜厚设为与栅极绝缘层
170C的膜厚相比更厚。相反，也可以将栅极绝缘层270C的膜厚设为与栅极绝缘层170C的膜厚相比更薄。

[0471] 在此，举栅极绝缘层170C以及栅极绝缘层270C为例进行了说明，但关于下部电极120C、220C、绝缘层130C、230C、上部电极140C、240C、氧化物半导体层160C、260C、栅极电极
180C、280C、源极布线190C、290C、漏极布线192C、292C也是同样。

[0472] [第二晶体管30C的动作]

[0473] 说明图27以及图28所示的第二晶体管30C的动作。第二晶体管30C是将氧化物半导体层260C作为沟道的晶体管。在第二晶体管30C中，作为源极电极而发挥作用的下部电极220C和作为漏极电极而发挥作用的上部电极240C被形成于不同的层，下部电极220C连接到与栅极电极280C同一层的源极布线290C，上部电极240C连接到与栅极电极280C同一层的漏极布线292C。也就是说，经由第二晶体管30C，不同的层的导电层被连接。

[0474] 在第二晶体管30C中，对栅极电极280C施加栅极电压，对与下部电极220C连接的源极布线290C施加源极电压，对与上部电极240C连接的漏极布线292C施加漏极电压。其中，也可以是源极电压和漏极电压被相反地施加。另外，对背栅极222C施加与栅极电极280C相同的栅极电压。其中，也可以对背栅极222C施加与上述的栅极电压独立的辅助栅极电压，对第二晶体管30C的阈值(Vth)进行控制。

[0475] 若对栅极电极280C施加栅极电压，则在隔着栅极绝缘层270C与栅极电极280C对置的氧化物半导体层260C中，形成与栅极电压相应的电场。根据该电场而在氧化物半导体层260C中生成载流子。若在如上述那样在氧化物半导体层260C中生成了载流子的状态下，在下部电极220C和上部电极240C之间产生电位差，则在氧化物半导体层260C中生成的载流子根据电位差而移动。也就是说，电子从下部电极220C向上部电极240C移动。

[0476] 在此，电子在源极区域228C中从下部电极220C被供应给氧化物半导体层260C，在漏极区域244C中从氧化物半导体层260C被取出到上部电极240C。也就是说，在第二晶体管30C中，下部电极220C和上部电极240C之间的区域的氧化物半导体层260C作为沟道而发挥作用。从而，第二晶体管30C的沟道长度根据下部电极220C以及上部电极240C的构图精度来决定。另外，在图27中，氧化物半导体层260C中的沟道区域269C是作为沟道而发挥作用的区域。

[0477] 如实施方式2所说明，第一晶体管20C的沟道长度能够根据绝缘层130C的膜厚以及绝缘层侧壁132C的倾斜角度来调整。从而，第一晶体管20C的沟道长度能够以纳米量级来控制。也就是说，第一晶体管20C适于沟道长度短的晶体管。

[0478] 另一方面，第二晶体管30C的沟道长度能够通过下部电极220C和上部电极240C的间隔来调整。下部电极220C和上部电极240C的间隔通过光刻以及蚀刻来控制。由于基于光刻以及蚀刻的构图精度以微米量级来控制，所以能够将第二晶体管30C的沟道长度以微米量级来控制。也就是说，第二晶体管30C适于沟道长度长的晶体管。在半导体装置10C中，第二晶体管30C的沟道长度能够设为比第一晶体管20C的沟道长度更长。

[0479] 以上那样，根据本发明的实施方式4所涉及的半导体装置10C，能够将沟道长度为纳米量级的第一晶体管20C以及沟道长度为微米量级的第二晶体管30C以同一工序来形成。

[0480] [第二晶体管30C的制造方法]

[0481] 使用图29～图38，参照俯视图以及剖面图说明本发明的实施方式4所涉及的半导体装置10C的第二晶体管30C的制造方法。另外，第一晶体管20C的制造方法与实施方式2的半导体装置10A的制造方法同样，因此在此省略说明。

[0482] 图29以及图30是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极以及背栅极的工序的俯视图以及剖面图。如图30所示，在基板100C上形成基底绝缘层110C，在其上对成为下部电极220C以及背栅极222C的导电层进行成膜，通过光刻以及蚀刻形成图29所示的下部电极220C以及背栅极222C的图案。并且，在构图后的下部电极220C上以及背栅极222C上形成绝缘层230C。在此，下部电极220C以及背栅极222C的蚀刻以与下部电极120C同样的条件来处理。

[0483] 图31以及图32是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图以及剖面图。如图32所示，在图30所示的基板的整个面上对成为上部电极240C的导电层进行成膜，通过光刻以及蚀刻而形成图31所示的上部电极240C的图案。在此，上部电极240C的蚀刻以与上部电极140C同样的条件来处理。

[0484] 图33以及图34是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的俯视图以及剖面图。如图34所示，通过对于图32所示的基板的光刻以及蚀刻，对绝缘层230C进行开口并形成露出下部电极220C的开口部239C。通过该蚀刻而形成图33所示的开口部239C的图案。在此，开口部239C的蚀刻以与开口部139C同样的条件来处理。另外，在图33中，开口部239C为四边形的图案，但不限定于该图案形状，例如，也可以是圆形、椭圆形、多边形、弯曲形等多种形状。

[0485] 图35以及图36是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图以及剖面图。如图36所示，在图34所示的基板的整个面上对氧化物半导体层260C进行成膜，通过光刻以及蚀刻形成图35所示的氧化物半导体层260C的图案。氧化物半导体层260C的成膜以及蚀刻能够以与实施方式1同样的方法来处理。

[0486] 图37以及图38是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图以及剖面图。如图38所示，在图36所示的基板的整个面上形成栅极绝缘层270C，通过光刻以及蚀刻形成图37所示的开口部235C、238C、277C的图案。在此，开口部235C、238C、277C的蚀刻能够以与开口部135C、177C的蚀刻同样的条件来处理。

[0487] 并且，在图38所示的基板的整个面上对成为栅极电极280C、源极布线290C以及漏极布线292C的导电层进行成膜，通过光刻以及蚀刻，如图27以及图28所示，形成栅极电极280C、源极布线290C以及漏极布线292C的图案。通过上述所示的制造方法，能够形成本发明的实施方式4所涉及的第二晶体管30C。

[0488] 以上那样，根据本发明的实施方式4所涉及的半导体装置10C的制造方法，能够将沟道长度为纳米量级的第一晶体管20C以及沟道长度为微米量级的第二晶体管30C以同一制造方法来形成。此外，能够将导电层的蚀刻和绝缘层的蚀刻分别以不同的工序来处理。从而，能够减轻蚀刻装置的负担。

[0489] 〈实施方式5〉

[0490] 使用图39～图48，说明本发明的实施方式5所涉及的半导体装置10D的概要。半导体装置10D具有沟道长度短的第一晶体管20D以及沟道长度长的第二晶体管30D。另外，沟道长度短的第一晶体管20D是与实施方式3的半导体装置10B同样的构造。从而，在以下的说明中，省略第一晶体管20D的特征的说明，说明沟道长度长的第二晶体管30D。另外，在以下的说明中，对具有与半导体装置10B相同的构造以及功能的要素变更同一标记(数字)之后的字母，省略详细的说明。

[0491] 第二晶体管30D与图27以及图28所示的第二晶体管30C类似，但开口部235D的形状与第二晶体管30C不同。在以下的说明中，省略与第二晶体管30C共通的第二晶体管30D的特征的说明，说明上述的不同点。

[0492] [第二晶体管30D的构造]

[0493] 图39以及图40是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图以及剖面图。如图39以及图40所示，被设置在第二晶体管30D的绝缘层230D以及栅极绝缘层270D中的开口部235D的开口部侧壁的剖面形状为台阶状。具体而言，在开口部235D中，栅极绝缘层270D的开口径比绝缘层230D的开口径大。换言之，开口部235D中的栅极绝缘层270D的侧壁275D位于绝缘层230D的上表面，从绝缘层230D的上表面向上方延伸。开口部235D的形状基于第二晶体管30D的制造方法。具体而言，将绝缘层230D的开口工序和栅极绝缘层
270D的开口工序在不同的定时进行，所以成为开口部235D那样的形状。

[0494] [第二晶体管30D的制造方法]

[0495] 使用图41～图48，参照俯视图以及剖面图说明本发明的实施方式5所涉及的半导体装置10D的第二晶体管30D的制造方法。

[0496] 图41以及图42是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图以及剖面图。在通过与实施方式4的图29以及图30所示的制造方法同样的方法形成了下部电极220D、背栅极222D以及绝缘层230D的基板的整个面，对成为上部电极240D的导电层进行成膜，通过光刻以及蚀刻，如图41所示，形成上部电极240D的图案。在此，上部电极240D的蚀刻以与上部电极140D同样的条件来处理。另外，也可以省略背栅极222D。

[0497] 图43以及图44是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的俯视图以及剖面图。如图43以及图44所示，通过对于图42所示的基板的光刻以及蚀刻，对绝缘层230D进行开口并形成露出下部电极220D的开口部235D、238D、239D。通过该蚀刻而形成图43所示的开口部235D、238D、239D的图案。在此，开口部235D、238D、239D的蚀刻以与开口部135D、139D同样的条件来处理。

[0498] 图45以及图46是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图以及剖面图。如图46所示，在图44所示的基板的整个面上对氧化物半导体层260D进行成膜，通过光刻以及蚀刻形成图45所示的氧化物半导体层260D的图案。氧化物半导体层260D的成膜以及蚀刻能够以与实施方式1同样的方法来处理。

[0499] 图47以及图48是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图以及剖面图。如图48所示，在图46所示的基板的整个面形成栅极绝缘层270D，通过光刻以及蚀刻，形成图47所示的开口部235D、238D、277D的图案。在此，开口部235D、238D、277D的蚀刻能够以与开口部135D、177D的蚀刻同样的条件来处理。

[0500] 并且，在图48所示的基板的整个面上对成为栅极电极280D、源极布线290D以及漏极布线292D的导电层进行成膜，通过光刻以及蚀刻，如图39以及图40所示，形成栅极电极280D、源极布线290D以及漏极布线292D的图案。通过上述所示的制造方法，能够形成本发明的实施方式5所涉及的第二晶体管30D。

[0501] 以上那样，根据本发明的实施方式5所涉及的半导体装置10D的制造方法，能够将沟道长度为纳米量级的第一晶体管20D以及沟道长度为微米量级的第二晶体管30D以同一制造方法来形成。此外，能够将导电层的蚀刻和绝缘层的蚀刻分别以不同的工序来处理。从而，能够减轻蚀刻装置的负担。

[0502] 〈实施方式6〉

[0503] 使用图49～图60，说明本发明的实施方式6所涉及的半导体装置10E的概要。

[0504] [半导体装置10E的构造]

[0505] 图49以及图50是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图以及剖面图。如图49以及图50所示，半导体装置10E具有基板100E、基底绝缘层110E、下部电极120E、绝缘层130E、上部电极140E、绝缘层150E、氧化物半导体层160E、栅极绝缘层170E、栅极电极180E、源极布线190E以及漏极布线192E。开口部139E被设置在绝缘层130E、上部电极140E以及绝缘层150E，到达下部电极120E。开口部135E被设置在绝缘层130E、150E以及栅极绝缘层170E，到达下部电极120E。开口部157E被设置在绝缘层150E以及栅极绝缘层170E，到达上部电极140E。

[0506] 基底绝缘层110E被配置在基板100E上。下部电极120E被配置在基底绝缘层110E上。绝缘层130E被配置在下部电极120E上以及基底绝缘层110E上。上部电极140E被配置在绝缘层130E上。绝缘层150E被配置在上部电极140E上以及绝缘层130E上。在开口部139E中，在绝缘层130E设置有绝缘层侧壁132E，在上部电极140E设置有电极侧壁142E，在绝缘层150E设置有绝缘层侧壁152E。

[0507] 氧化物半导体层160E被配置在开口部139E的内部，与下部电极120E以及上部电极140E分别连接。若更详细地说明，氧化物半导体层160E被配置在下部电极120E上、绝缘层侧壁132E上、电极侧壁142E上以及绝缘层侧壁152E上，通过与在开口部139E中露出的下部电极120E的上表面接触从而与下部电极120E连接，通过与开口部139E内部的电极侧壁142E接触从而与上部电极140E连接。在图50中，氧化物半导体层160E从绝缘层侧壁152E连续延伸到绝缘层150E的上表面。

[0508] 绝缘层侧壁132E如图49所示那样具有沿着开口部139E的形状呈四边形的闭合形状。与绝缘层侧壁132E同样，电极侧壁142E以及绝缘层侧壁152E也具有沿着开口部139E的形状呈四边形的闭合形状。

[0509] 栅极电极180E与氧化物半导体层160E对置而配置。栅极绝缘层170E被配置在氧化物半导体层160E和栅极电极180E之间。在半导体装置10E中，被配置在绝缘层侧壁132E上的氧化物半导体层160E作为沟道而发挥作用，所以栅极电极180E至少与被配置在绝缘层侧壁132E上的氧化物半导体层160E对置而配置。

[0510] 源极布线190E经由开口部135E而与下部电极120E连接。漏极布线192E经由开口部157E而与上部电极140E连接。另外，源极布线190E以及漏极布线192E的功能也可以相反。也就是说，也可以是布线190E作为漏极布线而发挥作用，布线192E作为源极布线而发挥作用。
另外，如图50所示，源极布线190E以及漏极布线192E被形成在与栅极电极180E同一层。其中，源极布线190E以及漏极布线192E也可以以与栅极电极180E不同的层形成。

[0511] 针对上述的半导体装置10E的构造改变说法，半导体装置10E也可以说成具有：下部电极120E；在下部电极120E上且具有绝缘层侧壁132E的绝缘层130E；在绝缘层130E上且具有电极侧壁142E的上部电极140E；上部电极140E上的绝缘层150E；被配置在绝缘层侧壁132E上、电极侧壁142E上以及绝缘层150E的上表面，与下部电极120E以及上部电极140E连接的氧化物半导体层160E；与氧化物半导体层160E对置而配置的栅极电极180E；被配置在氧化物半导体层160E和栅极电极180E之间的栅极绝缘层170E。

[0512] [绝缘层侧壁132E、电极侧壁142E以及绝缘层侧壁152E的形状]

[0513] 在此，详细说明绝缘层侧壁132E、电极侧壁142E以及绝缘层侧壁152E的形状。如图50所示，绝缘层侧壁132E、电极侧壁142E以及绝缘层侧壁152E的形状都是顺锥形形状。此外，绝缘层侧壁132E、电极侧壁142E以及绝缘层侧壁152E的锥形形状连续。也就是说，在与开口部139E相接的区域中，绝缘层130E的上表面被上部电极140E覆盖，上部电极140E的上表面被绝缘层150E覆盖。其中，这些侧壁的锥形形状不需要必须连续。也就是说，也可以是上部电极140E的开口径比绝缘层130E的开口径大，绝缘层130E的上表面从上部电极140E露出。同样，也可以是绝缘层150E的开口径比上部电极140E的开口径大，上部电极140E的上表面从绝缘层150E露出。此外，绝缘层侧壁132E、电极侧壁142E以及绝缘层侧壁152E的锥形形状也可以是分别不同的倾斜角。

[0514] 此外，在图50中，例示了绝缘层侧壁132E以及绝缘层侧壁152E的剖面形状为直线状的顺锥形形状的构造，但不限定于该构造。例如，也可以是绝缘层侧壁132E以及绝缘层侧壁152E的剖面形状且朝向上方呈凸形状的顺锥形形状，相反也可以是朝向上方呈凹形状的顺锥形形状。此外，绝缘层侧壁132E以及绝缘层侧壁152E除了倾斜面朝向上方的顺锥形形状以外，也可以是垂直形状，也可以是倾斜面朝向下方的逆锥形形状。另外，关于电极侧壁142E，还能够具有与上述同样的形状。绝缘层侧壁132E、绝缘层侧壁152E以及电极侧壁142E既可以是同样的形状，也可以是不同的形状。

[0515] 此外，在图50中，例示了绝缘层130E以及绝缘层150E为单层的构造，但不限定于该构造，也可以是层叠了多个不同的层而成的构造。在绝缘层130E以及绝缘层150E层叠的情况下，也可以是绝缘层侧壁132E以及绝缘层侧壁152E的锥形角以及形状根据不同的层而不同。此外，作为绝缘层130E以及绝缘层150E，也可以层叠不同的物性的层(例如，SiNx以及SiOx)，从而氧化物半导体层160E的物性根据绝缘层侧壁132E以及绝缘层侧壁152E的位置不同。也就是说，半导体装置10E也可以具有串联连接了特性不同的氧化物半导体层160E而成的沟道。另外，如后述，电极侧壁142E优选设为层叠了物性不同的导电层而成的层叠构造。

[0516] [半导体装置10E的各构件的材质]

[0517] 关于基板100E、基底绝缘层110E、下部电极120E、绝缘层130E、上部电极140E、氧化物半导体层160E、栅极绝缘层170E、栅极电极180E、源极布线190E以及漏极布线192E，能够使用与在实施方式1的说明中例示的材料相同的材料。

[0518] 绝缘层150E能够使用SiOx、SiNx、SiOxNy、SiNxOy、AlOx、AlNx、AlOxNy、AlNxOy、TEOS层等无机绝缘材料、聚酰亚胺树脂、丙烯树脂、环氧树脂、硅酮树脂、氟树脂、硅氧烷树脂等有机绝缘材料。此外，能够通过与在实施方式1中说明的基底绝缘层110同样的方法来形成。绝缘层150E既可以使用与绝缘层130E以及基底绝缘层110E相同的材料，也可以使用不同的材料。

[0519] 以上那样，根据本发明的实施方式6所涉及的半导体装置10E，与实施方式1同样，能够以纳米量级来控制半导体装置10E的沟道长度。其结果，能够提高半导体装置10E的导通电流，能够抑制半导体装置的沟道长度的基板面内偏差。

[0520] 此外，在氧化物半导体层160E以大面积与导电层接触的构造的情况下，有时与导电层接触的氧化物半导体层160E的物性变化。若氧化物半导体层160E的物性变化，则有时由于在制造工序中被认为电蚀反应的现象，氧化物半导体层160E的一部分消失。根据半导体装置10E，氧化物半导体层160E与上部电极140E接触的区域仅限于上部电极140E的电极侧壁142E，所以能够抑制上述的现象。另外，如图50所示，确认即使氧化物半导体层160E与上部电极140E接触的面积小，也能够实现充分低的接触电阻。

[0521] 此外，根据半导体装置10E的构造，在上部电极140E和栅极电极180E之间夹着绝缘层150E以及栅极绝缘层170E。从而，能够减小在与上部电极140E同一层中引绕的布线和在与栅极电极180E同一层中引绕的布线相交叉的区域中的寄生电容。

[0522] [半导体装置10E的动作]

[0523] 图49以及图50所示的半导体装置10E的动作与图1以及图2所示的半导体装置10的动作同样，所以省略详细的说明。在半导体装置10E中，也对栅极电极180E施加栅极电压，对与下部电极120E连接的源极布线190E施加源极电压，对与上部电极140E连接的漏极布线192E施加漏极电压。其中，也可以是源极电压和漏极电压相反地被施加。换言之，下部电极
120E是将氧化物半导体层160E作为沟道的晶体管的源极电极以及漏极电极的一方，上部电极140E是将氧化物半导体层160E作为沟道的晶体管的源极电极以及漏极电极的另一方。

[0524] [半导体装置10E的制造方法]

[0525] 使用图51～图60，参照俯视图以及剖面图说明本发明的实施方式6所涉及的半导体装置10E的制造方法。

[0526] 图51以及图52是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极的工序的俯视图以及剖面图。如图52所示，在基板100E上对基底绝缘层110E以及成为下部电极120E的导电层进行成膜，通过光刻以及蚀刻形成图51所示的下部电极120E的图案。并且，在构图后的下部电极120E上形成绝缘层130E。

[0527] 图53以及图54是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图以及剖面图。如图54所示，在图52所示的基板的整个面对成为上部电极140E的导电层进行成膜，通过光刻以及蚀刻形成图53所示的上部电极140E的图案。并且，在构图后的上部电极140E上形成绝缘层150E。

[0528] 图55以及图56是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在上部电极以及在绝缘层中形成开口部的工序的俯视图以及剖面图。如图56所示，通过对于图54所示的基板的光刻以及蚀刻，对绝缘层150E、上部电极140E以及绝缘层130E进行开口并形成露出下部电极120E的开口部139E，从而形成图55所示的开口部139E的图案。通过开口部139E的形成，形成绝缘层侧壁132E、电极侧壁142以及绝缘层侧壁152E。在此，开口部139E的形成既可以将绝缘层150E、上部电极140E以及绝缘层130E使用同一蚀刻条件一并蚀刻，也可以将绝缘层150E、上部电极140E以及绝缘层130E分别以不同的蚀刻条件来处理。用于将绝缘层侧壁152E设为锥形形状的蚀刻方法能够通过与在实施方式1中说明的绝缘层侧壁132同样的方法来形成。

[0529] 图57以及图58是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图以及剖面图。如图58所示，在图56所示的基板的整个面上对氧化物半导体层160E进行成膜，通过光刻以及蚀刻形成图57所示的氧化物半导体层160E的图案。氧化物半导体层160E的成膜以及蚀刻能够以与实施方式1同样的方法来处理。

[0530] 图59以及图60是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图以及剖面图。如图60所示，在图58所示的基板的整个面上形成栅极绝缘层170E，通过光刻以及蚀刻形成图59所示的开口部135E、157E的图案。

[0531] 并且，在图60所示的基板的整个面上对成为栅极电极180E、源极布线190E以及漏极布线192E的导电层进行成膜，通过光刻以及蚀刻，如图49以及图50所示，形成栅极电极180E、源极布线190E以及漏极布线192E的图案。通过上述所示的制造方法，能够形成本发明的实施方式6所涉及的半导体装置10E。

[0532] 以上那样，根据本发明的实施方式6所涉及的半导体装置10E的制造方法，能够以纳米量级来控制绝缘层130E的膜厚、绝缘层侧壁132E的锥形角、或绝缘层130E的膜厚以及绝缘层侧壁132E的锥形角这双方。从而，能够以纳米量级来控制半导体装置10E的沟道长度，能够将沟道长度的偏差抑制到纳米量级。

[0533] 〈实施方式7〉

[0534] 使用图61～图72，说明本发明的实施方式7所涉及的半导体装置10F的概要。半导体装置10F与图49以及图50所示的半导体装置10E类似，但在开口部135F、137F的形状、在开口部137F的下方设置有接触焊盘122F之处、以及开口部135F贯通焊盘145F之处上与半导体装置10E不同。在以下的说明中，省略与半导体装置10E共通的半导体装置10F的特征的说明，说明上述的不同点。另外，在以下的说明中，对具有与半导体装置10E相同的构造以及功能的要素变更同一标记(数字)之后的字母，省略详细的说明。

[0535] [半导体装置10F的构造]

[0536] 图61以及图62是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图以及剖面图。如图61以及图62所示，被设置在半导体装置10F的绝缘层130F、150F、焊盘145F以及栅极绝缘层170F中的开口部135F、和被设置在绝缘层130F、150F、上部电极140F以及栅极绝缘层170F中的开口部137F的开口部侧壁的剖面形状为台阶状。具体而言，在开口部135F、137F中，栅极绝缘层170F的开口径分别比绝缘层150F的开口径大。换言之，开口部
135F、137F中的栅极绝缘层170F的侧壁175F、177F分别位于绝缘层150F的上表面，从绝缘层
150F的上表面向上方延伸。开口部135F、137F的形状基于半导体装置10F的制造方法。具体而言，将绝缘层150F的开口工序和栅极绝缘层170F的开口工序在不同的定时进行，所以成为开口部135F、137F那样的形状。

[0537] 此外，如图61以及图62所示，在开口部137F的下方配置有接触焊盘122F，开口部137F对绝缘层150F、上部电极140F以及绝缘层130F进行开口并到达接触焊盘122F。在开口部137F中，漏极布线192F在上部电极140F的侧面与上部电极140F连接，在接触焊盘122F的上表面与接触焊盘122F连接。此外，在开口部135F的下方配置有下部电极120F，开口部135F对绝缘层150F、焊盘145F以及绝缘层130F进行开口并到达下部电极120F。在此，上部电极
140F和焊盘145F被形成在相同的层，所以开口部137F以及开口部135F的开口深度相同。

[0538] 以上那样，根据本发明的实施方式7所涉及的半导体装置10F，能够提高半导体装置10F的导通电流，能够抑制半导体装置的沟道长度的基板面内偏差。此外，能够抑制氧化物半导体层160F与上部电极140F接触的区域中的氧化物半导体层160F的物性变化。此外，能够将半导体装置10F的漏极电流连接到与下部电极120F以及接触焊盘122F同一层的布线、与上部电极140F同一层的布线、及与漏极布线192F同一层的布线中的至少一个布线。从而，能够提高布线布局的自由度。

[0539] [半导体装置10F的制造方法]

[0540] 使用图63～图72，参照俯视图以及剖面图说明本发明的实施方式7所涉及的半导体装置10F的制造方法。

[0541] 图63以及图64是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极以及接触焊盘的工序的俯视图以及剖面图。如图64所示，在基板100F上形成基底绝缘层110F，在其上对成为下部电极120F以及接触焊盘122F的导电层进行成膜，通过光刻以及蚀刻形成图63所示的下部电极120F以及接触焊盘122F的图案。并且，在构图后的下部电极120F上形成绝缘层130F。

[0542] 图65以及图66是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图以及剖面图。如图66所示，在图64所示的基板的整个面上对成为上部电极140F的导电层进行成膜，通过光刻以及蚀刻形成图65所示的上部电极140F以及焊盘145F的图案。并且，在构图后的上部电极140F上以及焊盘145F上形成绝缘层150F。

[0543] 图67以及图68是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在上部电极以及在绝缘层中形成开口部的工序的俯视图以及剖面图。如图68所示，通过对于图66所示的基板的光刻以及蚀刻，形成对绝缘层130F、150F以及焊盘145F进行开口并露出下部电极120F的开口部135F、对绝缘层130F、150F以及上部电极140F进行开口并露出下部电极120F的开口部139F、对绝缘层130F、150F以及上部电极140F进行开口并露出接触焊盘122F的开口部137F。通过该蚀刻，形成图67所示的开口部135F、137F、139F的图案。通过在开口部135F中设置焊盘145F，从而设置开口部135F的位置的层构造是与设置开口部137F、139F的位置的层构造相同的构造。

[0544] 通过开口部139F的形成，形成绝缘层130F的绝缘层侧壁132F、上部电极140F的电极侧壁142F、以及绝缘层150F的绝缘层侧壁152F。在此，开口部135F、137F、139F的形成既可以将绝缘层150F、上部电极140F以及绝缘层130F使用同一蚀刻条件一并蚀刻，也可以将绝缘层150F、上部电极140F以及绝缘层130F分别以不同的蚀刻条件来处理。

[0545] 图69以及图70是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图以及剖面图。如图70所示，在图68所示的基板的整个面上对氧化物半导体层160F进行成膜，通过光刻以及蚀刻形成图69所示的氧化物半导体层160F的图案。在此，氧化物半导体层160F被配置在开口部139F的内部，开口部135F、137F的氧化物半导体层160F被蚀刻。氧化物半导体层160F的成膜以及蚀刻能够以与实施方式1同样的方法来处理。

[0546] 图71以及图72是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图以及剖面图。如图72所示，在图70所示的基板的整个面上形成栅极绝缘层170F，通过光刻以及蚀刻，如图71所示，对与开口部135F、137F对应的区域的栅极绝缘层170F进行开口。通过该蚀刻，在开口部135F中使下部电极120F露出，在开口部137F中使上部电极140F的侧壁以及接触焊盘122F露出。

[0547] 另外，在图72中，图示了栅极绝缘层170F的蚀刻在绝缘层150F与栅极绝缘层170F的界面上停止的状态，但也可以是从栅极绝缘层170F露出的绝缘层150F的一部分被过蚀刻。

[0548] 并且，在图72所示的基板的整个面上对成为栅极电极180F、源极布线190F以及漏极布线192F的导电层进行成膜，通过光刻以及蚀刻，如图61以及图62所示，形成栅极电极180F、源极布线190F以及漏极布线192F的图案。通过上述所示的制造方法，能够形成本发明的实施方式7所涉及的半导体装置10F。

[0549] 以上那样，根据本发明的实施方式7所涉及的半导体装置10F的制造方法，能够以纳米量级来控制半导体装置10F的沟道长度，能够将沟道长度的偏差抑制到纳米量级。此外，设置开口部135F、137F、139F的位置的层构造为相同构造，从而该开口部的蚀刻条件的调整变得容易。

[0550] 〈实施方式8〉

[0551] 使用图73～图84，说明本发明的实施方式8所涉及的半导体装置10G的概要。半导体装置10G具有沟道长度短的第一晶体管20G以及沟道长度长的第二晶体管30G。另外，沟道长度短的第一晶体管20G是与图49以及图50所示的实施方式6的半导体装置10E同样的构造。从而，在以下的说明中，省略第一晶体管20G的特征的说明，说明沟道长度长的第二晶体管30G。另外，在以下的说明中，对具有与半导体装置10E相同的构造以及功能的要素变更同一标记(数字)之后的字母，省略详细的说明。

[0552] [第二晶体管30G的构造]

[0553] 图73以及图74是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图以及剖面图。如图73以及图74所示，第二晶体管30G具有基板100G、基底绝缘层110G、下部电极220G、背栅极222G、接触焊盘224G、绝缘层230G、上部电极240G、绝缘层250G、氧化物半导体层260G、栅极绝缘层270G、栅极电极280G、源极布线290G以及漏极布线292G。基板100G以及基底绝缘层110G在第一晶体管20G以及第二晶体管30G中共通，从第一晶体管20G连续延设到第二晶体管30G。

[0554] 开口部235G被设置在绝缘层230G、250G以及栅极绝缘层270G，到达下部电极220G。开口部239G被设置在绝缘层230G、250G，到达下部电极220G。开口部236G被设置在绝缘层
230G、250G以及上部电极240G，到达接触焊盘224G。开口部257G被设置在绝缘层250G以及栅极绝缘层270G，到达上部电极240G。

[0555] 下部电极220G、背栅极222G以及接触焊盘224G被配置在基底绝缘层110G上。绝缘层230G被配置在下部电极220G上、背栅极222G上、接触焊盘224G上以及基底绝缘层110G上。上部电极240G被配置在绝缘层230G上，在俯视时从下部电极220G隔离而配置。绝缘层250G被配置在上部电极240G上以及绝缘层230G上。氧化物半导体层260G在下部电极220G和上部电极240G之间的区域中被配置在绝缘层250G上。此外，氧化物半导体层260G经由开口部
239G而与下部电极220G连接，经由开口部236G而与上部电极240G以及接触焊盘224G连接。

[0556] 背栅极222G隔着绝缘层230G、250G而与氧化物半导体层260G对置。换言之，背栅极222G在氧化物半导体层260G与栅极电极280G对置的区域的至少一部分区域中相对于氧化物半导体层260G被配置在与栅极电极280G相反侧。此外，绝缘层230G、250G被配置在氧化物半导体层260G和背栅极222G之间。另外，也可以省略背栅极222G。

[0557] 栅极电极280G在下部电极220G和上部电极240G之间的区域中与氧化物半导体层260G对置而配置。栅极绝缘层270G被配置在氧化物半导体层260G和栅极电极280G之间。在第二晶体管30G中，下部电极220G和上部电极240G之间的区域的氧化物半导体层260G作为沟道而发挥作用。

[0558] 源极布线290G经由开口部235G而与下部电极220G连接。漏极布线292G经由开口部257G而与上部电极240G连接。另外，源极布线290G以及漏极布线292G的功能也可以相反。也就是说，也可以是布线290G作为漏极布线而发挥作用，布线292G作为源极布线而发挥作用。

[0559] 在此，说明第一晶体管20G以及第二晶体管30G的各层的关系。下部电极220G、背栅极222G以及接触焊盘224G是与下部电极120G同一层，都与基底绝缘层110G相接而配置。绝缘层230G是与绝缘层130G同一层，绝缘层230G与绝缘层130G连续。绝缘层250G是与绝缘层150G同一层，绝缘层250G与绝缘层150G连续。同样，上部电极140G以及上部电极240G、氧化物半导体层160G以及氧化物半导体层260G、栅极绝缘层170G以及栅极绝缘层270G、栅极电极180G以及栅极电极280G、源极布线190G以及源极布线290G、及漏极布线192G以及漏极布线292G分别是同一层。

[0560] [第二晶体管30G的动作]

[0561] 图73以及图74所示的第二晶体管30G的动作与图27以及图28所示的第二晶体管30C的动作同样，所以省略详细的说明。在第二晶体管30G中，也对栅极电极280G施加栅极电压，对与下部电极220G连接的源极布线290G施加源极电压，对与上部电极240G连接的漏极布线292G施加漏极电压。其中，也可以是源极电压和漏极电压相反地被施加。换言之，下部电极220G是将氧化物半导体层260G作为沟道的晶体管的源极电极以及漏极电极的一方，上部电极240G是将氧化物半导体层260G作为沟道的晶体管的源极电极以及漏极电极的另一方。另外，对背栅极222G施加与上述的栅极电压独立的辅助栅极电压，对第二晶体管30G的阈值(Vth)进行控制。

[0562] [第二晶体管30G的制造方法]

[0563] 使用图75～图84，参照俯视图以及剖面图说明本发明的实施方式8所涉及的半导体装置10G的第二晶体管30G的制造方法。另外，第一晶体管20G的制造方法与实施方式6的半导体装置10E的制造方法同样，因此在此省略说明。

[0564] 图75以及图76是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极、背栅极以及接触焊盘的工序的俯视图以及剖面图。如图76所示，在基板100G上形成基底绝缘层110G，在其上对成为下部电极220G、背栅极222G以及接触焊盘224G的导电层进行成膜，通过光刻以及蚀刻形成图75所示的下部电极220G、背栅极222G以及接触焊盘224G的图案。并且，在构图后的下部电极220G上、背栅极222G上以及接触焊盘224G上形成绝缘层230G。在此，下部电极220G、背栅极222G以及接触焊盘224G的蚀刻以与下部电极120G同样的条件来处理。

[0565] 图77以及图78是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图以及剖面图。如图78所示，在图76所示的基板的整个面上对成为上部电极240G的导电层进行成膜，通过光刻以及蚀刻形成图77所示的上部电极240G的图案。并且，在构图后的上部电极240G上形成绝缘层250G。在此，上部电极240G的蚀刻以与上部电极140G同样的条件来处理。

[0566] 图79以及图80是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层以及上部电极中形成开口部的工序的俯视图以及剖面图。如图80所示，通过对于图78所示的基板的光刻以及蚀刻，形成对绝缘层230G、250G进行开口并露出下部电极220G的开口部239G、和对绝缘层230G、250G以及上部电极240G进行开口并露出接触焊盘224G的开口部236G。通过该蚀刻而形成图79所示的开口部236G、239G的图案。在此，开口部236G、239G的蚀刻以与开口部139G同样的条件来处理。

[0567] 图81以及图82是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图以及剖面图。如图82所示，在图80所示的基板的整个面上对氧化物半导体层260G进行成膜，通过光刻以及蚀刻形成图81所示的氧化物半导体层260G的图案。氧化物半导体层260G的成膜以及蚀刻能够以与实施方式1同样的方法来处理。

[0568] 图83以及图84是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图以及剖面图。如图84所示，在图82所示的基板的整个面上形成栅极绝缘层270G，通过光刻以及蚀刻形成图83所示的开口部235G、238G、257G的图案。在此，开口部235G、238G、277G的蚀刻以与开口部135G、157G的蚀刻同样的条件来处理。

[0569] 并且，在图84所示的基板的整个面上对成为栅极电极280G、源极布线290G以及漏极布线292G的导电层进行成膜，通过光刻以及蚀刻，如图73以及图74所示，形成栅极电极280G、源极布线290G以及漏极布线292G的图案。通过上述所示的制造方法，能够形成本发明的实施方式8所涉及的第二晶体管30G。

[0570] 以上那样，根据本发明的实施方式8所涉及的半导体装置10G的制造方法，能够将沟道长度为纳米量级的第一晶体管20G以及沟道长度为微米量级的第二晶体管30G以同一制造方法来形成。

[0571] 〈实施方式9〉

[0572] 使用图85～图96，说明本发明的实施方式9所涉及的半导体装置10H的概要。半导体装置10H具有沟道长度短的第一晶体管20H以及沟道长度长的第二晶体管30H。另外，沟道长度短的第一晶体管20H是与实施方式7的半导体装置10F同样的构造。从而，在以下的说明中，省略第一晶体管20H的特征的说明，说明沟道长度长的第二晶体管30H。另外，在以下的说明中，对具有与半导体装置10F相同的构造以及功能的要素变更同一标记(数字)之后的字母，省略详细的说明。

[0573] 第二晶体管30H与图73以及图74所示的第二晶体管30G类似，但开口部235H、237H的形状与第二晶体管30G不同。在以下的说明中，省略与第二晶体管30G共通的第二晶体管30H的特征的说明，说明上述的不同点。

[0574] [第二晶体管30H的构造]

[0575] 图85以及图86是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图以及剖面图。图85以及图86所示，被设置在第二晶体管30H的绝缘层230H、250H以及栅极绝缘层270H中的开口部235H、和被设置在绝缘层230H、250H、上部电极140H以及栅极绝缘层270H中的开口部237H的开口部侧壁的剖面形状为台阶状。具体而言，在开口部235H、237H中，栅极绝缘层270H的开口径分别比绝缘层250H的开口径大。换言之，开口部235H、237H中的栅极绝缘层270H的侧壁275H、277H分别位于绝缘层250H的上表面，从绝缘层250H的上表面朝向上方延伸。开口部235H、237H的形状基于第二晶体管30H的制造方法。具体而言，将绝缘层250H的开口工序和栅极绝缘层270H的开口工序在不同的定时进行，所以成为开口部
235H、237H那样的形状。

[0576] 此外，如图85以及图86所示，在开口部237H的下方配置有接触焊盘226H，开口部237H对绝缘层250H、上部电极240H以及绝缘层230H进行开口并到达接触焊盘226H。在开口部237H中，漏极布线292H在上部电极240H的侧面与上部电极240H连接，在接触焊盘226H的上表面与接触焊盘226H连接。

[0577] [第二晶体管30H的制造方法]

[0578] 使用图87～图96，参照俯视图以及剖面图说明本发明的实施方式9所涉及的半导体装置10H的第二晶体管30H的制造方法。

[0579] 图87以及图88是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极、背栅极以及接触焊盘的工序的俯视图以及剖面图。如图88所示，在基板100H上形成基底绝缘层110H，在其上对成为下部电极220H、背栅极222H以及接触焊盘224H、226H的导电层进行成膜，通过光刻以及蚀刻形成图87所示的下部电极220H、背栅极222H以及接触焊盘224H、226H的图案。并且，在构图后的下部电极220H上、背栅极222H上以及接触焊盘224H上形成绝缘层230H。在此，下部电极220H、背栅极222H以及接触焊盘224H、226H的蚀刻以与下部电极120H以及接触焊盘122H同样的条件来处理。

[0580] 图89以及图90是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图以及剖面图。如图90所示，在图88所示的基板的整个面上对成为上部电极240H的导电层进行成膜，通过光刻以及蚀刻形成图89所示的上部电极240H的图案。并且，在构图后的上部电极240H上形成绝缘层250H。在此，上部电极240H的蚀刻以与上部电极140H同样的条件来处理。

[0581] 图91以及图92是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在上部电极以及在绝缘层中形成开口部的工序的俯视图以及剖面图。如图92所示，通过对于图90所示的基板的光刻以及蚀刻，形成对绝缘层230H、250H进行开口并露出下部电极220H的开口部235H、239H、对绝缘层230H、250H以及上部电极240H进行开口并露出接触焊盘
224H的开口部236H、对绝缘层230H、250H以及上部电极240H进行开口并露出接触焊盘226H的开口部237H。通过该蚀刻，形成图91所示的开口部235H、236H、237H、238H、239H的图案。在此，开口部235H、236H、237H、238H、239H的蚀刻以与开口部135H、137H、139H同样的条件来处理。

[0582] 图93以及图94是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图以及剖面图。如图94所示，在图92所示的基板的整个面上对氧化物半导体层260H进行成膜，通过光刻以及蚀刻形成图93所示的氧化物半导体层260H的图案。在此，氧化物半导体层260H被配置在开口部236H、239H的内部，开口部235H、
237H的氧化物半导体层260H被蚀刻。氧化物半导体层260H的成膜以及蚀刻能够以与实施方式1同样的方法来处理。

[0583] 图95以及图96是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图以及剖面图。如图96所示，在图94所示的基板的整个面上形成栅极绝缘层270H，通过光刻以及蚀刻，如图95所示，对与开口部235H、237H、238H对应的区域的栅极绝缘层270H进行开口。通过该蚀刻，在开口部235H中使下部电极220H露出，在开口部237H中使上部电极240H的侧壁以及接触焊盘226H露出。在此，与开口部235H、237H、238H各自对应的区域的栅极绝缘层270H的蚀刻以与开口部
135H、137H各自对应的区域的栅极绝缘层170H的蚀刻同样的条件来处理。

[0584] 并且，在图96所示的基板的整个面上对成为栅极电极280H、源极布线290H以及漏极布线292H的导电层进行成膜，通过光刻以及蚀刻，如图85以及图86所示，形成栅极电极280H、源极布线290H以及漏极布线292H的图案。通过上述所示的制造方法，能够形成本发明的实施方式9所涉及的半导体装置10H。

[0585] 以上那样，根据本发明的实施方式9所涉及的半导体装置10H的制造方法，能够将沟道长度为纳米量级的第一晶体管20H以及沟道长度为微米量级的第二晶体管30H以同一制造方法来形成。

[0586] [实施方式6～9中的下部电极120I以及上部电极140I的构造]

[0587] 使用图97，说明实施方式6～9中的下部电极以及上部电极的构造。在实施方式6～9中，如图97所示，在开口部139I中的下部电极120I的上表面处氧化物半导体层160I与下部电极120I接触，在上部电极140I的侧壁处氧化物半导体层160I与上部电极140I接触。在此，特别说明使用包含Al层的层叠构造作为下部电极120I以及上部电极140I的情况。

[0588] 图97是表示本发明的一实施方式所涉及的半导体装置的下部电极以及上部电极的构造的剖面图。在上述的半导体装置中，使用与下部电极120I以及上部电极140I各自相同的层来形成电路内、电路间的布线。这些布线要求较低的电性电阻，所以使用Al作为低电阻且廉价的材料。但是，Al虽然电性电阻低但表面易于氧化而变为绝缘体，所以例如，使用将Ti等与Al相比难以氧化或即使氧化也难以高电阻化的材料与Al层叠而成的布线构造。

[0589] 例如，在图97所示的构造中，下部电极120I是Al层128I以及Ti层129I的2层构造，上部电极140I是Al层147I以及Ti层146I、148I的3层构造。关于下部电极120I，最表面为Ti层129I，因此氧化物半导体层160I与下部电极120I连接。关于上部电极140I，通过开口部139I而露出Al层147I的侧面。因此，在氧化物半导体层160I的成膜时Al层147I的侧面被氧化而变质为AlOx层149I，Al层147I的侧面成为绝缘体。但是，由于在Al层147I的上下配置有Ti层146I、148I，所以在Ti层146I、148I的侧面处氧化物半导体层160I与上部电极140I连接。

[0590] 也就是说，在包含Al层的上部电极140I的侧壁处使上部电极140I和氧化物半导体层160I连接的情况下，在Al的上层、下层、或上层以及下层这双方层叠与Al相比难以氧化或即使氧化也难以高电阻化的导电层，从而能够实现更稳定的上部电极140I和氧化物半导体层160I的电接触。在此，被配置在绝缘层130I的侧壁处的氧化物半导体层160I作为沟道而发挥作用，所以优选在上部电极140I的下层设置与Al相比难以氧化或即使氧化也难以高电阻化的导电层。

[0591] 〈实施方式10〉

[0592] 使用图98～图107，说明本发明的实施方式10所涉及的半导体装置10J的概要。半导体装置10J与图49以及图50所示的半导体装置10E类似，但在开口部139J的形状与139E不同之处上与半导体装置10E不同。在以下的说明中，省略与半导体装置10E共通的半导体装置10J的特征的说明，说明上述的不同点。另外，在以下的说明中，对具有与半导体装置10E相同的构造以及功能的要素变更同一标记(数字)之后的字母，省略详细的说明。

[0593] [半导体装置10J的构造]

[0594] 图98以及图99是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图以及剖面图。如图98以及图99所示，被配置在半导体装置10J的绝缘层130J、150J以及上部电极140J中的开口部139J的开口部侧壁的剖面形状为台阶状。具体而言，在开口部139J中，绝缘层150J的开口径比上部电极140J以及绝缘层130J的开口径大。换言之，上部电极140J的上表面的一部分从绝缘层150J露出。此外，换言之，绝缘层150J的侧壁152J位于上部电极140J的上表面，从上部电极140J的上表面朝向上方延伸。开口部139J的形状基于半导体装置10J的制造方法。具体而言，将上部电极140J的开口工序和绝缘层130J、150J的开口工序在不同的定时进行，所以成为开口部139J那样的形状。

[0595] 以上那样，根据本发明的实施方式10所涉及的半导体装置10J，能够提高半导体装置10J的导通电流，能够抑制半导体装置的沟道长度的基板面内偏差。此外，能够通过对绝缘层150J进行开口时的构图来限制氧化物半导体层160J与上部电极140J的上表面接触的面积，所以能够抑制氧化物半导体层160J和上部电极140J接触的区域中的氧化物半导体层160J的大范围的物性变化。此外，能够减小与上部电极140J同一层的布线和与栅极电极
180J同一层的布线相交叉的区域中的寄生电容。

[0596] [半导体装置10J的制造方法]

[0597] 使用图100～图107，参照俯视图以及剖面图说明本发明的实施方式10所涉及的半导体装置10J的制造方法。

[0598] 图100以及图101是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图以及剖面图。在通过与实施方式1的图3以及图4所示的制造方法同样的方法形成了下部电极120J以及绝缘层130J的基板的整个面，对成为上部电极140J的导电层进行成膜，通过光刻以及蚀刻，如图100所示，形成上部电极140J的图案。并且，在构图后的上部电极140J上形成绝缘层150J。

[0599] 图102以及图103是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的俯视图以及剖面图。如图103所示，通过对于图101所示的基板的光刻以及蚀刻，形成开口部139J。具体而言，将通过光刻而形成的抗蚀剂作为掩膜而对由绝缘层侧壁152J包围的区域的绝缘层150J进行蚀刻，将上部电极140J作为掩膜而对由电极侧壁142J包围的区域的绝缘层130J进行蚀刻。这样，形成开口部139J。

[0600] 由于在该工序中的蚀刻仅对绝缘层进行蚀刻即可，所以能够将绝缘层130J、150J使用同一蚀刻条件一并蚀刻。另外，该工序中的蚀刻条件能够使用绝缘层130J、150J的蚀刻速率与上部电极140J以及下部电极120J的蚀刻速率的选择比大的蚀刻条件。在该工序中，上部电极140J以及下部电极120J露出即可，因此也可以对蚀刻中的等离子体进行监视，基于由在该等离子体中检测的上部电极140J以及下部电极120J引起的信号来设定蚀刻的结束点。

[0601] 在图103中，图示了开口部139J的蚀刻在上部电极140J的上表面处停止的状态，但也可以是从绝缘层150J露出的上部电极140J的一部分被过蚀刻。其中，该工序中的蚀刻条件优选以绝缘层130J、150J的蚀刻速率与下部电极120J以及上部电极140J的蚀刻速率的选择比大的条件来处理。

[0602] 图104以及图105是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图以及剖面图。如图105所示，在图103所示的基板的整个面上对氧化物半导体层160J进行成膜，通过光刻以及蚀刻而形成图104所示的氧化物半导体层160J的图案。在此，氧化物半导体层160J被配置在开口部139J的内部。氧化物半导体层160F的成膜以及蚀刻能够以与实施方式1同样的方法来处理。

[0603] 图106以及图107是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图以及剖面图。如图107所示，在图105所示的基板的整个面上形成栅极绝缘层170J，通过光刻以及蚀刻而形成图106所示的开口部135J、157J的图案。

[0604] 并且，在图107所示的基板的整个面上对成为栅极电极180J、源极布线190J以及漏极布线192J的导电层进行成膜，通过光刻以及蚀刻，如图98以及图99所示，形成栅极电极180J、源极布线190J以及漏极布线192J的图案。通过上述所示的制造方法，能够形成本发明的实施方式10所涉及的半导体装置10J。

[0605] 以上那样，根据本发明的实施方式10所涉及的半导体装置10J的制造方法，能够将导电层的蚀刻和绝缘层的蚀刻分别以不同的工序来处理。从而，能够减轻蚀刻装置的负担。

[0606] 〈实施方式11〉

[0607] 使用图108～图115，说明本发明的实施方式11所涉及的半导体装置10K的概要。半导体装置10K与图98以及图99所示的半导体装置10J类似，但开口部135K、157K的形状与半导体装置10J不同。在以下的说明中，省略与半导体装置10J共通的半导体装置10K的特征的说明，说明上述的不同点。另外，在以下的说明中，对具有与半导体装置10J相同的构造以及功能的要素变更同一标记(数字)之后的字母，省略详细的说明。

[0608] [半导体装置10K的构造]

[0609] 图108以及图109是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图以及剖面图。如图108以及图109所示，被设置在半导体装置10K的绝缘层130K、150K以及栅极绝缘层170K中的开口部135K、和被设置在绝缘层150K以及栅极绝缘层170K中的开口部157K的开口部侧壁的剖面形状为台阶状。具体而言，在开口部135K、157K中，栅极绝缘层
170K的开口径分别比绝缘层150K的开口径大。换言之，开口部135K、157K中的栅极绝缘层
170K的侧壁175K、177K分别位于绝缘层150K的上表面，从绝缘层150K的上表面朝向上方延伸。开口部135K、157K的形状基于半导体装置10K的制造方法。具体而言，绝缘层150K的开口工序和栅极绝缘层170K的开口工序在不同的定时进行，所以成为开口部135K、157K那样的形状。

[0610] 以上那样，根据本发明的实施方式11所涉及的半导体装置10K，能够提高半导体装置10K的导通电流，能够抑制半导体装置的沟道长度的基板面内偏差。此外，能够抑制氧化物半导体层160K和上部电极140K接触的区域中的氧化物半导体层160K的大范围的物性变化。

[0611] [半导体装置10K的制造方法]

[0612] 使用图110～图115，参照俯视图以及剖面图说明本发明的实施方式11所涉及的半导体装置10K的制造方法。

[0613] 图110以及图111是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的俯视图以及剖面图。通过与实施方式10的图100以及图101所示的制造方法同样的方法来形成具有电极侧壁142K的上部电极140K以及绝缘层
150K，通过对于该基板的光刻以及蚀刻，形成开口部135K、139K、157K。

[0614] 图112以及图113是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图以及剖面图。如图113所示，在图111所示的基板的整个面上对氧化物半导体层160K进行成膜，通过光刻以及蚀刻而形成图112所示的氧化物半导体层160K的图案。在此，氧化物半导体层160K被配置在开口部139K的内部，开口部135K、157K的氧化物半导体层160K被蚀刻。氧化物半导体层160K的成膜以及蚀刻能够以与实施方式1同样的方法来处理。

[0615] 图114以及图115是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图以及剖面图。如图115所示，在图113所示的基板的整个面上形成栅极绝缘层170K，通过光刻以及蚀刻，如图114所示，对与开口部135K、157K对应的区域的栅极绝缘层170K进行开口。通过该蚀刻，在开口部135K中使下部电极120K露出，在开口部157K中使上部电极140K露出。

[0616] 并且，在图115所示的基板的整个面上对成为栅极电极180K、源极布线190K以及漏极布线192K的导电层进行成膜，通过光刻以及蚀刻，如图108以及图109所示，形成栅极电极180K、源极布线190K以及漏极布线192K的图案。通过上述所示的制造方法，能够形成本发明的实施方式11所涉及的半导体装置10K。

[0617] 以上那样，根据本发明的实施方式11所涉及的半导体装置10K的制造方法，能够将导电层的蚀刻和绝缘层的蚀刻分别以不同的工序来处理。从而，能够减轻蚀刻装置的负担。

[0618] 〈实施方式12〉

[0619] 使用图116～图127，说明本发明的实施方式12所涉及的半导体装置10L的概要。半导体装置10L具有沟道长度短的第一晶体管20L以及沟道长度长的第二晶体管30L。另外，沟道长度短的第一晶体管20L是与图98以及图99所示的实施方式10的半导体装置10J同样的构造。从而，在以下的说明中，省略第一晶体管20L的特征的说明，说明沟道长度长的第二晶体管30L。

[0620] 第二晶体管30L与图73以及图74所示的第二晶体管30G类似，但开口部256L在上部电极240L处停止而没有到达绝缘层230L之处、以及在设置了开口部256L的区域中没有配置与图73所示的接触焊盘224G对应的接触焊盘之处上与第二晶体管30G不同。在以下的说明中，省略与半导体装置10G共通的半导体装置10L的特征的说明，说明上述的不同点。另外，在以下的说明中，对具有与半导体装置10G相同的构造以及功能的要素变更同一标记(数字)之后的字母，省略详细的说明。

[0621] [第二晶体管30L的构造]

[0622] 图116以及图117是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图以及剖面图。如图116以及图117所示，第二晶体管30L的开口部256L在上部电极240L处停止。换言之，开口部256L以露出上部电极240L的上表面的方式形成，氧化物半导体层260L与上部电极240L的上表面接触。此外，开口部256L没有到达绝缘层230L，所以在开口部256L的下方没有配置接触焊盘。

[0623] [第二晶体管30L的制造方法]

[0624] 使用图118～图127，参照俯视图以及剖面图说明本发明的实施方式12所涉及的半导体装置10L的第二晶体管30L的制造方法。另外，第一晶体管20L的制造方法与实施方式6的半导体装置10J的制造方法同样，因此在此省略说明。

[0625] 图118以及图119是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极以及背栅极的工序的俯视图以及剖面图。如图119所示，在基板100L上形成基底绝缘层110L，在其上对成为下部电极220L以及背栅极222L的导电层进行成膜，通过光刻以及蚀刻而形成图118所示的下部电极220L以及背栅极222L的图案。并且，在构图后的下部电极220L上以及背栅极222L上形成绝缘层230L。在此，下部电极220L以及背栅极222L的蚀刻以与下部电极120L同样的条件来处理。

[0626] 图120以及图121是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极以及绝缘层的工序的俯视图以及剖面图。如图121所示，在图119所示的基板的整个面上对成为上部电极240L的导电层进行成膜，通过光刻以及蚀刻而形成图120所示的上部电极240L的图案。并且，在构图后的上部电极240L上形成绝缘层250L。在此，上部电极240L的蚀刻以与上部电极140L同样的条件来处理。

[0627] 图122以及图123是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的俯视图以及剖面图。如图123所示，通过对于图121所示的基板的光刻以及蚀刻，形成对绝缘层230L、250L进行开口并露出下部电极220L的开口部239L、和对绝缘层250L进行开口并露出上部电极240L的开口部256L。通过该蚀刻形成图122所示的开口部239L、256L的图案。在此，开口部239L、256L的蚀刻以与开口部139L同样的条件来处理。

[0628] 图124以及图125是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图以及剖面图。如图125所示，在图123所示的基板的整个面上对氧化物半导体层260L进行成膜，通过光刻以及蚀刻而形成图124所示的氧化物半导体层260L的图案。氧化物半导体层260L的成膜以及蚀刻能够以与实施方式1同样的方法来处理。

[0629] 图126以及图127是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图以及剖面图。如图127所示，在图125所示的基板的整个面上形成栅极绝缘层270L，通过光刻以及蚀刻，形成图126所示的开口部235L、238L、257L的图案。在此，开口部235L、238L、257L的蚀刻以与开口部135L、157L的蚀刻同样的条件来处理。

[0630] 并且，在图127所示的基板的整个面上对成为栅极电极280L、源极布线290L以及漏极布线292L的导电层进行成膜，通过光刻以及蚀刻，如图116以及图117所示，形成栅极电极280L、源极布线290L以及漏极布线292L的图案。通过上述所示的制造方法，能够形成本发明的实施方式12所涉及的第二晶体管30L。

[0631] 以上那样，根据本发明的实施方式12所涉及的半导体装置10L的制造方法，能够将沟道长度为纳米量级的第一晶体管20L以及沟道长度为微米量级的第二晶体管30L以同一制造方法来形成。此外，能够将导电层的蚀刻和绝缘层的蚀刻分别以不同的工序来处理。从而，能够减轻蚀刻装置的负担。

[0632] 〈实施方式13〉

[0633] 使用图128～图135，说明本发明的实施方式13所涉及的半导体装置10M的概要。半导体装置10M具有沟道长度短的第一晶体管20M以及沟道长度长的第二晶体管30M。另外，沟道长度短的第一晶体管20M是与图108以及图109所示的实施方式11的半导体装置10K同样的构造。从而，在以下的说明中，省略第一晶体管20M的特征的说明，说明沟道长度长的第二晶体管30M。另外，在以下的说明中，对具有与半导体装置10K相同的构造以及功能的要素变更同一标记(数字)之后的字母，省略详细的说明。

[0634] 第二晶体管30M与图116以及图117所示的第二晶体管30L类似，但开口部235M、257M的形状与第二晶体管30L不同。在以下的说明中，省略与第二晶体管30L共通的第二晶体管30M的特征的说明，说明上述的不同点。

[0635] [第二晶体管30M的构造]

[0636] 图128以及图129是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图以及剖面图。如图128以及图129所示，被设置在第二晶体管30M的绝缘层230M、250M以及栅极绝缘层270M中的开口部235M、和被设置在绝缘层250M以及栅极绝缘层270M中的开口部257M的开口部侧壁的剖面形状为台阶状。具体而言，在开口部235M、257M中，栅极绝缘层
270M的开口径分别比绝缘层250M的开口径大。换言之，开口部235M、257M中的栅极绝缘层
270M的侧壁275M、277M分别位于绝缘层250M的上表面，从绝缘层250M的上表面朝向上方延伸。开口部235M、257M的形状基于第二晶体管30M的制造方法。具体而言，绝缘层250M的开口工序和栅极绝缘层270M的开口工序在不同的定时进行，所以成为开口部235M、257M那样的形状。

[0637] [第二晶体管30M的制造方法]

[0638] 使用图130～图135，参照俯视图以及剖面图说明本发明的实施方式13所涉及的半导体装置10M的第二晶体管30M的制造方法。

[0639] 图130以及图131是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的俯视图以及剖面图。通过与实施方式12的图118～图121所示的制造方法同样的方法来形成下部电极220M、背栅极222M以及上部电极240M，通过对于该基板的光刻以及蚀刻，形成开口部235M、238M、239M、256M、257M。

[0640] 图132以及图133是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图以及剖面图。如图133所示，在图131所示的基板的整个面上对氧化物半导体层260M进行成膜，通过光刻以及蚀刻而形成图132所示的氧化物半导体层260M的图案。在此，氧化物半导体层260M被配置在开口部239M、256M的内部，开口部235M、238M、257M的氧化物半导体层260M被蚀刻。氧化物半导体层260M的成膜以及蚀刻能够以与实施方式1同样的方法来处理。

[0641] 图134以及图135是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图以及剖面图。如图135所示，在图133所示的基板的整个面上形成栅极绝缘层270M，通过光刻以及蚀刻，如图134所示，对与开口部235M、238M、257M对应的区域的栅极绝缘层270M进行开口。通过该蚀刻，在开口部235M中使下部电极220M露出，在开口部257M中使上部电极240M露出。

[0642] 并且，在图135所示的基板的整个面上对成为栅极电极280M、源极布线290M以及漏极布线292M的导电层进行成膜，通过光刻以及蚀刻，如图128以及图129所示，形成栅极电极280M、源极布线290M以及漏极布线292M的图案。通过上述所示的制造方法，能够形成本发明的实施方式13所涉及的半导体装置10M。

[0643] 以上那样，根据本发明的实施方式13所涉及的半导体装置10M的制造方法，能够将沟道长度为纳米量级的第一晶体管20M以及沟道长度为微米量级的第二晶体管30M以同一制造方法来形成。此外，能够将导电层的蚀刻和绝缘层的蚀刻分别以不同的工序来处理。从而，能够减轻蚀刻装置的负担。

[0644] 〈实施方式14〉

[0645] 使用图136～图147，说明本发明的实施方式14所涉及的半导体装置10N的概要。

[0646] [半导体装置10N的构造]

[0647] 图136以及图137是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图以及剖面图。如图136以及图137所示，半导体装置10N具有基板100N、基底绝缘层110N、下部电极120N、绝缘层130N、上部电极140N、氧化物半导体层160N、栅极绝缘层170N、栅极电极180N、源极布线190N以及漏极布线192N。

[0648] 开口部139N被设置在下部电极120N、绝缘层130N以及上部电极140N，到达基底绝缘层110N。另外，如图137所示，在基底绝缘层110N，在通过开口部139N露出的区域中设置有凹部。换言之，开口部139N对基底绝缘层110N进行部分开口，开口部139N的底部位于与下部电极120N和绝缘层130N的界面相比更靠基板100N侧。开口部135N位于绝缘层130N以及栅极绝缘层170N，到达下部电极120N。开口部177N位于栅极绝缘层170N，到达上部电极140N。

[0649] 基底绝缘层110N被配置在基板100N上。下部电极120N被配置在基底绝缘层110N上。绝缘层130N被配置在下部电极120N上以及基底绝缘层110N上。上部电极140N被配置在绝缘层130N上。在开口部139N中，在下部电极120N设置有电极侧壁322N，在绝缘层130N设置有绝缘层侧壁132N，在上部电极140N设置有电极侧壁142N。

[0650] 氧化物半导体层160N被配置在开口部139N的内部，与下部电极120N以及上部电极140N分别连接。若更详细地说明，氧化物半导体层160N被配置在基底绝缘层110N的凹部、电极侧壁322N上、绝缘层侧壁132N上以及电极侧壁142N上，与在开口部139N中露出的下部电极120N的电极侧壁322N接触从而与下部电极120N连接，与开口部139N内部的电极侧壁142N以及上部电极140N的上表面接触从而与上部电极140N连接。在图137中，氧化物半导体层
160N从电极侧壁142N连续延伸到上部电极140N的上表面。

[0651] 如图136所示，绝缘层侧壁132N具有沿着开口部139N的形状呈四边形的闭合形状。与绝缘层侧壁132N同样，电极侧壁322N、142N也具有沿着开口部139N的形状呈四边形的闭合形状。

[0652] 栅极电极180N与氧化物半导体层160N对置而配置。栅极绝缘层170N被配置在氧化物半导体层160N和栅极电极180N之间。在半导体装置10N中，被配置在绝缘层侧壁132N上的氧化物半导体层160N作为沟道而发挥作用，所以栅极电极180N至少与被配置在绝缘层侧壁132N上的氧化物半导体层160N对置而配置。此外，细节如后述，开口部139N的底部的栅极绝缘层170N的上表面位于与下部电极120N和绝缘层130N的界面相比更靠基底绝缘层110N侧。

[0653] 源极布线190N经由开口部135N而与下部电极120N连接。漏极布线192N经由开口部177N而与上部电极140N连接。另外，源极布线190N以及漏极布线192N的功能也可以相反。也就是说，也可以是布线190N作为漏极布线而发挥作用，布线192N作为源极布线而发挥作用。
另外，如图137所示，源极布线190N以及漏极布线192N以与栅极电极180N同一层形成。其中，源极布线190N以及漏极布线192N也可以以与栅极电极180N不同的层形成。

[0654] [绝缘层侧壁132N以及电极侧壁142N、322N的形状]

[0655] 在此，详细说明绝缘层侧壁132N以及电极侧壁142N、322N的形状。如图137所示，绝缘层侧壁132N以及电极侧壁142N、322N的形状都是顺锥形形状。此外，绝缘层侧壁132N以及电极侧壁142N、322N的锥形形状连续。也就是说，在与开口部139N相接的区域中，下部电极120N的上表面被绝缘层130N覆盖，绝缘层130N的上表面被上部电极140N覆盖。其中，这些侧壁的锥形形状不需要必须连续。也就是说，也可以是绝缘层130N的开口径比下部电极120N的开口径大，下部电极120N的上表面从绝缘层130N露出。同样，也可以是上部电极140N的开口径比绝缘层130N的开口径大，绝缘层130N的上表面从上部电极140N露出。此外，也可以是绝缘层侧壁132N以及电极侧壁142N、322N的锥形形状分别为不同的倾斜角。

[0656] 此外，在图137中，例示了绝缘层侧壁132N的剖面形状为直线状的顺锥形形状的构造，但不限定于该构造。例如，也可以是绝缘层侧壁132N的剖面形状为朝向上方呈凸形状的顺锥形形状，相反也可以为朝向上方呈凹形状的顺锥形形状。此外，绝缘层侧壁132N除了倾斜面朝向上方的顺锥形形状以外，也可以是垂直形状，也可以是倾斜面朝向下方的逆锥形形状。另外，关于电极侧壁142N、322N，也能够具有与上述同样的形状。绝缘层侧壁132N以及电极侧壁142N、322N既可以是同样的形状，也可以是不同的形状。

[0657] [半导体装置10N的各构件的材质]

[0658] 关于基板100N、基底绝缘层110N、下部电极120N、绝缘层130N、上部电极140N、氧化物半导体层160N、栅极绝缘层170N、栅极电极180N、源极布线190N以及漏极布线192N，能够使用与在实施方式1的说明中例示的材料相同的材料。

[0659] 以上那样，根据本发明的实施方式14所涉及的半导体装置10N，与实施方式1同样地能够以纳米量级来控制半导体装置10N的沟道长度。其结果，能够提高半导体装置10N的导通电流，能够抑制半导体装置的沟道长度的基板面内偏差。

[0660] 此外，在氧化物半导体层160N为以大面积与导电层接触的构造的情况下，有时与导电层接触的氧化物半导体层160N的物性变化。若氧化物半导体层160N的物性变化，则有时由于在制造工序中被认为是电蚀反应的现象，氧化物半导体层160N的一部分消失。根据半导体装置10N，氧化物半导体层160N与下部电极120N接触的区域限于电极侧壁322N，所以能够抑制上述的现象。另外，如图137所示，确认即使氧化物半导体层160N与下部电极120N接触的面积小，也能够实现充分低的接触电阻。

[0661] 此外，根据半导体装置10N的构造，开口部139N被设置在与下部电极120N和绝缘层130N的界面相比充分靠基底绝缘层110N侧，从而能够均匀地形成绝缘层侧壁132N处的氧化物半导体层160N以及栅极绝缘层170N的膜厚。其结果，在沟道长度方向上，能够使基于栅极电压在半导体装置10N中形成的电场均匀化，能够得到可对更陡峭的导通/截止进行切换的开关特性。

[0662] [半导体装置10N的动作]

[0663] 图136以及图137所示的半导体装置10N的动作与图1以及图2所示的半导体装置10的动作同样，所以省略详细的说明。在半导体装置10N中，也对栅极电极180N施加栅极电压，对与下部电极120N连接的源极布线190N施加源极电压，对与上部电极140N连接的漏极布线192N施加漏极电压。其中，也可以是源极电压和漏极电压相反地被施加。换言之，下部电极
120N是将氧化物半导体层160N作为沟道的晶体管的源极电极以及漏极电极的一方，上部电极140N是将氧化物半导体层160N作为沟道的晶体管的源极电极以及漏极电极的另一方。

[0664] [半导体装置10N的制造方法]

[0665] 使用图138～图147，参照俯视图以及剖面图说明本发明的实施方式14所涉及的半导体装置10N的制造方法。

[0666] 图138以及图139是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极的工序的俯视图以及剖面图。如图139所示，在基板100N上对基底绝缘层110N以及成为下部电极120N的导电层进行成膜，通过光刻以及蚀刻而形成图138所示的下部电极120N的图案。并且，在构图后的下部电极120N上形成绝缘层130N。

[0667] 图140以及图141是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图以及剖面图。如图141所示，在图139所示的基板的整个面上对成为上部电极140N的导电层进行成膜，通过光刻以及蚀刻而形成图140所示的上部电极140N的图案。

[0668] 图142以及图143是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在下部电极、上部电极、绝缘层以及基底绝缘层中形成开口部的工序的俯视图以及剖面图。如图143所示，通过对于图141所示的基板的光刻以及蚀刻，形成对上部电极140N、绝缘层130N以及下部电极120N进行开口进而在基底绝缘层110N中形成凹部的开口部139N，从而形成图142所示的开口部139N的图案。通过开口部139N的形成，形成绝缘层侧壁132N、电极侧壁142N、322N。

[0669] 在此，开口部139N的形成既可以将上部电极140N、绝缘层130N、下部电极120N以及基底绝缘层110N使用同一蚀刻条件一并蚀刻，也可以将上部电极140N、绝缘层130N、下部电极120N以及基底绝缘层110N分别以不同的蚀刻条件来处理。用于使绝缘层侧壁132N以及电极侧壁142N、322N成为锥形形状的蚀刻方法能够通过与在实施方式1中说明的绝缘层侧壁132同样的方法来形成。

[0670] 另外，在图143中，例示了以开口部139N的底部位于基底绝缘层110N的膜中的方式形成开口部139N的制造方法，但不限定于该制造方法。例如，细节如后述，也可以是以开口部139N的底部位于下部电极120N的膜中的方式形成开口部139N。此外，也可以以开口部139N的底部到达基板100N的方式形成开口部139N。

[0671] 图144以及图145是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图以及剖面图。如图145所示，在图143所示的基板的整个面上对氧化物半导体层160N进行成膜，通过光刻以及蚀刻而形成图144所示的氧化物半导体层160N的图案。氧化物半导体层160N的成膜以及蚀刻能够以与实施方式1同样的方法来处理。

[0672] 图146以及图147是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图以及剖面图。如图147所示，在图145所示的基板的整个面上形成栅极绝缘层170N，通过光刻以及蚀刻而形成图146所示的开口部135N、177N的图案。

[0673] 并且，在图147所示的基板的整个面上对成为栅极电极180N、源极布线190N以及漏极布线192N的导电层进行成膜，通过光刻以及蚀刻，如图136以及图137所示，形成栅极电极180N、源极布线190N以及漏极布线192N的图案。通过上述所示的制造方法，能够形成本发明的实施方式14所涉及的半导体装置10N。

[0674] 以上那样，根据本发明的实施方式14所涉及的半导体装置10N的制造方法，能够以纳米量级来控制绝缘层130N的膜厚、绝缘层侧壁132N的锥形角、或绝缘层130N的膜厚以及绝缘层侧壁132N的锥形角这双方。从而，能够以纳米量级来控制半导体装置10N的沟道长度，能够将沟道长度的偏差抑制到纳米量级。此外，能够在绝缘层侧壁132N以均匀的膜厚形成氧化物半导体层160N以及栅极绝缘层170N。

[0675] 〈实施方式15〉

[0676] 使用图148～图159，说明本发明的实施方式15所涉及的半导体装置10P的概要。半导体装置10P与图136以及图137所示的半导体装置10N类似，但在开口部135P以及开口部137P的形状、及在开口部137P的下方设置有接触焊盘122P之处上与半导体装置10N不同。在以下的说明中，省略与半导体装置10N共通的半导体装置10P的特征的说明，说明上述的不同点。另外，在以下的说明中，对具有半导体装置10N相同的构造以及功能的要素变更同一标记(数字)之后的字母，省略详细的说明。

[0677] [半导体装置10P的构造]

[0678] 图148以及图149是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图以及剖面图。如图148以及图149所示，半导体装置10P的开口部135P、137P分别到达基底绝缘层110P的内部。此外，在与开口部137P对应的区域中配置接触焊盘122P，开口部137P被设置为贯通接触焊盘122P。

[0679] 此外，开口部135P的开口部侧壁的剖面形状为台阶状。具体而言，在开口部135P中，栅极绝缘层170P的开口径比绝缘层130P的开口径大。换言之，开口部135P中的栅极绝缘层170P的侧壁175P位于绝缘层130P的上表面，从绝缘层130P的上表面朝向上方延伸。同样，在开口部137P中，栅极绝缘层170P的开口径比上部电极140P的开口径大。换言之，开口部137P中的栅极绝缘层170P的侧壁177P位于上部电极140P的上表面，从上部电极140P的上表面朝向上方延伸。开口部135P、137P的形状基于半导体装置10P的制造方法。具体而言，绝缘层130P的开口工序和栅极绝缘层170P的开口工序在不同的定时进行，所以成为开口部
135P、137P那样的形状。

[0680] 以上那样，根据本发明的实施方式15所涉及的半导体装置10P，能够提高半导体装置10P的导通电流，能够抑制半导体装置的沟道长度的基板面内偏差。此外，能够抑制氧化物半导体层160P和下部电极120P接触的区域中的氧化物半导体层160P的物性变化。此外，能够将半导体装置10P的漏极电流连接到与下部电极120P以及接触焊盘122P同一层的布线、与上部电极140P同一层的布线、及与漏极布线192P同一层的布线中的至少一个布线。从而，能够提高布线布局的自由度。

[0681] [半导体装置10P的制造方法]

[0682] 使用图150～图159，参照俯视图以及剖面图说明本发明的实施方式15所涉及的半导体装置10P的制造方法。

[0683] 图150以及图151是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极以及接触焊盘的工序的俯视图以及剖面图。如图151所示，在基板100P上形成基底绝缘层110P，在其上对成为下部电极120P以及接触焊盘122P的导电层进行成膜，通过光刻以及蚀刻而形成图150所示的下部电极120P以及接触焊盘122P的图案。并且，在构图后的下部电极120P上形成绝缘层130P。

[0684] 图152以及图153是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图以及剖面图。如图153所示，在图151所示的基板的整个面上对成为上部电极140P的导电层进行成膜，通过光刻以及蚀刻而形成图152所示的上部电极140P的图案。

[0685] 图154以及图155是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在下部电极、上部电极、绝缘层以及基底绝缘层中形成开口部的工序的俯视图以及剖面图。如图155所示，通过对于图153所示的基板的光刻以及蚀刻，形成：对绝缘层130P以及下部电极120P进行开口并在基底绝缘层110P中形成凹部的开口部135P；对上部电极140P、绝缘层130P以及接触焊盘122P进行开口并在基底绝缘层110P中形成凹部的开口部137P；对上部电极140P、绝缘层130P以及下部电极120P进行开口并在基底绝缘层110P中形成凹部的开口部139P。通过该蚀刻，形成图154所示的开口部135P、137P以及139P的图案。

[0686] 通过开口部139P的形成，形成下部电极120P的电极侧壁322P、绝缘层130P的绝缘层侧壁132P、以及上部电极140P的电极侧壁142P。在此，开口部135P、137P以及139P的形成既可以将上部电极140P、绝缘层130P以及下部电极120P(或接触焊盘122P)使用同一蚀刻条件一并蚀刻，也可以将各层以不同的蚀刻条件来处理。

[0687] 图156以及图157是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图以及剖面图。如图157所示，在图155所示的基板的整个面上对氧化物半导体层160P进行成膜，通过光刻以及蚀刻而形成图156所示的氧化物半导体层160P的图案。在此，氧化物半导体层160P被配置在开口部139P的内部，开口部135P、137P的氧化物半导体层160P被蚀刻。氧化物半导体层160P的成膜以及蚀刻能够以与实施方式1同样的方法来处理。

[0688] 图158以及图159是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图以及剖面图。如图159所示，在图157所示的基板的整个面上形成栅极绝缘层170P，通过光刻以及蚀刻，如图158所示，对与开口部135P、137P对应的区域的栅极绝缘层170P进行开口。通过该蚀刻，在开口部135P中使下部电极120P的侧壁露出，在开口部137P中使上部电极140P的侧壁以及接触焊盘
122P的侧壁露出。

[0689] 并且，在图159所示的基板的整个面上对成为栅极电极180P、源极布线190P以及漏极布线192P的导电层进行成膜，通过光刻以及蚀刻，如图148以及图149所示，形成栅极电极180P、源极布线190P以及漏极布线192P的图案。通过上述所示的制造方法，能够形成本发明的实施方式15所涉及的半导体装置10P。

[0690] 以上那样，根据本发明的实施方式15所涉及的半导体装置10P的制造方法，能够以纳米量级来控制半导体装置10P的沟道长度，能够将沟道长度的偏差抑制到纳米量级。此外，通过配置有接触焊盘122P，从而能够抑制在形成开口部137P时开口部137P底部的基底绝缘层110P被过度蚀刻。此外，能够在绝缘层侧壁132P处以均匀的膜厚形成氧化物半导体层160P以及栅极绝缘层170P。

[0691] 〈实施方式16〉

[0692] 使用图160～图171，说明本发明的实施方式16所涉及的半导体装置10R的概要。半导体装置10R具有沟道长度短的第一晶体管20R以及沟道长度长的第二晶体管30R。另外，沟道长度短的第一晶体管20R是与图136以及图137所示的实施方式14的半导体装置10N同样的构造。从而，在以下的说明中，省略第一晶体管20R的特征的说明，说明沟道长度长的第二晶体管30R。另外，在以下的说明中，对具有与半导体装置10N相同的构造以及功能的要素变更同一标记(数字)之后的字母，省略详细的说明。

[0693] [第二晶体管30R的构造]

[0694] 图160以及图161是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图以及剖面图。如图160以及图161所示，第二晶体管30R具有基板100R、基底绝缘层110R、下部电极220R、背栅极222R、接触焊盘224R、绝缘层230R、上部电极240R、氧化物半导体层260R、栅极绝缘层270R、栅极电极280R、源极布线290R以及漏极布线292R。基板100R以及基底绝缘层110R在第一晶体管20R以及第二晶体管30R中共通，从第一晶体管20R连续延伸到第二晶体管30R。

[0695] 开口部235R被设置在绝缘层230R以及栅极绝缘层270R，到达下部电极220R。开口部239R被设置在绝缘层230R以及下部电极220R，在基底绝缘层110R中形成凹部。开口部236R被设置在上部电极240R、绝缘层230R以及接触焊盘224R，在基底绝缘层110R中形成凹部。开口部277R被设置在栅极绝缘层270R，到达上部电极240R。

[0696] 下部电极220R、背栅极222R以及接触焊盘224R被配置在基底绝缘层110R上。绝缘层230R被配置在下部电极220R上、背栅极222R上、接触焊盘224R上以及基底绝缘层110R上。上部电极240R被配置在绝缘层230R上，在俯视时从下部电极220R隔离而配置。氧化物半导体层260R在下部电极220R和上部电极240R之间的区域中被配置在绝缘层230R上。此外，氧化物半导体层260R经由开口部239R而与下部电极220R连接，以骑在上部电极240R之上的方式在上部电极240R的侧面以及上表面与上部电极240R连接。此外，氧化物半导体层260R还经由开口部236R与接触焊盘224R连接。

[0697] 背栅极222R隔着绝缘层230R与氧化物半导体层260R对置。换言之，背栅极222R在氧化物半导体层260R和栅极电极280R对置的区域的至少一部分区域中相对于氧化物半导体层260R被配置在与栅极电极280R相反侧。此外，绝缘层230R被配置在氧化物半导体层260R和背栅极222R之间。另外，也可以省略背栅极222R。

[0698] 栅极电极280R在下部电极220R和上部电极240R之间的区域中与氧化物半导体层260R对置而配置。栅极绝缘层270R被配置在氧化物半导体层260R和栅极电极280R之间。在第二晶体管30R中，下部电极220R和上部电极240R之间的区域的氧化物半导体层260R作为沟道而发挥作用。

[0699] 源极布线290R经由开口部235R而与下部电极220R连接。漏极布线292R经由开口部277R而与上部电极240R连接。另外，源极布线290R以及漏极布线292R的功能也可以相反。也就是说，也可以是布线290R作为漏极布线而发挥作用，布线292R作为源极布线而发挥作用。

[0700] 在此，说明第一晶体管20R以及第二晶体管30R的各层的关系。下部电极220R、背栅极222R以及接触焊盘224R为与下部电极120R同一层，都与基底绝缘层110R相接而配置。绝缘层230R为与绝缘层130R同一层，绝缘层230R与绝缘层130R连续。同样，上部电极140R以及上部电极240R、氧化物半导体层160R以及氧化物半导体层260R、栅极绝缘层170R以及栅极绝缘层270R、栅极电极180R以及栅极电极280R、源极布线190R以及源极布线290R、及漏极布线192R以及漏极布线292R分别是同一层。

[0701] [第二晶体管30R的动作]

[0702] 图160以及图161所示的第二晶体管30R的动作与图27以及图28所示的第二晶体管30C的动作同样，所以省略详细的说明。在第二晶体管30R中，也对栅极电极280R施加栅极电压，对与下部电极220R连接的源极布线290R施加源极电压，对与上部电极240R连接的漏极布线292R施加漏极电压。其中，也可以是源极电压和漏极电压相反地被施加。换言之，下部电极220R是将氧化物半导体层260R作为沟道的晶体管的源极电极以及漏极电极的一方，上部电极240R是将氧化物半导体层260R作为沟道的晶体管的源极电极以及漏极电极的另一方。另外，对背栅极222R施加与上述的栅极电压独立的辅助栅极电压，对第二晶体管30R的阈值(Vth)进行控制。

[0703] [第二晶体管30R的制造方法]

[0704] 使用图162～图171，参照俯视图以及剖面图说明本发明的实施方式16所涉及的半导体装置10R的第二晶体管30R的制造方法。另外，第一晶体管20R的制造方法与实施方式14的半导体装置10N的制造方法同样，所以在此省略说明。

[0705] 图162以及图163是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极、背栅极以及接触焊盘的工序的俯视图以及剖面图。如图163所示，在基板100R上形成基底绝缘层110R，在其上对成为下部电极220R、背栅极222R以及接触焊盘224R的导电层进行成膜，通过光刻以及蚀刻而形成图162所示的下部电极220R、背栅极222R以及接触焊盘224R的图案。并且，在构图后的下部电极220R上、背栅极222R上以及接触焊盘224R上形成绝缘层230R。在此，下部电极220R、背栅极222R以及接触焊盘224R的蚀刻以与下部电极120R同样的条件来处理。

[0706] 图164以及图165是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图以及剖面图。如图165所示，在图163所示的基板的整个面上对成为上部电极240R的导电层进行成膜，通过光刻以及蚀刻而形成图164所示的上部电极240R的图案。在此，上部电极240R的蚀刻以与上部电极140R同样的条件来处理。

[0707] 图166以及图167是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在下部电极、上部电极、绝缘层以及基底绝缘层中形成开口部的工序的俯视图以及剖面图。如图167所示，通过对于图165所示的基板的光刻以及蚀刻，形成：对绝缘层230R以及下部电极220R进行开口进而在基底绝缘层110R中形成凹部的开口部239R；对上部电极240R、绝缘层230R以及接触焊盘224R进行开口进而在基底绝缘层110R中形成凹部的开口部236R，从而形成图166所示的开口部236R、239R的图案。在此，开口部236R、239R的蚀刻以与开口部139R同样的条件来处理。

[0708] 图168以及图169是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图以及剖面图。如图169所示，在图167所示的基板的整个面上对氧化物半导体层260R进行成膜，通过光刻以及蚀刻而形成图168所示的氧化物半导体层260R的图案。氧化物半导体层260R的成膜以及蚀刻能够以与实施方式1同样的方法来处理。

[0709] 图170以及图171是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图以及剖面图。如图171所示，在图169所示的基板的整个面上形成栅极绝缘层270R，通过光刻以及蚀刻，形成图170所示的开口部235R、238R、277R的图案。在此，开口部235R、238R、277R的蚀刻以与开口部135R、177R的蚀刻同样的条件来处理。

[0710] 并且，在图171所示的基板的整个面上对成为栅极电极280R、源极布线290R以及漏极布线292R的导电层进行成膜，通过光刻以及蚀刻而形成图160以及图161所示栅极电极280R、源极布线290R以及漏极布线292R的图案。通过上述所示的制造方法，能够形成本发明的实施方式16所涉及的第二晶体管30R。

[0711] 以上那样，根据本发明的实施方式16所涉及的半导体装置10R的制造方法，能够将沟道长度为纳米量级的第一晶体管20R以及沟道长度为微米量级的第二晶体管30R以同一制造方法来形成。

[0712] 〈实施方式17〉

[0713] 使用图172～图183，说明本发明的实施方式17所涉及的半导体装置10S的概要。半导体装置10S具有沟道长度短的第一晶体管20S以及沟道长度长的第二晶体管30S。另外，沟道长度短的第一晶体管20S是与实施方式15的半导体装置10P同样的构造。从而，在以下的说明中，省略第一晶体管20S的特征的说明，说明沟道长度长的第二晶体管30S。另外，在以下的说明中，对具有与半导体装置10P相同的构造以及功能的要素变更同一标记(数字)之后的字母，省略详细的说明。

[0714] 第二晶体管30S与图160以及图161所示的第二晶体管30R类似，但开口部235S、237S的形状与第二晶体管30R不同。在以下的说明中，省略与第二晶体管30R共通的第二晶体管30S的特征的说明，说明上述的不同点。

[0715] [第二晶体管30S的构造]

[0716] 图172以及图173是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图以及剖面图。如图172以及图173所示，第二晶体管30S的开口部235S、237S分别到达基底绝缘层110S的内部。

[0717] 此外，开口部235S的开口部侧壁的剖面形状为台阶状。具体而言，在开口部235S中，栅极绝缘层270S的开口径比绝缘层230S的开口径大。换言之，开口部235S中的栅极绝缘层270S的侧壁275S位于绝缘层230S的上表面，从绝缘层230S的上表面朝向上方延伸。开口部235S的形状基于第二晶体管30S的制造方法。具体而言，绝缘层230S的开口工序和栅极绝缘层270S的开口工序在不同的定时进行，所以成为开口部235S那样的形状。

[0718] [第二晶体管30S的制造方法]

[0719] 使用图174～图183，参照俯视图以及剖面图说明本发明的实施方式17所涉及的半导体装置10S的第二晶体管30S的制造方法。

[0720] 图174以及图175是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极、背栅极以及接触焊盘的工序的俯视图以及剖面图。如图175所示，在基板100S上形成基底绝缘层110S，在其上对成为下部电极220S、背栅极222S以及接触焊盘224S的导电层进行成膜，通过光刻以及蚀刻而形成图174所示的下部电极220S、背栅极222S以及接触焊盘224S的图案。并且，在构图后的下部电极220S上、背栅极222S上以及接触焊盘224S上形成绝缘层230S。在此，下部电极220S、背栅极222S以及接触焊盘224S的蚀刻以与下部电极120S以及接触焊盘122S同样的条件来处理。

[0721] 图176以及图177是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图以及剖面图。如图177所示，在图175所示的基板的整个面上对成为上部电极240S的导电层进行成膜，通过光刻以及蚀刻而形成图176所示的上部电极240S的图案。在此，上部电极240S的蚀刻以与上部电极140S同样的条件来处理。

[0722] 图178以及图179是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在下部电极、上部电极、绝缘层以及基底绝缘层中形成开口部的工序的俯视图以及剖面图。如图179所示，通过对于图177所示的基板的光刻以及蚀刻，形成：对绝缘层230S以及下部电极220S进行开口并在基底绝缘层110S中形成凹部的开口部235S、239S；对上部电极240S、绝缘层230S以及接触焊盘224S进行开口并在基底绝缘层110S中形成凹部的开口部
236S；对上部电极240S以及绝缘层230S进行开口并在基底绝缘层110S中形成凹部的开口部
237S。通过该蚀刻，形成图178所示的开口部235S、236S、237S、238S、239S的图案。在此，开口部235S、236S、237S、238S、239S的蚀刻以与开口部135S、137S、139S同样的条件来处理。

[0723] 图180以及图181是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图以及剖面图。如图181所示，在图179所示的基板的整个面上对氧化物半导体层260S进行成膜，通过光刻以及蚀刻而形成图180所示的氧化物半导体层260S的图案。在此，氧化物半导体层260S被配置在开口部236S、239S的内部，开口部235S、237S、238S的氧化物半导体层260S被蚀刻。氧化物半导体层260S的成膜以及蚀刻能够以与实施方式1同样的方法来处理。

[0724] 图182以及图183是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图以及剖面图。如图183所示，在图181所示的基板的整个面上形成栅极绝缘层270S，通过光刻以及蚀刻，如图182所示，对与开口部235S、237S、238S对应的区域的栅极绝缘层270S进行开口。通过该蚀刻，在开口部235S中使下部电极220S的侧壁露出，在开口部237S中使上部电极240S的侧壁露出。在此，与开口部235S、237S、238S对应的区域的栅极绝缘层270S的蚀刻以和与开口部135S以及开口部137S对应的区域的栅极绝缘层170S的蚀刻同样的条件来处理。

[0725] 并且，在图183所示的基板的整个面上对成为栅极电极280S、源极布线290S以及漏极布线292S的导电层进行成膜，通过光刻以及蚀刻，如图172以及图173所示，形成栅极电极280S、源极布线290S以及漏极布线292S的图案。通过上述所示的制造方法，能够形成本发明的实施方式17所涉及的半导体装置10S。

[0726] 以上那样，根据本发明的实施方式17所涉及的半导体装置10S的制造方法，能够将沟道长度为纳米量级的第一晶体管20S以及沟道长度为微米量级的第二晶体管30S以同一制造方法来形成。

[0727] [实施方式14～17中的开口部139T的构造]

[0728] 使用图184A，说明实施方式14～17中的开口部的构造。特别是，如图184A所示，说明到达基底绝缘层110T的开口部139T的底部与绝缘层130T的位置关系。图184A是表示本发明的一实施方式所涉及的半导体装置的开口部的构造的剖面图。如图184A所示，开口部139T的底部处的栅极绝缘层170T的上表面375T位于与下部电极120T和绝缘层130T的界面
325T相比更靠基底绝缘层110T侧。

[0729] 在使用喷溅法或CVD法在开口部的内部对氧化物半导体层160T或栅极绝缘层170T进行成膜的情况下，有时产生在开口底部的周缘部315T处氧化物半导体层160T以及栅极绝缘层170T的膜厚变得不均匀的问题。在图184A所示的构造中，被配置在绝缘层侧壁132T上的氧化物半导体层160T作为沟道而发挥作用。在图184A中，周缘部315T位于与绝缘层侧壁132T的下端(相当于界面325T)相比更靠基底绝缘层110T侧，所以能够在绝缘层侧壁132T形成均匀的膜厚的氧化物半导体层160T以及栅极绝缘层170T。

[0730] 使用图184B，说明实施方式14～17中的开口部139T的构造的变形例。图184B是表示本发明的一实施方式所涉及的半导体装置的开口部的构造的剖面图。在图184B中，开口部139T对绝缘层130T进行开口，在下部电极120T中形成凹部。氧化物半导体层160T被配置在电极侧壁142T、绝缘层侧壁132T、以及包含电极侧壁122T的下部电极120T的凹部。在该情况下，开口部139T的底部处的栅极绝缘层170T的上表面375T也位于与下部电极120T和绝缘层130T的界面325T相比更靠基底绝缘层110T侧。

[0731] 针对具有图184B所示的开口部139T的半导体装置的构造改变说法，半导体装置也可以说成具有基底绝缘层110T、基底绝缘层110T上的下部电极120T、下部电极120T上的绝缘层130T、绝缘层130T上的上部电极140T、在开口部139T的内部以及开口部139T的底部所对应的区域设置的下部电极120T的凹部处配置且与下部电极120T以及上部电极140T连接的氧化物半导体层160T。

[0732] 另外，图184B所示的构造除了上述的实施方式14～17之外，在以下的实施方式中，能够应用于如下构造：相当于开口部139T的开口部对下部电极120T进行开口并在基底绝缘层110T中形成凹部。

[0733] 〈实施方式18〉

[0734] 使用图185A～图194，说明本发明的实施方式18所涉及的半导体装置10U的概要。半导体装置10U与图136以及图137所示的半导体装置10N类似，但在开口部139U的形状与
139N不同之处上与半导体装置10N不同。在以下的说明中，省略与半导体装置10N共通的半导体装置10U的特征的说明，说明上述的不同点。另外，在以下的说明中，对与具有半导体装置10N相同的构造以及功能的要素变更同一标记(数字)之后的字母，省略详细的说明。

[0735] [半导体装置10U的构造]

[0736] 图185A以及图185B是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图以及剖面图。如图185A以及图185B所示，被设置在半导体装置10U的下部电极120U、绝缘层130U以及上部电极140U中的开口部139U的开口部侧壁的剖面形状为台阶状。具体而言，在开口部139U中，绝缘层130U的开口径比下部电极120U的开口径大。换言之，在与开口部139U相接的区域中，下部电极120U的上表面的一部分从绝缘层130U露出。此外，换言之，绝缘层130U的侧壁132U位于下部电极120U的上表面，从下部电极120U的上表面朝向上方延伸。开口部139U的形状基于半导体装置10U的制造方法。具体而言，下部电极120U以及上部电极140U的开口工序和绝缘层130U的开口工序在不同的定时进行，所以成为开口部139U那样的形状。

[0737] 以上那样，根据本发明的实施方式18所涉及的半导体装置10U，能够提高半导体装置10U的导通电流，能够抑制半导体装置的沟道长度的基板面内偏差。此外，能够限制氧化物半导体层160U与下部电极120U接触的面积，所以能够抑制氧化物半导体层160U和下部电极120U接触的区域中的氧化物半导体层160U的大范围的物性变化。

[0738] [半导体装置10U的制造方法]

[0739] 使用图186A～图194，参照俯视图以及剖面图说明本发明的实施方式18所涉及的半导体装置10U的制造方法。

[0740] 图186A以及图186B是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极的工序的俯视图以及剖面图。如图186B所示，在基板100U上对基底绝缘层110U以及成为下部电极120U的导电层进行成膜，通过光刻以及蚀刻而形成设置了由图186A所示的电极侧壁322U包围的开口部的下部电极120U的图案。并且，在构图后的下部电极120U上形成绝缘层130U。

[0741] 图187以及图188是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图以及剖面图。如图188所示，在图186B所示的基板的整个面上对成为上部电极140U的导电层进行成膜，通过光刻以及蚀刻，如图187所示，形成设置了由电极侧壁142U包围的开口部的上部电极140U的图案。在此，调整上部电极140U相对于下部电极120U的位置，以使电极侧壁142U包围电极侧壁322U。

[0742] 图189以及图190是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层以及基底绝缘层中形成开口部的工序的俯视图以及剖面图。如图190所示，通过对于图188所示的基板的光刻以及蚀刻，将上部电极140U作为掩膜而对绝缘层130U进行开口，将下部电极120U作为掩膜而在基底绝缘层110U中形成凹部，从而形成图189所示的开口部139U的图案。具体而言，在从上部电极140U露出的绝缘层130U之中，形成对要形成开口部的区域以外施以掩膜的抗蚀剂而蚀刻。通过该蚀刻，由电极侧壁142U包围的区域的绝缘层130U、以及由电极侧壁322U包围的区域的基底绝缘层110U被蚀刻。这样，形成开口部139U。

[0743] 在该工序中仅对绝缘层进行蚀刻即可，所以能够将绝缘层130U以及基底绝缘层110U使用同一蚀刻条件一并蚀刻。另外，该工序中的蚀刻条件能够使用绝缘层130U以及基底绝缘层110U的蚀刻速率与上部电极140U以及下部电极120U的蚀刻速率的选择比大的蚀刻条件。在该工序中，上部电极140U以及下部电极120U被露出即可，因此也可以对蚀刻中的等离子体进行监视，基于由在该等离子体中检测的上部电极140U以及下部电极120U引起的信号而设定蚀刻的结束点。

[0744] 图191以及图192是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图以及剖面图。如图192所示，在图190所示的基板的整个面上对氧化物半导体层160U进行成膜，通过光刻以及蚀刻而形成图191所示的氧化物半导体层160U的图案。在此，氧化物半导体层160U被配置在开口部139U的内部。氧化物半导体层160U的成膜以及蚀刻能够以与实施方式1同样的方法来处理。

[0745] 图193以及图194是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图以及剖面图。如图194所示，在图192所示的基板的整个面上形成栅极绝缘层170U，通过光刻以及蚀刻而形成图193所示的开口部135U、177U的图案。

[0746] 并且，在图194所示的基板的整个面上对成为栅极电极180U、源极布线190U以及漏极布线192U的导电层进行成膜，通过光刻以及蚀刻，如图185A以及图185B所示，形成栅极电极180U、源极布线190U以及漏极布线192U的图案。通过上述所示的制造方法，能够形成本发明的实施方式18所涉及的半导体装置10U。

[0747] 以上那样，根据本发明的实施方式18所涉及的半导体装置10U的制造方法，能够将导电层的蚀刻和绝缘层的蚀刻分别以不同的工序来处理。从而，能够减轻蚀刻装置的负担。

[0748] 〈实施方式19〉

[0749] 使用图195～图202，说明本发明的实施方式19所涉及的半导体装置10V的概要。半导体装置10V与图185A以及图185B所示的半导体装置10U类似，但开口部135V的形状与半导体装置10U不同。在以下的说明中，省略与半导体装置10U共通的半导体装置10V的特征的说明，说明上述的不同点。另外，在以下的说明中，对具有与半导体装置10U相同的构造以及功能的要素变更同一标记(数字)之后的字母，省略详细的说明。

[0750] [半导体装置10V的构造]

[0751] 图195以及图196是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图以及剖面图。如图195以及图196所示，被设置在半导体装置10V的绝缘层130V以及栅极绝缘层170V中的开口部135V的开口部侧壁的剖面形状为台阶状。具体而言，在开口部135V中，栅极绝缘层170V的开口径比绝缘层130V的开口径大。换言之，开口部135V中的栅极绝缘层170V的侧壁175V位于绝缘层150V的上表面，从绝缘层150V的上表面朝向上方延伸。开口部
135V的形状基于半导体装置10V的制造方法。具体而言，绝缘层130V的开口工序和栅极绝缘层170V的开口工序在不同的定时进行，所以成为开口部135V那样的形状。

[0752] 以上那样，根据本发明的实施方式19所涉及的半导体装置10V，能够提高半导体装置10V的导通电流，能够抑制半导体装置的沟道长度的基板面内偏差。此外，能够抑制氧化物半导体层160V和下部电极120V接触的区域中的氧化物半导体层160V的大范围的物性变化。

[0753] [半导体装置10V的制造方法]

[0754] 使用图197～图202，参照俯视图以及剖面图说明本发明的实施方式19所涉及的半导体装置10V的制造方法。

[0755] 图197以及图198是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的俯视图以及剖面图。通过与实施方式18的图186A～图188所示的制造方法同样的方法形成具有电极侧壁142V的上部电极140V以及具有电极侧壁
322V的下部电极120V，通过对于该基板的光刻以及蚀刻，形成开口部135V、139V。

[0756] 图199以及图200是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图以及剖面图。如图200所示，在图198所示的基板的整个面上对氧化物半导体层160V进行成膜，通过光刻以及蚀刻而形成图199所示的氧化物半导体层160V的图案。在此，氧化物半导体层160V被配置在开口部139V的内部，开口部135V的氧化物半导体层160V被蚀刻。氧化物半导体层160V的成膜以及蚀刻能够以与实施方式1同样的方法来处理。

[0757] 图201以及图202是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图以及剖面图。如图202所示，在图200所示的基板的整个面上形成栅极绝缘层170V，通过光刻以及蚀刻，如图201所示，对与开口部135V、177V对应的区域的栅极绝缘层170V进行开口。通过该蚀刻，在开口部135V中使下部电极120V露出，在开口部177V中使上部电极140V露出。

[0758] 并且，在图202所示的基板的整个面上对成为栅极电极180V、源极布线190V以及漏极布线192V的导电层进行成膜，通过光刻以及蚀刻，如图195以及图196所示，形成栅极电极180V、源极布线190V以及漏极布线192V的图案。通过上述所示的制造方法，能够形成本发明的实施方式19所涉及的半导体装置10V。

[0759] 以上那样，根据本发明的实施方式19所涉及的半导体装置10V的制造方法，能够将导电层的蚀刻和绝缘层的蚀刻分别以不同的工序来处理。从而，能够减轻蚀刻装置的负担。此外，能够在绝缘层侧壁132V以均匀的膜厚形成氧化物半导体层160V以及栅极绝缘层
170V。

[0760] 〈实施方式20〉

[0761] 使用图203～图214，说明本发明的实施方式20所涉及的半导体装置10W的概要。半导体装置10W具有沟道长度短的第一晶体管20W以及沟道长度长的第二晶体管30W。另外，沟道长度短的第一晶体管20W是与图185A以及图185B所示的实施方式18的半导体装置10U同样的构造。从而，在以下的说明中，省略第一晶体管20W的特征的说明，说明沟道长度长的第二晶体管30W。

[0762] 第二晶体管30W与图160以及图161所示的第二晶体管30R类似，但在开口部239W的形状不同之处、以及没有设置第二晶体管30R的开口部236R之处上与第二晶体管30R不同。在以下的说明中，省略与半导体装置10R共通的半导体装置10W的特征的说明，说明上述的不同点。另外，在以下的说明中，对具有与半导体装置10R相同的构造以及功能的要素变更同一标记(数字)之后的字母，省略详细的说明。

[0763] [第二晶体管30W的构造]

[0764] 图203以及图204是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图以及剖面图。如图203以及图204所示，第二晶体管30W的开口部239W与第一晶体管20W的开口部139W同样，开口部侧壁的剖面形状为台阶状。此外，第二晶体管30W没有设置图161所示的第二晶体管30R的开口部236R以及接触焊盘224R，而是氧化物半导体层260W以骑在上部电极240W之上的方式在上部电极240W的侧面以及上表面与上部电极240W连接。其中，在第二晶体管30W中，也可以设置有第二晶体管30R所示的开口部236R以及接触焊盘224R。

[0765] [第二晶体管30W的制造方法]

[0766] 使用图205～图214，参照俯视图以及剖面图说明本发明的实施方式20所涉及的半导体装置10W的第二晶体管30W的制造方法。另外，第一晶体管20W的制造方法与实施方式18的半导体装置10U的制造方法同样，所以在此省略说明。

[0767] 图205以及图206是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极以及背栅极的工序的俯视图以及剖面图。如图206所示，在基板100W上形成基底绝缘层110W，在其上对成为下部电极220W以及背栅极222W的导电层进行成膜，通过光刻以及蚀刻而形成设置了图205所示的开口部229W的下部电极220W以及背栅极222W的图案。在此，下部电极220W以及背栅极222W的蚀刻以与下部电极120W同样的条件来处理。

[0768] 图207以及图208是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图以及剖面图。如图208所示，在图206所示的基板的整个面上对成为上部电极240W的导电层进行成膜，通过光刻以及蚀刻而形成图207所示的上部电极240W的图案。

[0769] 图209以及图210是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的俯视图以及剖面图。如图210所示，通过对于图208所示的基板的光刻以及蚀刻，形成对绝缘层230W进行开口进而在基底绝缘层110W中形成凹部的开口部239W。通过该蚀刻形成图209所示的开口部239W的图案。具体而言，在从上部电极240W露出的绝缘层230W之中，形成对要形成开口部239W的区域以外施以掩膜的抗蚀剂而蚀刻。另外，在图209以及图210中，将被设置在绝缘层230W的开口部和被设置在下部电极220W的开口部一并作为开口部239W来显示。在此，开口部239W的蚀刻以与开口部139W同样的条件来处理。

[0770] 图211以及图212是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图以及剖面图。如图212所示，在图210所示的基板的整个面上对氧化物半导体层260W进行成膜，通过光刻以及蚀刻而形成图211所示的氧化物半导体层260W的图案。氧化物半导体层260W的成膜以及蚀刻能够以与实施方式1同样的方法来处理。

[0771] 图213以及图214是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图以及剖面图。如图214所示，在图212所示的基板的整个面上形成栅极绝缘层270W，通过光刻以及蚀刻，形成图213所示的开口部235W、238W、277W的图案。在此，开口部235W、238W、277W的蚀刻以与开口部135W、157W的蚀刻同样的条件来处理。

[0772] 并且，在图214所示的基板的整个面上对成为栅极电极280W、源极布线290W以及漏极布线292W的导电层进行成膜，通过光刻以及蚀刻而形成图203以及图204所示栅极电极280W、源极布线290W以及漏极布线292W的图案。通过上述所示的制造方法，能够形成本发明的实施方式20所涉及的第二晶体管30W。

[0773] 以上那样，根据本发明的实施方式20所涉及的半导体装置10W的制造方法，能够将沟道长度为纳米量级的第一晶体管20W以及沟道长度为微米量级的第二晶体管30W以同一制造方法来形成。此外，能够将导电层的蚀刻和绝缘层的蚀刻分别以不同的工序来处理。从而，能够减轻蚀刻装置的负担。

[0774] 〈实施方式21〉

[0775] 使用图215～图222，说明本发明的实施方式21所涉及的半导体装置10X的概要。半导体装置10X具有沟道长度短的第一晶体管20X以及沟道长度长的第二晶体管30X。另外，沟道长度短的第一晶体管20X是与图195以及图196所示的实施方式19的半导体装置10V同样的构造。从而，在以下的说明中，省略第一晶体管20X的特征的说明，说明沟道长度长的第二晶体管30X。另外，在以下的说明中，对具有与半导体装置10V相同的构造以及功能的要素变更同一标记(数字)之后的字母，省略详细的说明。

[0776] 第二晶体管30X与图203以及图204所示的第二晶体管30W类似，但开口部235X的形状与第二晶体管30W不同。在以下的说明中，省略与第二晶体管30W共通的第二晶体管30X的特征的说明，说明上述的不同点。

[0777] [第二晶体管30X的构造]

[0778] 图215以及图216是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图以及剖面图。如图215以及图216所示，被设置在第二晶体管30X的绝缘层230X以及栅极绝缘层270X中的开口部235X的开口部侧壁的剖面形状为台阶状。具体而言，在开口部235X中，栅极绝缘层270X的开口径比绝缘层230X的开口径大。换言之，开口部235X中的栅极绝缘层270X的侧壁275X位于绝缘层230X的上表面，从绝缘层230X的上表面朝向上方延伸。开口部
235X的形状基于第二晶体管30X的制造方法。具体而言，绝缘层230X的开口工序和栅极绝缘层270X的开口工序在不同的定时进行，所以成为开口部235X那样的形状。

[0779] [第二晶体管30X的制造方法]

[0780] 使用图217～图222，参照俯视图以及剖面图说明本发明的实施方式21所涉及的半导体装置10X的第二晶体管30X的制造方法。

[0781] 图217以及图218是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的俯视图以及剖面图。通过与实施方式20的图205～图208所示的制造方法同样的方法形成下部电极220X以及上部电极240X，通过对于该基板的光刻以及蚀刻，形成开口部235X、238X、239X。

[0782] 图219以及图220是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图以及剖面图。如图220所示，在图218所示的基板的整个面上对氧化物半导体层260X进行成膜，通过光刻以及蚀刻而形成图219所示的氧化物半导体层260X的图案。在此，氧化物半导体层260X被配置在开口部239X的内部，开口部235X、238X的氧化物半导体层260X被蚀刻。氧化物半导体层260X的成膜以及蚀刻能够以与实施方式1同样的方法来处理。

[0783] 图221以及图222是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图以及剖面图。如图222所示，在图220所示的基板的整个面上形成栅极绝缘层270X，通过光刻以及蚀刻，如图221所示，对与开口部235X、238X、277X对应的区域的栅极绝缘层270X进行开口。通过该蚀刻，在开口部235X中使下部电极220X露出，在开口部277X中使上部电极240X露出。

[0784] 并且，在图222所示的基板的整个面上对成为栅极电极280X、源极布线290X以及漏极布线292X的导电层进行成膜，通过光刻以及蚀刻，如图215以及图216所示，形成栅极电极280X、源极布线290X以及漏极布线292X的图案。通过上述所示的制造方法，能够形成本发明的实施方式21所涉及的半导体装置10X。

[0785] 以上那样，根据本发明的实施方式21所涉及的半导体装置10X的制造方法，能够将沟道长度为纳米量级的第一晶体管20X以及沟道长度为微米量级的第二晶体管30X以同一制造方法来形成。此外，能够将导电层的蚀刻和绝缘层的蚀刻分别以不同的工序来处理。从而，能够减轻蚀刻装置的负担。

[0786] 〈实施方式22〉

[0787] 使用图223～图234，说明本发明的实施方式22所涉及的半导体装置10Y的概要。

[0788] [半导体装置10Y的构造]

[0789] 图223以及图224是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图以及剖面图。如图223以及图224所示，半导体装置10Y具有基板100Y、基底绝缘层110Y、下部电极120Y、绝缘层130Y、上部电极140Y、绝缘层150Y、氧化物半导体层160Y、栅极绝缘层170Y、栅极电极180Y、源极布线190Y以及漏极布线192Y。

[0790] 开口部139Y被设置在下部电极120Y、绝缘层130Y、上部电极140Y以及绝缘层150Y，到达基底绝缘层110Y。另外，如图224所示，在基底绝缘层110Y，在通过开口部139Y露出的区域中设置有凹部。换言之，开口部139Y对基底绝缘层110Y进行部分开口，开口部139Y的底部位于与下部电极120Y和绝缘层130Y的界面相比更靠基板100Y侧。开口部135Y被设置在绝缘层130Y、150Y以及栅极绝缘层170Y，到达下部电极120Y。开口部157Y被设置在绝缘层150Y以及栅极绝缘层170Y，到达上部电极140Y。

[0791] 基底绝缘层110Y被配置在基板100Y上。下部电极120Y被配置在基底绝缘层110Y上。绝缘层130Y被配置在下部电极120Y上以及基底绝缘层110Y上。上部电极140Y被配置在绝缘层130Y上。绝缘层150Y被配置在上部电极140Y上以及绝缘层130Y上。在开口部139Y中，在下部电极120Y设置有电极侧壁322Y，在绝缘层130Y设置有绝缘层侧壁132Y，在上部电极140Y设置有电极侧壁142Y，在绝缘层150Y设置有绝缘层侧壁152Y。

[0792] 氧化物半导体层160Y被配置在开口部139Y的内部，与下部电极120Y以及上部电极140Y分别连接。若更详细地说明，氧化物半导体层160Y被配置在基底绝缘层110Y的凹部、电极侧壁322Y上、绝缘层侧壁132Y上、电极侧壁142Y上以及绝缘层侧壁152Y上，与在开口部
139Y中露出的下部电极120Y的电极侧壁322Y接触从而与下部电极120Y连接，与开口部139Y内部的电极侧壁142Y接触从而与上部电极140Y连接。在图224中，氧化物半导体层160Y从绝缘层侧壁152Y连续延伸至绝缘层150Y的上表面。也就是说，氧化物半导体层160Y被配置在绝缘层150Y上。

[0793] 如图223所示，绝缘层侧壁132Y具有沿着开口部139Y的形状呈四边形的闭合形状。与绝缘层侧壁132Y同样，电极侧壁322Y、142Y以及绝缘层侧壁152Y也具有沿着开口部139Y的形状呈四边形的闭合形状。

[0794] 栅极电极180Y与氧化物半导体层160Y对置而配置。栅极绝缘层170Y被配置在氧化物半导体层160Y和栅极电极180Y之间。在半导体装置10Y中，被配置在绝缘层侧壁132Y上的氧化物半导体层160Y作为沟道而发挥作用，所以栅极电极180Y至少与被配置在绝缘层侧壁132Y上的氧化物半导体层160Y对置而配置。此外，开口部139Y的底部处的栅极绝缘层170Y的上表面位于与下部电极120Y和绝缘层130Y的界面相比更靠基底绝缘层110Y侧。

[0795] 源极布线190Y经由开口部135Y而与下部电极120Y连接。漏极布线192Y经由开口部157Y而与上部电极140Y连接。另外，源极布线190Y以及漏极布线192Y的功能也可以相反。也就是说，也可以是布线190Y作为漏极布线而发挥作用，布线192Y作为源极布线而发挥作用。
另外，如图224所示，源极布线190Y以及漏极布线192Y以与栅极电极180Y同一层形成。其中，源极布线190Y以及漏极布线192Y也可以以与栅极电极180Y不同的层形成。

[0796] [绝缘层侧壁132Y、152Y以及电极侧壁142Y、322Y的形状]

[0797] 在此，详细说明绝缘层侧壁132Y、152Y以及电极侧壁142Y、322Y的形状。如图224所示，绝缘层侧壁132Y、152Y以及电极侧壁142Y、322Y的形状都是顺锥形形状。此外，绝缘层侧壁132Y、152Y以及电极侧壁142Y、322Y的锥形形状连续。也就是说，在与开口部139Y相接的区域中，基底绝缘层110Y的上表面被下部电极120Y覆盖，下部电极120Y的上表面被绝缘层130Y覆盖，绝缘层130Y的上表面被上部电极140Y覆盖，上部电极140Y的上表面被绝缘层
150Y覆盖。其中，这些侧壁的锥形形状不需要必须连续。例如，也可以是绝缘层130Y的开口径比下部电极120Y的开口径大，下部电极120Y的上表面从绝缘层130Y露出。此外，绝缘层侧壁132Y、152Y以及电极侧壁142Y、322Y的锥形形状也可以分别为不同的倾斜角。

[0798] 此外，在图224中，例示了绝缘层侧壁132Y的剖面形状为直线状的顺锥形形状的构造，但不限定于该构造。例如，也可以是绝缘层侧壁132Y的剖面形状为朝向上方呈凸形状的顺锥形形状，相反也可以是朝向上方呈凹形状的顺锥形形状。此外，绝缘层侧壁132Y除了倾斜面朝向上方的顺锥形形状以外，也可以是垂直形状，也可以是倾斜面朝向下方的逆锥形形状。另外，关于电极侧壁142Y、322Y以及绝缘层侧壁152Y，也能够具有与上述同样的形状。绝缘层侧壁132Y、152Y以及电极侧壁142Y、322Y既可以是同样的形状，也可以是不同的形状。

[0799] [半导体装置10Y的各构件的材质]

[0800] 关于基板100Y、基底绝缘层110Y、下部电极120Y、绝缘层130Y、上部电极140Y、绝缘层150Y、氧化物半导体层160Y、栅极绝缘层170Y、栅极电极180Y、源极布线190Y以及漏极布线192Y，能够使用与在实施方式1的说明中例示的材料相同的材料。

[0801] 以上那样，根据本发明的实施方式22所涉及的半导体装置10Y，能够与实施方式1同样地以纳米量级来控制半导体装置10Y的沟道长度。其结果，能够提高半导体装置10Y的导通电流，能够抑制半导体装置的沟道长度的基板面内偏差。此外，与实施方式14同样地，能够抑制在氧化物半导体层160Y与下部电极120Y及上部电极140Y接触的区域中的氧化物半导体层160Y的物性变化。此外，能够均匀地形成沟道区域中的氧化物半导体层160Y以及栅极绝缘层170Y的膜厚。此外，能够减小与上部电极140Y同一层的布线和与栅极电极180Y同一层的布线相交叉的区域中的寄生电容。

[0802] [半导体装置10Y的动作]

[0803] 图223以及图224所示的半导体装置10Y的动作与图1以及图2所示的半导体装置10的动作同样，所以省略详细的说明。在半导体装置10Y中，也对栅极电极180Y施加栅极电压，对与下部电极120Y连接的源极布线190Y施加源极电压，对与上部电极140Y连接的漏极布线192Y施加漏极电压。其中，也可以是源极电压和漏极电压相反地被施加。换言之，下部电极
120Y是将氧化物半导体层160Y作为沟道的晶体管的源极电极以及漏极电极的一方，上部电极140Y是将氧化物半导体层160Y作为沟道的晶体管的源极电极以及漏极电极的另一方。

[0804] [半导体装置10Y的制造方法]

[0805] 使用图225～图234，参照俯视图以及剖面图说明本发明的实施方式22所涉及的半导体装置10Y的制造方法。

[0806] 图225以及图226是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极的工序的俯视图以及剖面图。如图226所示，在基板100Y上对基底绝缘层110Y以及成为下部电极120Y的导电层进行成膜，通过光刻以及蚀刻而形成图225所示的下部电极120Y的图案。并且，在构图后的下部电极120Y上形成绝缘层130Y。

[0807] 图227以及图228是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图以及剖面图。如图228所示，在图226所示的基板的整个面上对成为上部电极140Y的导电层进行成膜，通过光刻以及蚀刻而形成图227所示的上部电极140Y的图案。并且，在构图后的上部电极140Y上形成绝缘层150Y。

[0808] 图229以及图230是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在下部电极、上部电极、绝缘层以及基底绝缘层中形成开口部的工序的俯视图以及剖面图。如图230所示，通过对于图228所示的基板的光刻以及蚀刻，形成对上部电极140Y、绝缘层130Y、150Y以及下部电极120Y进行开口进而在基底绝缘层110Y中形成凹部的开口部139Y，从而形成图229所示的开口部139Y的图案。通过开口部139Y的形成，形成绝缘层侧壁
132Y、152Y以及电极侧壁142Y、322Y。

[0809] 在此，开口部139Y的形成既可以将上部电极140Y、绝缘层130Y、150Y、下部电极120Y以及基底绝缘层110Y使用同一蚀刻条件一并蚀刻，也可以将上部电极140Y、绝缘层
130Y、150Y、下部电极120Y以及基底绝缘层110Y分别以不同的蚀刻条件来处理。用于使绝缘层侧壁132Y、152Y以及电极侧壁142Y、322Y成为锥形形状的蚀刻方法能够通过与在实施方式1中说明的绝缘层侧壁132同样的方法来形成。

[0810] 另外，在图230中，例示了以开口部139Y的底部位于基底绝缘层110Y的膜中的方式形成开口部139Y的制造方法，但不限定于该制造方法。例如，如图184B所示，也可以以开口部139N的底部位于下部电极120N的膜中的方式形成开口部139N。此外，也可以以开口部139N的底部到达基板100N的方式形成开口部139N。

[0811] 图231以及图232是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图以及剖面图。如图232所示，在图230所示的基板的整个面上对氧化物半导体层160Y进行成膜，通过光刻以及蚀刻而形成图231所示的氧化物半导体层160Y的图案。氧化物半导体层160Y的成膜以及蚀刻能够以与实施方式1同样的方法来处理。

[0812] 图233以及图234是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图以及剖面图。如图234所示，在图232所示的基板的整个面上形成栅极绝缘层170Y，通过光刻以及蚀刻而形成图233所示的开口部135Y、157Y的图案。

[0813] 并且，在图234所示的基板的整个面上对成为栅极电极180Y、源极布线190Y以及漏极布线192Y的导电层进行成膜，通过光刻以及蚀刻，如图223以及图224所示，形成栅极电极180Y、源极布线190Y以及漏极布线192Y的图案。通过上述所示的制造方法，能够形成本发明的实施方式22所涉及的半导体装置10Y。

[0814] 以上那样，根据本发明的实施方式22所涉及的半导体装置10Y的制造方法，能够以纳米量级来控制绝缘层130Y的膜厚、绝缘层侧壁132Y的锥形角、或绝缘层130Y的膜厚以及绝缘层侧壁132Y的锥形角这双方。从而，能够以纳米量级来控制半导体装置10Y的沟道长度，能够将沟道长度的偏差抑制到纳米量级。此外，能够在绝缘层侧壁132Y处以均匀的膜厚形成氧化物半导体层160Y以及栅极绝缘层170Y。

[0815] 〈实施方式23〉

[0816] 使用图235～图246，说明本发明的实施方式23所涉及的半导体装置10Z的概要。半导体装置10Z与图223以及图224所示的半导体装置10Y类似，但开口部135Z、137Z的形状与半导体装置10Y不同。在以下的说明中，省略与半导体装置10Y共通的半导体装置10Z的特征的说明，说明上述的不同点。另外，在以下的说明中，对具有与半导体装置10Y相同的构造以及功能的要素变更同一标记(数字)之后的字母，省略详细的说明。

[0817] [半导体装置10Z的构造]

[0818] 图235以及图236是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图以及剖面图。如图235以及图236所示，半导体装置10Z的开口部135Z、137Z分别到达基底绝缘层110Z的内部。此外，在与开口部137Z对应的区域中配置接触焊盘122Z，开口部137Z以贯通接触焊盘122Z的方式被设置。

[0819] 此外，开口部135Z、137Z的开口部侧壁的剖面形状为台阶状。具体而言，在开口部135Z、137Z中，栅极绝缘层170Z的开口径分别比绝缘层150Z的开口径大。换言之，开口部
135Z、137Z中的栅极绝缘层170Z的侧壁175Z、177Z分别位于绝缘层150Z的上表面，从绝缘层
150Z的上表面朝向上方延伸。开口部135Z、137Z的形状基于半导体装置10Z的制造方法。具体而言，绝缘层150Z的开口工序和栅极绝缘层170Z的开口工序在不同的定时进行，所以成为开口部135Z、137Z那样的形状。

[0820] 以上那样，根据本发明的实施方式23所涉及的半导体装置10Z，能够提高半导体装置10Z的导通电流，能够抑制半导体装置的沟道长度的基板面内偏差。此外，能够抑制氧化物半导体层160Z的物性变化。此外，能够减小与上部电极140Z同一层的布线和与栅极电极180Z同一层的布线相交叉的区域中的寄生电容。此外，能够将半导体装置10Z的漏极电流连接到与下部电极120Z以及接触焊盘122Z同一层的布线、与上部电极140Z同一层的布线、及与漏极布线192Z同一层的布线中的至少一个布线。从而，能够提高布线布局的自由度。

[0821] [半导体装置10Z的制造方法]

[0822] 使用图237～图246，参照俯视图以及剖面图说明本发明的实施方式23所涉及的半导体装置10Z的制造方法。

[0823] 图237以及图238是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极以及接触焊盘的工序的俯视图以及剖面图。如图238所示，在基板100Z上形成基底绝缘层110Z，在其上对成为下部电极120Z以及接触焊盘122Z的导电层进行成膜，通过光刻以及蚀刻而形成图237所示的下部电极120Z以及接触焊盘122Z的图案。并且，在构图后的下部电极120Z上形成绝缘层130Z。

[0824] 图239以及图240是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图以及剖面图。如图240所示，在图238所示的基板的整个面上对成为上部电极140Z的导电层进行成膜，通过光刻以及蚀刻而形成图239所示的上部电极140Z的图案。并且，在构图后的上部电极140Z上形成绝缘层150Z。

[0825] 图241以及图242是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在下部电极、上部电极、绝缘层以及基底绝缘层中形成开口部的工序的俯视图以及剖面图。如图242所示，通过对于图240所示的基板的光刻以及蚀刻，形成：对绝缘层130Z、150Z以及下部电极120Z进行开口并在基底绝缘层110Z中形成凹部的开口部135Z；对上部电极140Z、绝缘层130Z、150Z以及接触焊盘122Z进行开口并在基底绝缘层110Z中形成凹部的开口部137Z；对上部电极140Z、绝缘层130Z、150Z以及下部电极120Z进行开口并在基底绝缘层
110Z中形成凹部的开口部139Z。通过该蚀刻，形成图241所示的开口部135Z、137Z、139Z的图案。

[0826] 通过开口部139Z的形成，形成下部电极120Z的电极侧壁322Z、绝缘层130Z的绝缘层侧壁132Z、上部电极140Z的电极侧壁142Z、以及绝缘层150Z的绝缘层侧壁152Z。在此，开口部135Z、137Z、139Z的形成既可以将上部电极140Z、绝缘层130Z、150Z以及下部电极120Z(或接触焊盘122Z)使用同一蚀刻条件一并蚀刻，也可以将各层以不同的蚀刻条件来处理。

[0827] 图243以及图244是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图以及剖面图。如图244所示，在图242所示的基板的整个面上对氧化物半导体层160Z进行成膜，通过光刻以及蚀刻而形成图243所示的氧化物半导体层160Z的图案。在此，氧化物半导体层160Z被配置在开口部139Z的内部，开口部135Z、137Z的氧化物半导体层160Z被蚀刻。氧化物半导体层160Z的成膜以及蚀刻能够以与实施方式1同样的方法来处理。

[0828] 图245以及图246是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图以及剖面图。如图246所示，在图244所示的基板的整个面上形成栅极绝缘层170Z，通过光刻以及蚀刻，如图245所示，对与开口部135Z、137Z对应的区域的栅极绝缘层170Z进行开口。通过该蚀刻，在开口部135Z中使下部电极120Z的侧壁露出，在开口部137Z中使上部电极140Z的侧壁以及接触焊盘
122Z的侧壁露出。

[0829] 并且，在图246所示的基板的整个面上对成为栅极电极180Z、源极布线190Z以及漏极布线192Z的导电层进行成膜，通过光刻以及蚀刻，如图235以及图236所示，形成栅极电极180Z、源极布线190Z以及漏极布线192Z的图案。通过上述所示的制造方法，能够形成本发明的实施方式23所涉及的半导体装置10Z。

[0830] 以上那样，根据本发明的实施方式23所涉及的半导体装置10Z的制造方法，能够以纳米量级来控制半导体装置10Z的沟道长度，能够将沟道长度的偏差抑制到纳米量级。此外，通过配置有接触焊盘122Z，从而能够抑制在形成开口部137Z时开口部137Z底部的基底绝缘层110Z被过度蚀刻。此外，能够在绝缘层侧壁132Z处以均匀的膜厚形成氧化物半导体层160Z以及栅极绝缘层170Z。

[0831] 〈实施方式24〉

[0832] 使用图247～图258，说明本发明的实施方式24所涉及的半导体装置10AA的概要。半导体装置10AA具有沟道长度短的第一晶体管20AA以及沟道长度长的第二晶体管30AA。另外，沟道长度短的第一晶体管20AA是与图223以及图224所示的实施方式22的半导体装置
10Y同样的构造。从而，在以下的说明中，省略第一晶体管20AA的特征的说明，说明沟道长度长的第二晶体管30AA。另外，在以下的说明中，对具有与半导体装置10Y相同的构造以及功能的要素变更同一标记(数字)之后的字母，省略详细的说明。

[0833] [第二晶体管30AA的构造]

[0834] 图247以及图248是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图以及剖面图。如图247以及图248所示，第二晶体管30AA具有基板100AA、基底绝缘层110AA、下部电极220AA、背栅极222AA、接触焊盘224AA、绝缘层230AA、上部电极240AA、绝缘层250AA、氧化物半导体层260AA、栅极绝缘层270AA、栅极电极280AA、源极布线290AA以及漏极布线292AA。基板100AA以及基底绝缘层110AA在第一晶体管20AA以及第二晶体管30AA中共通，从第一晶体管20AA连续延伸至第二晶体管30AA。

[0835] 开口部235AA被设置在绝缘层230AA、250AA以及栅极绝缘层270AA，到达下部电极220AA。开口部239AA被设置在绝缘层230AA、250AA以及下部电极220AA，在基底绝缘层110AA中形成凹部。开口部236AA被设置在上部电极240AA、绝缘层230AA、250AA以及下部电极
220AA，在基底绝缘层110AA中形成凹部。开口部257AA被设置在绝缘层250AA以及栅极绝缘层270AA，到达上部电极240AA。

[0836] 下部电极220AA、背栅极222AA以及接触焊盘224AA被配置在基底绝缘层110AA上。绝缘层230AA被配置在下部电极220AA上、背栅极222AA上、接触焊盘224AA上以及基底绝缘层110AA上。上部电极240AA被配置在绝缘层230AA上，在俯视时从下部电极220AA隔离而配置。绝缘层250AA被配置在上部电极240AA上以及绝缘层230AA上。氧化物半导体层260AA在下部电极220AA和上部电极240AA之间的区域中被配置在绝缘层250AA上。此外，氧化物半导体层260AA经由开口部239AA而与下部电极220AA连接，经由开口部236AA而与上部电极
240AA连接。此外，氧化物半导体层260AA还经由开口部236AA而与接触焊盘224AA连接。

[0837] 背栅极222AA隔着绝缘层230AA、250AA而与氧化物半导体层260AA对置。换言之，背栅极222AA在氧化物半导体层260AA和栅极电极280AA对置的区域的至少一部分区域中相对于氧化物半导体层260AA被配置在与栅极电极280AA相反侧。此外，绝缘层230AA、250AA被配置在氧化物半导体层260AA和背栅极222AA之间。另外，也可以省略背栅极222AA。

[0838] 栅极电极280AA在下部电极220AA和上部电极240AA之间的区域中与氧化物半导体层260AA对置而配置。栅极绝缘层270AA被配置在氧化物半导体层260AA和栅极电极280AA之间。在第二晶体管30AA中，下部电极220AA和上部电极240AA之间的区域的氧化物半导体层260AA作为沟道而发挥作用。

[0839] 源极布线290AA经由开口部235AA而与下部电极220AA连接。漏极布线292AA经由开口部257AA而与上部电极240AA连接。另外，源极布线290AA以及漏极布线292AA的功能也可以相反。也就是说，也可以是布线290AA作为漏极布线而发挥作用，布线292AA作为源极布线而发挥作用。

[0840] 在此，说明第一晶体管20AA以及第二晶体管30AA的各层的关系。下部电极220AA、背栅极222AA以及接触焊盘224AA是与下部电极120AA同一层，都与基底绝缘层110AA相接而配置。绝缘层230AA是与绝缘层130AA同一层，绝缘层230AA与绝缘层130AA连续。同样，上部电极140AA以及上部电极240AA、绝缘层150AA以及绝缘层250AA、氧化物半导体层160AA以及氧化物半导体层260AA、栅极绝缘层170AA以及栅极绝缘层270AA、栅极电极180AA以及栅极电极280AA、源极布线190AA以及源极布线290AA、及漏极布线192AA以及漏极布线292AA分别是同一层。

[0841] [第二晶体管30AA的动作]

[0842] 图247以及图248所示的第二晶体管30AA的动作与图27以及图28所示的第二晶体管30C的动作同样，所以省略详细的说明。在第二晶体管30AA中，也对栅极电极280AA施加栅极电压，对与下部电极220AA连接的源极布线290AA施加源极电压，对与上部电极240AA连接的漏极布线292AA施加漏极电压。其中，也可以是源极电压和漏极电压相反地被施加。换言之，下部电极220AA是将氧化物半导体层260AA作为沟道的晶体管的源极电极以及漏极电极的一方，上部电极240AA是将氧化物半导体层260AA作为沟道的晶体管的源极电极以及漏极电极的另一方。另外，对背栅极222AA施加与上述的栅极电压独立的辅助栅极电压，对第二晶体管30AA的阈值(Vth)进行控制。

[0843] [第二晶体管30AA的制造方法]

[0844] 使用图249～图258，参照俯视图以及剖面图说明本发明的实施方式24所涉及的半导体装置10AA的第二晶体管30AA的制造方法。另外，第一晶体管20AA的制造方法与实施方式22的半导体装置10Y的制造方法同样，因此在此省略说明。

[0845] 图249以及图250是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极、背栅极以及接触焊盘的工序的俯视图以及剖面图。如图250所示，在基板100AA上形成基底绝缘层110AA，在其上对成为下部电极220AA、背栅极222AA以及接触焊盘
224AA的导电层进行成膜，通过光刻以及蚀刻而形成图249所示的下部电极220AA、背栅极
222AA以及接触焊盘224AA的图案。并且，在构图后的下部电极220AA上、背栅极222AA上以及接触焊盘224AA上形成绝缘层230AA。在此，下部电极220AA、背栅极222AA以及接触焊盘
224AA的蚀刻以与下部电极120AA同样的条件来处理。

[0846] 图251以及图252是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图以及剖面图。如图252所示，在图250所示的基板的整个面上对成为上部电极240AA的导电层进行成膜，通过光刻以及蚀刻而形成图251所示的上部电极240AA的图案。在此，上部电极240AA的蚀刻以与上部电极140AA同样的条件来处理。并且，在构图后的上部电极140AA上形成绝缘层150AA。

[0847] 图253以及图254是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在下部电极、上部电极、绝缘层以及基底绝缘层中形成开口部的工序的俯视图以及剖面图。如图254所示，通过对于图252所示的基板的光刻以及蚀刻，形成：对绝缘层230AA、250AA以及下部电极220AA进行开口进而在基底绝缘层110AA中形成凹部的开口部239AA；对绝缘层230AA、250AA、上部电极240AA以及下部电极220AA进行开口进而在基底绝缘层110AA中形成凹部的开口部236AA，从而形成图253所示的开口部236AA、239AA的图案。在此，开口部236AA、239AA的蚀刻以与开口部139AA同样的条件来处理。

[0848] 图255以及图256是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图以及剖面图。如图256所示，在图254所示的基板的整个面上对氧化物半导体层260AA进行成膜，通过光刻以及蚀刻而形成图255所示的氧化物半导体层260AA的图案。氧化物半导体层260AA的成膜以及蚀刻能够以与实施方式1同样的方法来处理。

[0849] 图257以及图258是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图以及剖面图。如图258所示，在图256所示的基板的整个面上形成栅极绝缘层270AA，通过光刻以及蚀刻，形成图257所示的开口部235AA、238AA、257AA的图案。在此，开口部235AA、238AA、257AA的蚀刻以与开口部135AA、157AA的蚀刻同样的条件来处理。

[0850] 并且，在图258所示的基板的整个面上对成为栅极电极280AA、源极布线290AA以及漏极布线292AA的导电层进行成膜，通过光刻以及蚀刻，如图247以及图248所示，形成栅极电极280AA、源极布线290AA以及漏极布线292AA的图案。通过上述所示的制造方法，能够形成本发明的实施方式16所涉及的第二晶体管30AA。

[0851] 以上那样，根据本发明的实施方式24所涉及的半导体装置10AA的制造方法，能够将沟道长度为纳米量级的第一晶体管20AA以及沟道长度为微米量级的第二晶体管30AA以同一制造方法来形成。

[0852] 〈实施方式25〉

[0853] 使用图259～图268，说明本发明的实施方式25所涉及的半导体装置10AB的概要。半导体装置10AB具有沟道长度短的第一晶体管20AB以及沟道长度长的第二晶体管30AB。另外，沟道长度短的第一晶体管20AB是与实施方式23的半导体装置10Z同样的构造。从而，在以下的说明中，省略第一晶体管20AB的特征的说明，说明沟道长度长的第二晶体管30AB。另外，在以下的说明中，对具有与半导体装置10Z相同的构造以及功能的要素变更同一标记(数字)之后的字母，省略详细的说明。

[0854] 第二晶体管30AB与图247以及图248所示的第二晶体管30AA类似，但开口部235AB、237AB的形状与第二晶体管30AA不同。在以下的说明中，省略与第二晶体管30AA共通的第二晶体管30AB的特征的说明，说明上述的不同点。

[0855] [第二晶体管30AB的构造]

[0856] 图259以及图260是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图以及剖面图。如图259以及图260所示，第二晶体管30AB的开口部235AB、237AB分别到达基底绝缘层110AB的内部。

[0857] 此外，开口部235AB、237AB的开口部侧壁的剖面形状为台阶状。具体而言，在开口部235AB、237AB中，栅极绝缘层270AB的开口径分别比绝缘层250AB的开口径大。换言之，开口部235AB、237AB中的栅极绝缘层270AB的侧壁275AB、277AB分别位于绝缘层250AB的上表面，从绝缘层250AB的上表面朝向上方延伸。开口部235AB、237AB的形状基于第二晶体管30AB的制造方法。具体而言，绝缘层250AB的开口工序和栅极绝缘层270AB的开口工序在不同的定时进行，所以成为开口部235AB、237AB那样的形状。

[0858] [第二晶体管30AB的制造方法]

[0859] 使用图261～图268，参照俯视图以及剖面图说明本发明的实施方式25所涉及的半导体装置10AB的第二晶体管30AB的制造方法。

[0860] 图261以及图262是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极、背栅极、接触焊盘以及上部电极的工序的俯视图以及剖面图。如图262所示，在基板100AB上形成基底绝缘层110AB，在其上对成为下部电极220AB、背栅极222AB以及接触焊盘224AB的导电层进行成膜，通过光刻以及蚀刻而形成图261所示的下部电极220AB、背栅极222AB以及接触焊盘224AB的图案。在此，下部电极220AB、背栅极222AB以及接触焊盘224AB的蚀刻以与下部电极120AB以及接触焊盘122AB同样的条件来处理。

[0861] 在构图后的下部电极220AB上、背栅极222AB上以及接触焊盘224AB上形成绝缘层230AB，在其上对成为上部电极240AB的导电层进行成膜，通过光刻以及蚀刻而形成图261所示的上部电极240AB的图案。在此，上部电极240AB的蚀刻以与上部电极140AB同样的条件来处理。

[0862] 图263以及图264是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在下部电极、上部电极、绝缘层以及基底绝缘层中形成开口部的工序的俯视图以及剖面图。如图264所示，通过对于图262所示的基板的光刻以及蚀刻，形成：对绝缘层230AB、250AB以及下部电极220AB进行开口并在基底绝缘层110AB中形成凹部的开口部235AB、239AB；对上部电极240AB、绝缘层230AB、250AB以及接触焊盘224AB进行开口并在基底绝缘层110AB中形成凹部的开口部236AB；对上部电极240AB以及绝缘层230AB、250AB进行开口并在基底绝缘层110AB中形成凹部的开口部237AB。通过该蚀刻，形成图263所示的开口部235AB、236AB、237AB、238AB、239AB的图案。在此，开口部235AB、236AB、237AB、238AB、239AB的蚀刻以与开口部135AB、137AB、139AB同样的条件来处理。

[0863] 图265以及图266是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图以及剖面图。如图266所示，在图264所示的基板的整个面上对氧化物半导体层260AB进行成膜，通过光刻以及蚀刻而形成图265所示的氧化物半导体层260AB的图案。在此，氧化物半导体层260AB被配置在开口部236AB、239AB的内部，开口部235AB、237AB、238AB的氧化物半导体层260AB被蚀刻。氧化物半导体层260AB的成膜以及蚀刻能够以与实施方式1同样的方法来处理。

[0864] 图267以及图268是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图以及剖面图。如图268所示，在图266所示的基板的整个面上形成栅极绝缘层270AB，通过光刻以及蚀刻，如图267所示，对与开口部235AB、237AB、238AB对应的区域的栅极绝缘层270AB进行开口。通过该蚀刻，在开口部235AB中使下部电极220AB的侧壁露出，在开口部237AB中使上部电极240AB的侧壁露出。在此，与开口部235AB、237AB、238AB对应的区域的栅极绝缘层270AB的蚀刻以与开口部135AB、137AB对应的区域的栅极绝缘层170AB的蚀刻同样的条件来处理。

[0865] 并且，在图268所示的基板的整个面上对成为栅极电极280AB、源极布线290AB以及漏极布线292AB的导电层进行成膜，通过光刻以及蚀刻，如图259以及图260所示，形成栅极电极280AB、源极布线290AB以及漏极布线292AB的图案。通过上述所示的制造方法，能够形成本发明的实施方式25所涉及的半导体装置10AB。

[0866] 以上那样，根据本发明的实施方式25所涉及的半导体装置10AB的制造方法，能够将沟道长度为纳米量级的第一晶体管20AB以及沟道长度为微米量级的第二晶体管30AB以同一制造方法来形成。

[0867] 〈实施方式26〉

[0868] 使用图269～图280，说明本发明的实施方式26所涉及的半导体装置10AC的概要。半导体装置10AC与图223以及图224所示的半导体装置10Y类似，但在开口部139AC的形状与
139Y不同之处上与半导体装置10Y不同。在以下的说明中，省略与半导体装置10Y共通的半导体装置10AC的特征的说明，说明上述的不同点。另外，在以下的说明中，对具有与半导体装置10Y相同的构造以及功能的要素变更同一标记(数字)之后的字母，省略详细的说明。

[0869] [半导体装置10AC的构造]

[0870] 图269以及图270是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图以及剖面图。如图269以及图270所示，被设置在半导体装置10AC的下部电极120AC、绝缘层130AC、150AC以及上部电极140AC中的开口部139AC的开口部侧壁的剖面形状为台阶状。具体而言，在开口部139AC中，绝缘层130AC的开口径比下部电极120AC的开口径大。换言之，在与开口部139AC相接的区域中，下部电极120AC的上表面的一部分从绝缘层130AC露出。进一步换言之，绝缘层130AC的侧壁132AC位于下部电极120AC的上表面，从下部电极120AC的上表面朝向上方延伸。此外，在开口部139AC中，绝缘层150AC的开口径比上部电极140AC的开口径大。换言之，在与开口部139AC相接的区域中，上部电极140AC的上表面的一部分从绝缘层150AC露出。进一步换言之，绝缘层150AC的侧壁152AC位于上部电极140AC的上表面，从上部电极140AC的上表面朝向上方延伸。开口部139AC的形状基于半导体装置10AC的制造方法。具体而言，下部电极120AC以及上部电极140AC的开口工序和绝缘层130AC、150AC的开口工序在不同的定时进行，所以成为开口部139AC那样的形状。

[0871] 以上那样，根据本发明的实施方式26所涉及的半导体装置10AC，能够提高半导体装置10AC的导通电流，能够抑制半导体装置的沟道长度的基板面内偏差。此外，能够限制氧化物半导体层160AC与下部电极120AC以及上部电极140AC接触的面积，所以能够抑制氧化物半导体层160AC和下部电极120AC以及上部电极140AC接触的区域中的氧化物半导体层160AC的大范围的物性变化。此外，能够减小与上部电极140AC同一层的布线和与栅极电极
180AC同一层的布线相交叉的区域中的寄生电容。

[0872] [半导体装置10AC的制造方法]

[0873] 使用图271～图280，参照俯视图以及剖面图说明本发明的实施方式26所涉及的半导体装置10AC的制造方法。

[0874] 图271以及图272是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极的工序的俯视图以及剖面图。如图272所示，在基板100AC上对基底绝缘层110AC以及成为下部电极120AC的导电层进行成膜，通过光刻以及蚀刻而形成设置了由图
271所示的电极侧壁322AC包围的开口部的下部电极120AC的图案。并且，在构图后的下部电极120AC上形成绝缘层130AC。

[0875] 图273以及图274是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图以及剖面图。如图274所示，在图272所示的基板的整个面上对成为上部电极140AC的导电层进行成膜，通过光刻以及蚀刻，如图273所示，形成设置了由电极侧壁142AC包围的开口部的上部电极140AC的图案。在此，调整上部电极140AC相对于下部电极120AC的位置，以使电极侧壁142AC包围电极侧壁322AC。

[0876] 图275以及图276是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层以及基底绝缘层中形成开口部的工序的俯视图以及剖面图。如图276所示，通过对于图274所示的基板的光刻以及蚀刻，对从抗蚀剂露出的绝缘层150AC进行开口，将上部电极140AC作为掩膜而对绝缘层130AC进行开口，将下部电极120AC作为掩膜而在基底绝缘层110AC中形成凹部。通过该工序，形成图275所示的开口部139AC的图案。具体而言，将由绝缘层侧壁152AC包围的区域被开口的抗蚀剂作为掩膜而对绝缘层150AC进行蚀刻。通过该蚀刻，由电极侧壁142AC包围的区域的绝缘层130AC、以及由电极侧壁322AC包围的区域的基底绝缘层110AC被蚀刻。这样，形成开口部139AC。

[0877] 在该工序中仅对绝缘层进行蚀刻即可，所以能够将绝缘层130AC、150AC以及基底绝缘层110AC使用同一蚀刻条件一并蚀刻。另外，该工序中的蚀刻条件能够使用绝缘层130AC、150AC以及基底绝缘层110AC的蚀刻速率与上部电极140AC以及下部电极120AC的蚀刻速率的选择比大的蚀刻条件。在该工序中，上部电极140AC以及下部电极120AC被露出即可，因此也可以对蚀刻中的等离子体进行监视，基于由在该等离子体中检测的上部电极
140AC以及下部电极120AC引起的信号来设定蚀刻的结束点。

[0878] 图277以及图278是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图以及剖面图。如图278所示，在图276所示的基板的整个面上对氧化物半导体层160AC进行成膜，通过光刻以及蚀刻而形成图277所示的氧化物半导体层160AC的图案。在此，氧化物半导体层160AC被配置在开口部139AC的内部。氧化物半导体层160AC的成膜以及蚀刻能够以与实施方式1同样的方法来处理。

[0879] 图279以及图280是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图以及剖面图。如图280所示，在图278所示的基板的整个面上形成栅极绝缘层170AC，通过光刻以及蚀刻而形成图279所示的开口部135AC、157AC的图案。

[0880] 并且，在图280所示的基板的整个面上对成为栅极电极180AC、源极布线190AC以及漏极布线192AC的导电层进行成膜，通过光刻以及蚀刻，如图269以及图270所示，形成栅极电极180AC、源极布线190AC以及漏极布线192AC的图案。通过上述所示的制造方法，能够形成本发明的实施方式26所涉及的半导体装置10AC。

[0881] 以上那样，根据本发明的实施方式26所涉及的半导体装置10AC的制造方法，能够将导电层的蚀刻和绝缘层的蚀刻分别以不同的工序来处理。从而，能够减轻蚀刻装置的负担。

[0882] 〈实施方式27〉

[0883] 使用图281～图288，说明本发明的实施方式27所涉及的半导体装置10AD的概要。半导体装置10AD与图269以及图270所示的半导体装置10AC类似，但开口部135AD、157AD的形状与半导体装置10AC不同。在以下的说明中，省略与半导体装置10AC共通的半导体装置
10AD的特征的说明，说明上述的不同点。另外，在以下的说明中，对具有与半导体装置10AC相同的构造以及功能的要素变更同一标记(数字)之后的字母，省略详细的说明。

[0884] [半导体装置10AD的构造]

[0885] 图281以及图282是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图以及剖面图。如图281以及图282所示，被设置在半导体装置10AD的绝缘层130AD、150AD以及栅极绝缘层170AD中的开口部135AD、和被设置在绝缘层150AD以及栅极绝缘层170AD中的开口部157AD的开口部侧壁的剖面形状为台阶状。具体而言，在开口部135AD、157AD中，栅极绝缘层170AD的开口径分别比绝缘层150AD的开口径大。换言之，开口部135AD、157AD中的栅极绝缘层170AD的侧壁175AD、177AD分别位于绝缘层150AD的上表面，从绝缘层150AD的上表面朝向上方延伸。开口部135AD、157AD的形状基于半导体装置10AD的制造方法。具体而言，绝缘层150AD的开口工序和栅极绝缘层170AD的开口工序在不同的定时进行，所以成为开口部135AD、157AD那样的形状。

[0886] 以上那样，根据本发明的实施方式27所涉及的半导体装置10AD，能够提高半导体装置10AD的导通电流，能够抑制半导体装置的沟道长度的基板面内偏差。此外，能够抑制氧化物半导体层160AD的物性变化。此外，能够减小与上部电极140AD同一层的布线和与栅极电极180AD同一层的布线相交叉的区域中的寄生电容。

[0887] [半导体装置10AD的制造方法]

[0888] 使用图283～图288，参照俯视图以及剖面图说明本发明的实施方式27所涉及的半导体装置10AD的制造方法。

[0889] 图283以及图284是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的俯视图以及剖面图。通过与实施方式26的图271～图274所示的制造方法同样的方法，形成具有电极侧壁142AD的上部电极140AD以及具有电极侧壁322AD的下部电极120AD，通过对于该基板的光刻以及蚀刻，形成开口部135AD、139AD、
157AD。

[0890] 图285以及图286是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图以及剖面图。如图286所示，在图284所示的基板的整个面上对氧化物半导体层160AD进行成膜，通过光刻以及蚀刻而形成图285所示的氧化物半导体层160AD的图案。在此，氧化物半导体层160AD被配置在开口部139AD的内部，开口部135AD、157AD的氧化物半导体层160AD被蚀刻。氧化物半导体层160AD的成膜以及蚀刻能够以与实施方式1同样的方法来处理。

[0891] 图287以及图288是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图以及剖面图。如图288所示，在图286所示的基板的整个面上形成栅极绝缘层170AD，通过光刻以及蚀刻，如图287所示，对与开口部135AD、157AD对应的区域的栅极绝缘层170AD进行开口。通过该蚀刻，在开口部135AD中使下部电极120AD露出，在开口部157AD中使上部电极140AD露出。

[0892] 并且，在图288所示的基板的整个面上对成为栅极电极180AD、源极布线190AD以及漏极布线192AD的导电层进行成膜，通过光刻以及蚀刻，如图281以及图282所示，形成栅极电极180AD、源极布线190AD以及漏极布线192AD的图案。通过上述所示的制造方法，能够形成本发明的实施方式27所涉及的半导体装置10AD。

[0893] 以上那样，根据本发明的实施方式27所涉及的半导体装置10AD的制造方法，能够将导电层的蚀刻和绝缘层的蚀刻分别以不同的工序来处理。从而，能够减轻蚀刻装置的负担。

[0894] 〈实施方式28〉

[0895] 使用图289～图300，说明本发明的实施方式28所涉及的半导体装置10AE的概要。半导体装置10AE具有沟道长度短的第一晶体管20AE以及沟道长度长的第二晶体管30AE。另外，沟道长度短的第一晶体管20AE是与图269以及图270所示的实施方式26的半导体装置
10AC同样的构造。从而，在以下的说明中，省略第一晶体管20AE的特征的说明，说明沟道长度长的第二晶体管30AE。

[0896] 第二晶体管30AE与图247以及图248所示的第二晶体管30AA类似，但在开口部239AE、256AE的形状不同之处、以及没有设置第二晶体管30AA中的接触焊盘224AA之处上与第二晶体管30AA不同。在以下的说明中，省略与半导体装置10AA共通的半导体装置10AE的特征的说明，说明上述的不同点。另外，在以下的说明中，对具有与半导体装置10AA相同的构造以及功能的要素变更同一标记(数字)之后的字母，省略详细的说明。

[0897] [第二晶体管30AE的构造]

[0898] 图289以及图290是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图以及剖面图。如图289以及图290所示，第二晶体管30AE的开口部239AE与第一晶体管20AE的开口部139AE同样，开口部侧壁的剖面形状为台阶状。此外，开口部256AE不贯通上部电极240AE，被设置以使上部电极240AE从绝缘层250AE露出。氧化物半导体层260AE经由开口部
256AE而与上部电极240AE连接。此外，在第二晶体管30AE中，没有设置图248所示的第二晶体管30AA的接触焊盘224AA。

[0899] [第二晶体管30AE的制造方法]

[0900] 使用图291～图300，参照俯视图以及剖面图说明本发明的实施方式28所涉及的半导体装置10AE的第二晶体管30AE的制造方法。另外，第一晶体管20AE的制造方法与实施方式26的半导体装置10AC的制造方法同样，因此在此省略说明。

[0901] 图291以及图292是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成下部电极以及背栅极的工序的俯视图以及剖面图。如图292所示，在基板100AE上形成基底绝缘层110AE，在其上对成为下部电极220AE以及背栅极222AE的导电层进行成膜，通过光刻以及蚀刻而形成设置了图291所示的开口部229AE的下部电极220AE以及背栅极222AE的图案。并且，在构图后的下部电极220AE上以及背栅极222AE上形成绝缘层230AE。在此，下部电极220AE以及背栅极222AE的蚀刻以与下部电极120AE同样的条件来处理。

[0902] 图293以及图294是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成上部电极的工序的俯视图以及剖面图。如图294所示，在图292所示的基板的整个面上对成为上部电极240AE的导电层进行成膜，通过光刻以及蚀刻而形成图293所示的上部电极240AE的图案。并且，在构图后的上部电极240AE上形成绝缘层250AE。

[0903] 图295以及图296是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的俯视图以及剖面图。如图296所示，通过对于图294所示的基板的光刻以及蚀刻，形成：对绝缘层230AE、250AE进行开口进而在基底绝缘层110AE中形成凹部的开口部239AE；对绝缘层250AE进行开口并露出上部电极240AE的开口部256AE。通过该蚀刻形成图295所示的开口部239AE、256AE的图案。另外，在图295以及图296中，将被设置在绝缘层230AE、250AE的开口部和被设置在下部电极220AE的开口部一并显示为开口部239AE。在此，开口部239AE的蚀刻以与开口部139AE同样的条件来处理。

[0904] 图297以及图298是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图以及剖面图。如图298所示，在图296所示的基板的整个面上对氧化物半导体层260AE进行成膜，通过光刻以及蚀刻而形成图297所示的氧化物半导体层260AE的图案。氧化物半导体层260AE的成膜以及蚀刻能够以与实施方式1同样的方法来处理。

[0905] 图299以及图300是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图以及剖面图。如图300所示，在图298所示的基板的整个面上形成栅极绝缘层270AE，通过光刻以及蚀刻而形成图299所示的开口部235AE、238AE、257AE的图案。在此，开口部235AE、238AE、257AE的蚀刻以与开口部135AE、157AE的蚀刻同样的条件来处理。

[0906] 并且，在图300所示的基板的整个面上对成为栅极电极280AE、源极布线290AE以及漏极布线292AE的导电层进行成膜，通过光刻以及蚀刻，如图289以及图290所示，形成栅极电极280AE、源极布线290AE以及漏极布线292AE的图案。通过上述所示的制造方法，能够形成本发明的实施方式28所涉及的第二晶体管30AE。

[0907] 以上那样，根据本发明的实施方式28所涉及的半导体装置10AE的制造方法，能够将沟道长度为纳米量级的第一晶体管20AE以及沟道长度为微米量级的第二晶体管30AE以同一制造方法来形成。此外，能够将导电层的蚀刻和绝缘层的蚀刻分别以不同的工序来处理。从而，能够减轻蚀刻装置的负担。

[0908] 〈实施方式29〉

[0909] 使用图301～图308，说明本发明的实施方式29所涉及的半导体装置10AF的概要。半导体装置10AF具有沟道长度短的第一晶体管20AF以及沟道长度长的第二晶体管30AF。另外，沟道长度短的第一晶体管20AF是与图281以及图282所示的实施方式27的半导体装置
10AD同样的构造。从而，在以下的说明中，省略第一晶体管20AF的特征的说明，说明沟道长度长的第二晶体管30AF。另外，在以下的说明中，对具有与半导体装置10AD相同的构造以及功能的要素变更同一标记(数字)之后的字母，省略详细的说明。

[0910] 第二晶体管30AF与图289以及图290所示的第二晶体管30AE类似，但开口部235AF、257AF的形状与第二晶体管30AE不同。在以下的说明中，省略与第二晶体管30AE共通的第二晶体管30AF的特征的说明，说明上述的不同点。

[0911] [第二晶体管30AF的构造]

[0912] 图301以及图302是表示本发明的一实施方式所涉及的半导体装置的概要的俯视图以及剖面图。如图301以及图302所示，被设置在第二晶体管30AF的绝缘层230AF、250AF以及栅极绝缘层270AF中的开口部235AF、和被设置在绝缘层250AF以及栅极绝缘层270AF中的开口部257AF的开口部侧壁的剖面形状为台阶状。具体而言，在开口部235AF、257AF中，栅极绝缘层270AF的开口径分别比绝缘层250AF的开口径大。换言之，开口部235AF、257AF中的栅极绝缘层270AF的侧壁275AF、277AF分别位于绝缘层250AF的上表面，从绝缘层250AF的上表面朝向上方延伸。开口部235AF、257AF的形状基于第二晶体管30AF的制造方法。具体而言，绝缘层250AF的开口工序和栅极绝缘层270AF的开口工序在不同的定时进行，所以成为开口部235AF、257AF那样的形状。

[0913] [第二晶体管30AF的制造方法]

[0914] 使用图303～图308，参照俯视图以及剖面图说明本发明的实施方式29所涉及的半导体装置10AF的第二晶体管30AF的制造方法。

[0915] 图303以及图304是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，在绝缘层中形成开口部的工序的俯视图以及剖面图。通过与实施方式28的图291～图294所示的制造方法同样的方法，形成下部电极220AF、背栅极222AF以及上部电极240AF，通过对于该基板的光刻以及蚀刻，形成开口部235AF、238AF、239AF、256AF、257AF。

[0916] 图305以及图306是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成氧化物半导体层的工序的俯视图以及剖面图。如图306所示，在图304所示的基板的整个面上对氧化物半导体层260AF进行成膜，通过光刻以及蚀刻而形成图305所示的氧化物半导体层260AF的图案。在此，氧化物半导体层260AF被配置在开口部239AF、256AF的内部，开口部235AF、238AF、257AF的氧化物半导体层260AF被蚀刻。氧化物半导体层260AF的成膜以及蚀刻能够以与实施方式1同样的方法来处理。

[0917] 图307以及图308是表示在本发明的一实施方式所涉及的半导体装置的制造方法中，形成到达下部电极以及上部电极各自的开口部的工序的俯视图以及剖面图。如图308所示，在图306所示的基板的整个面上形成栅极绝缘层270AF，通过光刻以及蚀刻，如图307所示，对与开口部235AF、238AF、257AF对应的区域的栅极绝缘层270AF进行开口。通过该蚀刻，在开口部235AF中使下部电极220AF露出，在开口部257AF中使上部电极240AF露出。

[0918] 并且，在图308所示的基板的整个面上对成为栅极电极280AF、源极布线290AF以及漏极布线292AF的导电层进行成膜，通过光刻以及蚀刻，如图301以及图302所示，形成栅极电极280AF、源极布线290AF以及漏极布线292AF的图案。通过上述所示的制造方法，能够形成本发明的实施方式29所涉及的半导体装置10AF。

[0919] 以上那样，根据本发明的实施方式29所涉及的半导体装置10AF的制造方法，能够将沟道长度为纳米量级的第一晶体管20AF以及沟道长度为微米量级的第二晶体管30AF以同一制造方法来形成。此外，能够将导电层的蚀刻和绝缘层的蚀刻分别以不同的工序来处理。从而，能够减轻蚀刻装置的负担。

[0920] 〈实施方式30〉

[0921] 使用图309～图317，说明本发明的实施方式30所涉及的显示装置40的概要。显示装置40中，具有多个子像素的主像素被配置为矩阵状。作为被配置在显示装置40的各子像素的选择晶体管，能够使用在实施方式1～实施方式29中说明的半导体装置10～10AF。在此，说明使用了图50所示的实施方式6的半导体装置10E作为选择晶体管的例子。另外，在实施方式30中，说明以横电场方式对液晶分子进行控制的液晶显示装置作为显示装置40。

[0922] [显示装置40的布局]

[0923] 图309是表示本发明的一实施方式所涉及的显示装置的概要的俯视图。如图309所示，显示装置40具有第一子像素410、第二子像素420以及第三子像素430。第一子像素410中的第一像素电极560与焊盘520连接，经由第一选择晶体管470而与第一数据线440连接。第二子像素420中的第二像素电极562与焊盘522连接，经由第二选择晶体管472与第二数据线450连接。第三子像素430中的第三像素电极564与焊盘524连接，经由第三选择晶体管474而与第三数据线452连接。另外，第一选择晶体管470、第二选择晶体管472以及第三选择晶体管474各自的栅极电极都与栅极线460连接。

[0924] 在第一子像素410、第二子像素420以及第三子像素430中分别配置有不同的颜色的像素。例如，也可以是第一子像素410对应于绿色的像素，第二子像素420对应于红色的像素，第三子像素430对应于蓝色的像素。此外，子像素的数目也可以是四个以上。另外，如后述那样，第一数据线440和第三数据线452被设置在不同的层，所以图309所示的主像素的第三数据线452、和与该主像素邻接的主像素的第一数据线446能够配置为在俯视时重叠。

[0925] 针对上述的结构改变说法，显示装置40具有：第一子像素410，具有传递第一色的图像数据的第一数据线440、源极电极以及漏极电极的一方连接于第一数据线440的第一选择晶体管470、以及与第一选择晶体管470的源极电极以及漏极电极的另一方连接的第一像素电极560；第二子像素420，具有传递第二色的图像数据的第二数据线450、源极电极以及漏极电极的一方连接于第二数据线450的第二选择晶体管472、以及与第二选择晶体管472的源极电极以及漏极电极的另一方连接的第二像素电极562；第三子像素430，具有传递第三色的图像数据的第三数据线452、源极电极以及漏极电极的一方连接于第三数据线452的第三选择晶体管474、以及与第三选择晶体管474的源极电极以及漏极电极的另一方的第三像素电极564。另外，第一数据线440是与第二数据线450以及第三数据线452不同的层。

[0926] [第一选择晶体管470的构造]

[0927] 图310是图309的AG-AG’剖面图。以下说明图310所示的第一选择晶体管470的构造与图50所示的半导体装置10E的构造的对比。第一选择晶体管470的第一数据线440对应于半导体装置10E的下部电极120E。第一选择晶体管470的布线454对应于半导体装置10E的上部电极140E。第一选择晶体管470的栅极线460对应于半导体装置10E的栅极电极180E。第一选择晶体管470的焊盘520对应于半导体装置10E的漏极布线192E。也就是说，第一选择晶体管470的源极电极以及漏极电极分别为不同的层。

[0928] 如图310所示，第一选择晶体管470除了半导体装置10E的构造之外，还具有第一层间膜530、公共电极540、第二层间膜550以及第一像素电极560。第一层间膜530覆盖栅极线460。在第一层间膜530中设置有到达焊盘520的开口部。在第一层间膜530上，在多个像素中共通地设置公共电极540。第二层间膜550覆盖公共电极540。在第二层间膜550中设置有到达焊盘520的开口部。第一像素电极560被设置在第二层间膜550上，经由被设置在第二层间膜550的开口部而与焊盘520连接。

[0929] [第三选择晶体管474的构造]

[0930] 图311是图309的AG”-AG”’剖面图。以下说明图311所示的第三选择晶体管474的构造与图50所示的半导体装置10E的构造的对比。第三选择晶体管474的布线444对应于半导体装置10E的下部电极120E。第三选择晶体管474的第三数据线452对应于半导体装置10E的上部电极140E。第三选择晶体管474的栅极线460对应于半导体装置10E的栅极电极180E。第三选择晶体管474的焊盘524对应于半导体装置10E的漏极布线192E。也就是说，第三选择晶体管474的源极电极以及漏极电极分别为不同的层。

[0931] 第三选择晶体管474与第一选择晶体管470类似，但在第一选择晶体管470中下部电极被用作数据线，相对于此在第三选择晶体管474中上部电极被用作数据线，这一点与第一选择晶体管470不同。也就是说，与第一选择晶体管470连接的第一数据线440、和与第三选择晶体管474连接的第三数据线452被设置在不同的层。另外，省略说明，但第二选择晶体管472的构造与第三选择晶体管474的构造同样。

[0932] 在此，若参照图50以及图309～图311，则在图309～图311中对在俯视时重叠的第三数据线452与邻接的主像素的第一数据线446进行绝缘的绝缘层，相当于在图50中设置了绝缘层侧壁132E的绝缘层130E。

[0933] 在显示装置40中，通过梳形状的第一像素电极560、第二像素电极562以及第三像素电极564与公共电极540之间形成的横电场来控制液晶分子。

[0934] [显示装置40的制造方法]

[0935] 使用图312～图317，参照俯视图说明本发明的实施方式30所涉及的显示装置40的制造方法。另外，显示装置40的制造方法与实施方式6的半导体装置10E的制造方法同样，因此省略使用了剖面图的说明。

[0936] 图312是表示在本发明的一实施方式所涉及的显示装置的制造方法中，形成数据线以及布线的工序的俯视图。如图312所示，在相当于半导体装置10E的下部电极120E的层中形成第一数据线440、布线442、444以及邻接的主像素的第一数据线446。

[0937] 图313是表示在本发明的一实施方式所涉及的显示装置的制造方法中，形成数据线以及布线的工序的俯视图。如图313所示，在相当于半导体装置10E的上部电极140E的层中形成第二数据线450、第三数据线452以及布线454。

[0938] 图314是表示在本发明的一实施方式所涉及的显示装置的制造方法中，形成露出数据线以及布线的开口部的工序的俯视图。如图314所示，在各数据线以及布线相重叠的区域中，形成相当于半导体装置10E的开口部139E的开口部490、492、494。开口部490露出第一数据线440的上表面以及布线454的侧壁。开口部492露出布线442的上表面以及第二数据线450的侧壁。开口部494露出布线444的上表面以及第三数据线452的侧壁。

[0939] 图315是表示在本发明的一实施方式所涉及的显示装置的制造方法中，在开口部中形成氧化物半导体层的工序的俯视图。如图315所示，在与开口部490、492、494对应的区域中形成氧化物半导体层500、502、504。氧化物半导体层500与第一数据线440的上表面以及布线454的侧壁接触。氧化物半导体层502与布线442的上表面以及第二数据线450的侧壁接触。氧化物半导体层504与布线444的上表面以及第三数据线452的侧壁接触。

[0940] 图316是表示在本发明的一实施方式所涉及的显示装置的制造方法中，形成露出布线的开口部的工序的俯视图。如图316所示，形成分别露出布线454、442、444的开口部510、512、514。

[0941] 图317是表示在本发明的一实施方式所涉及的显示装置的制造方法中，形成焊盘的工序的俯视图。如图317所示，在俯视时与开口部490、492、494重叠的区域中形成栅极线460，在与开口部510、512、514重叠的区域中形成焊盘520、522、524。

[0942] 并且，形成对焊盘520、522、524分别进行开口的第一层间膜530，形成公共电极540、第二层间膜550、及第一像素电极560、第二像素电极562以及第三像素电极564，从而能够形成图309～图311所示的显示装置40。

[0943] 以上那样，根据本发明的实施方式30所涉及的显示装置40，能够在数据线和栅极线的相交叉区域中配置选择晶体管。此外，该选择晶体管的源极电极和漏极电极以不同的层形成，所以能够经由该选择晶体管而连接不同的层的布线之间。从而，布线布局的自由度提高，能够降低布线、选择晶体管等的占有率。其结果，能够提高像素的开口率。进而，第三数据线452和邻接的主像素的第一数据线446在俯视时重叠，从而能够减少被配置在一个主像素单位的数据线的数目。由此，能够提高像素的开口率。

[0944] 在此，例示了横电场方式的液晶显示装置作为显示装置40，但本发明还能够应用于其他显示装置。例如，能够将本发明应用于EL显示装置。在将本发明应用于EL显示装置的情况下，例如省略图310中的第一层间膜530以及公共电极540，在发光区域的像素电极上配置发光层以及阴极电极即可。

[0945] 另外，本发明不限于上述的实施方式，能够在不脱离宗旨的范围内适当进行变更。