本发明公开了一种基于VTSystem的驱动测试环境自适配系统，其特征在于：包含硬件配置表和软件可控的矩阵开关；硬件配置表用于记载需要连接的VT System信号线编号和微处理器引脚编号，配置生成硬件配置表，通过UART下载到软件可控的矩阵开关中；所述软件可控的矩阵开关包含大型可编程逻辑门阵列FPGA、若干VTS侧信号输入电路和若干TB侧信号输入电路，FPGA通过UART接收硬件配置文件，根据硬件配置文件在内部为VTS侧I/O口和TB侧I/O建立虚拟通道。本发明减少大量测试人员的接线时间,提高驱动测试效率。
1.一种基于VTSystem的驱动测试环境自适配系统，其特征在于：包含硬件配置表和软件可控的矩阵开关；
所述硬件配置表用于记载需要连接的VTSystem信号线编号和微处理器引脚编号，配置生成硬件配置表，通过UART下载到软件可控的矩阵开关中；
所述软件可控的矩阵开关包含大型可编程逻辑门阵列FPGA、若干VTSystem侧信号输入电路和若干微处理器TB侧信号输入电路，FPGA通过UART接收硬件配置文件，根据硬件配置文件在内部为VTSystem侧I/O口和微处理器TB侧I/O建立虚拟通道；
VTSystem侧信号输入电路包含，VTS_Connecter信号连接模拟开关selector的输入端，模拟开关selector的控制端连接大型可编程逻辑门阵列FPGA的VTS_Volt_Selt, 模拟开关selector的第一输出端连接大型可编程逻辑门阵列FPGA的VTS_Output，模拟开关selector的第二输出端连接硬件缓冲Buffer1和硬件缓冲Buffer4的一端，硬件缓冲Buffer1的另一端连接大型可编程逻辑门阵列FPGA的VTS_Output, 硬件缓冲Buffer4的另一端连接大型可编程逻辑门阵列FPGA的VTS_Intput；
微处理器TB侧信号输入电路包含，电压比较器Comparator输出端、硬件缓冲Buffer2一端、硬件缓冲Buffer3一端分别连接大型可编程逻辑门阵列FPGA的TB_Volt_Get、TB_Input、TB_Output，电压比较器Comparator的第一输出端连接4V电源，电压比较器Comparator的第二输出端、硬件缓冲Buffer2另一端、硬件缓冲Buffer3另一端连接TB_Connecter信号。
2.按照权利要求1所述的基于VTSystem的驱动测试环境自适配系统，其特征在于：所述VTS_Connecter信号输入过程为，
1.1进入Buffer1的信号被阻止，信号经过Buffer4进入FPGA的VTS_Input输入引脚；
1.2 FPGA根据VTS_Input引脚的边沿变化，判断信号的传输方向VTSystem->微处理器TB，设置VTS_Input和TB_Output、VTS_Volt_Selt和TB_Volt_Get的信号传输通道开始传输信号；
1.3 TB_Output输出信号经过Buffer3输出到微处理器TB；同时，输出信号经过Buffer2输入FPGA的TB_Input引脚；输出信号还会进入电压比较器，与阀值电压比较，将电压比较结果输入到TB_Volt_Get引脚；
1.4 TB_Input引脚的输入信号在FPGA内的传输通道没有被设置，该信号传输中断；而VTS_Volt_Selt引脚会根据TB_Volt_Get的信号控制模拟开关维持默认连接。
3.按照权利要求1所述的基于VTSystem的驱动测试环境自适配系统，其特征在于：所述微处理器TB侧信号输入过程为，
2.1进入Buffer3的信号被阻止，信号经过Buffer2进入FPGA的TB_Input输入引脚，同时，信号进入到电压比较器，与阀值电压比较，将电压比较结果输入到TB_Volt_Get引脚；
2.2 FPGA根据TB_Input引脚的边沿变化，判断出信号传输方向微处理器TB->VTSystem，设置TB_Input和VTS_Output、VTS_Volt_Selt和TB_Volt_Get的信号传输通道并开始传输信号；
2.3 VTS_Volt_Selt引脚根据TB_Volt_Get的信号控制模拟开关的导通和关断，VTS_Output会由此直接输出3.3V的信号到VTSystem或经过Buffer1输出5V信号到VTSystem，另外，5V信号会经过Buffer4输入到VTS_Input引脚，但由于FPGA内部没有对相应的传输通道进行，该信号传输中断。
4.按照权利要求1所述的基于VTSystem的驱动测试环境自适配系统，其特征在于：所述硬件配置表，使用一个32位的数据ID保存VTSystem和微处理器之间需要连接的对应引脚信息，有多少个需要连接的引脚就有相应多个的32位数据ID，其中32位数据ID的高16位表示VTSystem信号线的编号，低16位表示微处理器需要连接的引脚编号。
5.按照权利要求1所述的基于VTSystem的驱动测试环境自适配系统，其特征在于：所述软件可控的矩阵开关由UART接收配置文件流程为，给软件可控的矩阵开关的核心处理器FPGA上电并初始化UART功能，等待接收配置文件；若接收到数据，FPGA会执行解析配置数据的程序；若配置文件接收完毕，FPGA会执行VTSystem和微处理器TB端口的连接程序。
6.按照权利要求5所述的基于VTSystem的驱动测试环境自适配系统，其特征在于：所述解析配置数据流程为，FPGA对32位配置数据解析，得到保存在32位配置数据中的VTSystem信号线编VTSn和微处理器TB引脚编号；
FPGA检查每个VTSn的连接标志位，并为具有该标志位的VTSn端口和匹配的TBm端口建立虚拟通道。
7.按照权利要求1所述的基于VTSystem的驱动测试环境自适配系统，其特征在于：所述软件可控的矩阵开关的核心处理器FPGA实现VTSystem和微处理器之间信号的输入、输出和幅值控制的I/O口包含，Output I/O: 向VTSystem和微处理器输出信号，在FPGA引脚前面增加硬件缓冲器Buffer1和Buffer3，使得信号只能从FPGA内部送出，阻止外部信号的输入；
Input I/O:接收来自VTSystem和微处理器的信号，在FPGA引脚前面增加硬件缓冲器Buffer2和Buffer4，使得信号只能由外部输入，阻止FPGA内部信号的输出；
Volt_Get I/O：该引脚连接了电压比较器的输出，电压比较器设置阀值电压,与微处理器输入电压进行比较，根据电压比较结果，电压比较器输出0或1到FPGA，从而判断出输入电压为3.3V还是5V；
Volt_Selt I/O:该引脚连接模拟开关，根据电压比较结果，FPGA通过该引脚控制模拟开关的导通和关断，从而使FPGA连接VTSystem侧的信号输出引脚选择相应的电压输出。
基于VTSystem的驱动测试环境自适配系统
技术领域
[0001] 本发明涉及一种自适配系统，特别是一种基于VTSystem的驱动测试环境自适配系统。
背景技术
[0002] 随着科学技术的发展进步，在汽车领域中微处理器的重要性越来越高，在提高微处理器质量要求的同时，对运行在微处理器内部的驱动代码也有很高的要求。因此基于VT System(简称VTS)的微处理器(简称TB)的驱动测试也被广泛应用。为了全面地测试微处理器的驱动质量，VT System上有限的信号线需要与目标芯片的大部分引脚相连接，因此在测试过程中，每测试一个项目，都需要测试人员手动将VT System的信号线连接到新的引脚上去，这不仅增加了测试时间、降低了测试效率，而且提高了操作人员的误接线和引入干扰信号的几率。由于手工连接需要进行频繁的插拔连线,操作过程中容易出现误接线或导线接头接触不良的情况。并且由于接线繁杂，操作人员很难及时排查解决接线问题，从而影响了测试的品质。在以往项目测试失败案例的统计中，由于误接线或接头接触不良造成的失败高达14%。
发明内容
[0003] 本发明所要解决的技术问题是提供一种基于VTSystem的驱动测试环境自适配系统，使得在测试过程中,VT System与微处理器之间的连接可由软件自动配置,减少大量测试人员的接线时间,提高驱动测试效率。
[0004] 为解决上述技术问题，本发明所采用的技术方案是：
[0005] 一种基于VTSystem的驱动测试环境自适配系统，其特征在于：包含硬件配置表和软件可控的矩阵开关；
[0006] 所述硬件配置表用于记载需要连接的VT System信号线编号和微处理器引脚编号，配置生成硬件配置表，通过UART下载到软件可控的矩阵开关中；
[0007] 所述软件可控的矩阵开关包含大型可编程逻辑门阵列FPGA、若干VTS侧信号输入电路和若干TB侧信号输入电路，FPGA通过UART接收硬件配置文件，根据硬件配置文件在内部为VTS侧I/O口和TB侧I/O建立虚拟通道；
[0008] VTS侧信号输入电路包含，VTS_Connecter信号连接模拟开关selector的输入端，模拟开关selector的控制端连接大型可编程逻辑门阵列FPGA的VTS_Volt_Selt, 模拟开关selector的第一输出端连接大型可编程逻辑门阵列FPGA的VTS_Output，模拟开关selector的第二输出端连接硬件缓冲Buffer1和硬件缓冲Buffer4的一端，硬件缓冲Buffer1的另一端连接大型可编程逻辑门阵列FPGA的VTS_ Output, 硬件缓冲Buffer4的另一端连接大型可编程逻辑门阵列FPGA的VTS_ Intput；
[0009] TB侧信号输入电路包含，电压比较器Comparator输出端、硬件缓冲Buffer2一端、硬件缓冲Buffer3一端分别连接大型可编程逻辑门阵列FPGA的TB_Volt_Get、TB_Input、TB_Output，电压比较器Comparator的第一输出端连接4V电源，电压比较器Comparator的第二输出端、硬件缓冲Buffer2另一端、硬件缓冲Buffer3另一端连接TB_Connecter信号。
[0010] 进一步地，所述VTS_Connecter信号输入过程为，
[0011] 1.1进入Buffer1的信号被阻止，信号经过Buffer4进入FPGA的VTS_Input输入引脚；
[0012] 1.2 FPGA根据VTS_Input引脚的边沿变化，判断信号的传输方向VTS->TB，设置VTS_Input和TB_Output、VTS_Volt_Selt和TB_Volt_Get的信号传输通道开始传输信号；
[0013] 1.3 TB_Output输出信号经过Buffer3输出到TB。同时，输出信号经过Buffer2输入FPGA的TB_Input引脚。输出信号还会进入电压比较器，与阀值电压比较，将电压比较结果输入到TB_Volt_Get引脚；
[0014] 1.4 TB_Input引脚的输入信号在FPGA内的传输通道没有被设置，该信号传输中断；而VTS_Volt_Selt引脚会根据TB_Volt_Get的信号控制模拟开关维持默认连接。
[0015] 进一步地，所述TB侧信号输入过程为，
[0016] 2.1进入Buffer3的信号被阻止，信号经过Buffer2进入FPGA的TB_Input输入引脚，同时，信号进入到电压比较器，与阀值电压比较，将电压比较结果输入到TB_Volt_Get引脚；
[0017] 2.2 FPGA根据TB_Input引脚的边沿变化，判断出信号传输方向TB->VTS，设置TB_Input和VTS_Output、VTS_Volt_Selt和TB_Volt_Get的信号传输通道并开始传输信号；
[0018] 2.3 VTS_Volt_Selt引脚根据TB_Volt_Get的信号控制模拟开关的导通和关断，VTS_Output会由此直接输出3.3V的信号到VTS或经过Buffer1输出5V信号到VTS，另外，5V信号会经过Buffer4输入到VTS_Input引脚，但由于FPGA内部没有对相应的传输通道进行，该信号传输中断。
[0019] 进一步地，所述硬件配置表，使用一个32位的数据ID保存VT System和微处理器之间需要连接的对应引脚信息，有多少个需要连接的引脚就有相应多个的32位数据ID，其中32位数据ID的高16位表示VT System信号线的编号，低16位表示微处理器需要连接的引脚编号。
[0020] 进一步地，所述软件可控的矩阵开关由UART接收配置文件流程为，给软件可控的矩阵开关的核心处理器FPGA上电并初始化UART功能，等待接收配置文件；若接收到数据，FPGA会执行解析配置数据的程序；若配置文件接收完毕，FPGA会执行VTS和TB端口的连接程序。
[0021] 进一步地，所述解析配置数据流程为，FPGA对32位配置数据解析，得到保存在32位配置数据中的VTS信号线编VTSn和TB引脚编号；
[0022] FPGA检查每个VTSn的连接标志位，并为具有该标志位的VTSn端口和匹配的TBm端口建立虚拟通道。
[0023] 进一步地，所述软件可控的矩阵开关的核心处理器FPGA实现VT System和微处理器之间信号的输入、输出和幅值控制的I/O口包含，
[0024] Output I/O: 向VT System和微处理器输出信号，在FPGA引脚前面增加硬件缓冲器Buffer1和Buffer3，使得信号只能从FPGA内部送出，阻止外部信号的输入；
[0025] Input I/O:接收来自VT System和微处理器的信号，在FPGA引脚前面增加硬件缓冲器Buffer2和Buffer4，使得信号只能由外部输入，阻止FPGA内部信号的输出；
[0026] Volt_Get I/O：该引脚连接了电压比较器的输出，电压比较器设置阀值电压,与微处理器输入电压进行比较，根据电压比较结果，电压比较器输出0或1到FPGA，从而判断出输入电压为3.3V还是5V。
[0027] Volt_Selt I/O:该引脚连接模拟开关。根据电压比较结果。FPGA通过该引脚控制模拟开关的导通和关断，从而使FPGA连接VT System侧的信号输出引脚选择相应的电压输出。
[0028] 本发明与现有技术相比，具有以下优点和效果：本发明通过增加软件可控矩阵开关，使得VT System与微处理器的接线可通过硬件配置表进行配置自动接线，不需要进行多次手动重复接线，减少了操作人员测试时的接线工作和引入干扰的几率，从而提高了驱动测试效率。
[0029] 根据统计，基于VT System的微处理器驱动测试，采用手工接线的方式时，6-8个小时的测试工作中会有3.5-4.5个小时在处理接线问题。而采用本方法，接线时间缩短到0.5小时以内，测试时间减少了3-4个小时，整个测试效率提高了50%左右。
附图说明
[0030] 图1是本发明的基于VTSystem的驱动测试环境自适配系统的示意图。
[0031] 图2是本发明的FPGA接收配置脚本流程图。
[0032] 图3是本发明的FPGA解析端口设定和构建虚拟通道的流程图。
[0033] 图4是本发明的信号传输判断的流程图。
具体实施方式
[0034] 下面结合附图并通过实施例对本发明作进一步的详细说明，以下实施例是对本发明的解释而本发明并不局限于以下实施例。
[0035] 如图1所示，本发明的一种基于VTSystem的驱动测试环境自适配系统，包含硬件配置表和软件可控的矩阵开关；
[0036] 硬件配置表用于记载需要连接的VT System信号线编号和微处理器引脚编号，配置生成硬件配置表，通过UART下载到软件可控的矩阵开关中；
[0037] 软件可控的矩阵开关包含大型可编程逻辑门阵列FPGA、若干VTS侧信号输入电路和若干TB侧信号输入电路，FPGA通过UART接收硬件配置文件，根据硬件配置文件在内部为VTS侧I/O口和TB侧I/O建立虚拟通道；
[0038] VTS侧信号输入电路包含，VTS_Connecter信号连接模拟开关selector的输入端，模拟开关selector的控制端连接大型可编程逻辑门阵列FPGA的VTS_Volt_Selt, 模拟开关selector的第一输出端连接大型可编程逻辑门阵列FPGA的VTS_Output，模拟开关selector的第二输出端连接硬件缓冲Buffer1和硬件缓冲Buffer4的一端，硬件缓冲Buffer1的另一端连接大型可编程逻辑门阵列FPGA的VTS_ Output, 硬件缓冲Buffer4的另一端连接大型可编程逻辑门阵列FPGA的VTS_ Intput；
[0039] TB侧信号输入电路包含，电压比较器Comparator输出端、硬件缓冲Buffer2一端、硬件缓冲Buffer3一端分别连接大型可编程逻辑门阵列FPGA的TB_Volt_Get、TB_Input、TB_Output，电压比较器Comparator的第一输出端连接4V电源，电压比较器Comparator的第二输出端、硬件缓冲Buffer2另一端、硬件缓冲Buffer3另一端连接TB_Connecter信号。
[0040] VTS_Connecter信号输入过程为，
[0041] 1.1进入Buffer1的信号被阻止，信号经过Buffer4进入FPGA的VTS_Input输入引脚；
[0042] 1.2 FPGA根据VTS_Input引脚的边沿变化，判断信号的传输方向VTS->TB，设置VTS_Input和TB_Output、VTS_Volt_Selt和TB_Volt_Get的信号传输通道开始传输信号；
[0043] 1.3 TB_Output输出信号经过Buffer3输出到TB。同时，输出信号经过Buffer2输入FPGA的TB_Input引脚。输出信号还会进入电压比较器，与阀值电压比较，将电压比较结果输入到TB_Volt_Get引脚；
[0044] 1.4 TB_Input引脚的输入信号在FPGA内的传输通道没有被设置，该信号传输中断；而VTS_Volt_Selt引脚会根据TB_Volt_Get的信号控制模拟开关维持默认连接。
[0045] TB侧信号输入过程为，
[0046] 2.1进入Buffer3的信号被阻止，信号经过Buffer2进入FPGA的TB_Input输入引脚，同时，信号进入到电压比较器，与阀值电压比较，将电压比较结果输入到TB_Volt_Get引脚；
[0047] 2.2 FPGA根据TB_Input引脚的边沿变化，判断出信号传输方向TB->VTS，设置TB_Input和VTS_Output、VTS_Volt_Selt和TB_Volt_Get的信号传输通道并开始传输信号；
[0048] 2.3 VTS_Volt_Selt引脚根据TB_Volt_Get的信号控制模拟开关的导通和关断，VTS_Output会由此直接输出3.3V的信号到VTS或经过Buffer1输出5V信号到VTS，另外，5V信号会经过Buffer4输入到VTS_Input引脚，但由于FPGA内部没有对相应的传输通道进行，该信号传输中断。
[0049] 硬件配置表，使用一个32位的数据ID保存VT System和微处理器之间需要连接的对应引脚信息，有多少个需要连接的引脚就有相应多个的32位数据ID，其中32位数据ID的高16位表示VT System信号线的编号，低16位表示微处理器需要连接的引脚编号。
[0050] 如图2所示，软件可控的矩阵开关由UART接收配置文件流程为，给软件可控的矩阵开关的核心处理器FPGA上电并初始化UART功能，等待接收配置文件；若接收到数据，FPGA会执行解析配置数据的程序；若配置文件接收完毕，FPGA会执行VTS和TB端口的连接程序。
[0051] 如图3所示，解析配置数据流程为，FPGA会对32位配置数据解析，得到保存在32位配置数据中的VTS信号线编号(VTSn)和TB(TBm)引脚编号。FPGA会检查每个VTSn的连接标志位，并为具有该标志位的VTSn端口和匹配的TBm端口建立虚拟通道。
[0052] 软件可控的矩阵开关的核心处理器FPGA分别使用以下的I/O口，实现VT System和微处理器之间信号的输入、输出和幅值控制。
[0053] Output I/O: 向VT System和微处理器输出信号，在FPGA引脚前面增加硬件缓冲器Buffer1和Buffer3，使得信号只能从FPGA内部送出，阻止外部信号的输入；
[0054] Input I/O:接收来自VT System和微处理器的信号，在FPGA引脚前面增加硬件缓冲器Buffer2和Buffer4，使得信号只能由外部输入，阻止FPGA内部信号的输出；
[0055] Volt_Get I/O(微处理器侧专用)：该引脚连接了电压比较器的输出，电压比较器设置了阀值电压(4V),与微处理器输入电压（3.3V或5V）进行比较。根据电压比较结果，电压比较器输出0或1到FPGA，从而判断出输入电压为3.3V还是5V。
[0056] Volt_Selt I/O(VT System侧专用):该引脚连接模拟开关。根据电压比较结果。FPGA通过该引脚控制模拟开关的导通和关断，从而使FPGA连接VT System侧的信号输出引脚选择相应的电压输出（3.3V或5V）。
[0057] 如图4所示，Input的I/O口会实时测定VTS/VB信号的边沿变化，以此来判断信号的传输方向(VTS->TB,TB->VTS)。
[0058] 本说明书中所描述的以上内容仅仅是对本发明所作的举例说明。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种修改或补充或采用类似的方式替代，只要不偏离本发明说明书的内容或者超越本权利要求书所定义的范围，均应属于本发明的保护范围。
