一种TC电路中的电源与电池切换电路

摘要

本发明所要解决的技术问题是设计了一种能够在电源Vcc和电池Vbat之间自动切换的电路，同时在极低的功耗和各种电源电压的应用情况下(3.3V、2.5V、1.2V和1.0V)，设计出精确的温漂极小的Vpf参考电压，确保电路正常工作，同时保证Vcc和Vbat在该参考电压下自动切换。电源与电池比较电路，在电源和电池之间选择大值，作为整个电源与电池切换电路的供电电源；低功耗带隙参考源电路VBG，在极低功耗的要求下，生成参考电压Vpf；Vbat和Vcc最终选择电路，在Vpf、Vbat和Vcc三者的比较之下，最终选择出给芯片的供电电压。本发明不仅集成了电源管理电路中的两种功能，同时提供了参考电压Vpf。与现有技术相比，本发明解决了在电池供电模式下，Vbat向Vcc反向漏电的问题，进一步降低了功耗。

权利要求

1.一种TC电路中的电源与电池切换电路，其特征在于，包括电源与电池比较电路、低功耗带隙参考源电路以及电源和电池最终选择电路；电源与电池比较电路用于比较输入的电源电压和电池电压的大小，输出电源与电池中较大的电压值,作为整个电源与电池切换电路的供电电源；低功耗带隙参考源电路用于产生参考电压，输出至电源和电池最终选择电路；电源和电池最终选择电路用于将电源与电池比较电路输出的电压与低功耗带隙参考源电路输出的参考电压进行比较，选择出最终的输出电源；

电源和电池最终选择电路包括比较器COMP2、缓冲器BUF5-BUF8、反相器INV1、INV2和INV3、MOS管M3-M10；

比较器COMP2的同相输入端与分压后的电源电路相连，反向输入端与参考电压相连，输出端与缓冲器BUF5的输入端相连；缓冲器BUF5的一个输出端与M3的栅极相连，另一个输出端与M4的栅极相连；M3的漏极与由反相器INV1和INV2构成的锁存器的输入端相连；锁存器的输出端以及M4、M5和M6的漏极分别与缓冲器BUF6的输入端相连；M5和M6的栅极输入为电源与电池中较大的电压值，M4、M5和M6的源极分别接地；缓冲器BUF6的输出端一路经反相器INV3与缓冲器BUF7的输入端相连，一路与缓冲器BUF8的输入端相连；缓冲器BUF7的输出端分别与M8和M9的栅极相连，缓冲器BUF8的输出端分别与M7和M10的栅极相连；M7、M10的漏极分别接电池电路，M8和M9的漏极分别接电源电路，M7-M10的源极分别接输出端。

2.根据权利要求1所述的一种TC电路中的电源与电池切换电路，其特征在于，电源与电池比较电路包括电源供电的比较电路、指示信号产生电路和电源与电池选择电路；

电源供电的比较电路用于比较电源电压和电池电压的大小，在电源电压大于电池电压时，输出高电平至指示信号产生电路；在电源电压小于电池电压时，输出低电平至指示信号产生电路；

指示信号产生电路，用于对高低电平进行整形，生成指示信号输出至电源与电池选择电路；

电源与电池选择电路，用于根据指示信号输出电源与电池中较大的电压值。

说明书

一种TC电路中的电源与电池切换电路

技术领域

[0001] 本发明涉及电源管理领域，尤其是在手持设别低功耗应用中，能自动在电源与电池之间切换的电路，例如RTC电路。

背景技术

[0002] RTC是精确的实时时钟电路，其内部集成了温补晶振、ADC、DAC、E2PROM等模块，其采用I2C接口，能精确的记录年月日时分秒的信息。其精度能达到小于1ppm。该电路广泛应用于各种手持设备，其功耗极低。在电源供电模式下，内部模块全部工作，校准各电路的性能，存储精确时间信息。在电池供电模式下，内部只有电源管理模块、温补晶振等必要模块工作，其电流小于1uA。

[0003] RTC电路内部需要集成一个能在电源Vcc和电池VBAT之间自动切换的电源管理电路。主要包括以下两种功能：

[0004] 1)当电源供电，电池不供电时，电源管理电路选择电源Vcc给全芯片供电；

[0005] 2)当电池供电，电源不供电是，电源管理电路选择电池VBAT给全新片供电；

发明内容

[0006] 本发明所要解决的技术问题是设计出了一种能够自动在电源Vcc和电池VBAT之间自动切换的电路，同时在极低的功耗和各种电源电压的应用情况下(3.3V、2.5V、1.2V和1.0V)，设计出了精确的温漂极小的VPF参考电压，确保电路正常工作，同时保证Vcc和VBAT在该参考电压下自动切换，该电路具有结构简单、集成度高、功耗低和占用面积小等特点，适合单片集成。

[0007] 为解决上述技术问题，本发明主要采用以下技术方案来实现：

[0008] 一种TC电路中的电源与电池切换电路，包括电源与电池比较电路、低功耗带隙参考源电路以及电源和电池最终选择电路；电源与电池比较电路用于比较输入的电源电压和电池电压的大小，输出电源与电池中较大的电压值,作为整个电源与电池切换电路的供电电源；低功耗带隙参考源电路用于产生参考电压，输出至电源和电池最终选择电路；电源和电池的最终的选择电路用于将电源与电池比较电路输出的电压与低功耗带隙参考源电路输出的参考电压进行比较，选择出最终的输出电源。

[0009] 其中，电源与电池比较电路包括电源供电的比较电路、指示信号产生电路和电源与电池选择电路；

[0010] 电源供电的比较电路用于比较电源电压和电池电压的大小，在电源电压大于电池电压时，输出高电平至指示信号产生电路；在电源电压小于电池电压时，输出低电平至指示信号产生电路；

[0011] 指示信号产生电路，用于对高低电平进行整形，生成指示信号输出至电源与电池选择电路；

[0012] 电源与电池选择电路，用于根据指示信号输出电源与电池中较大的电压值。

[0013] 其中，电源供电的比较电路包括比较器COMP1和或非门NOR1；指示信号产生电路包括缓冲器BUF1、缓冲器BUF2和与非门NAND1；电源与电池选择电路包括或非门NOR2、缓冲器BUF3、或非门NOR3、缓冲器BUF4以及两个MOS管M1和M2；

[0014] 比较器COMP1的同相端与电源电路相连，反相端与电池电路相连，输出端与或非门NOR1的输入端相连；或非门NOR1的输出端 与缓冲器BUF1的输入端相连；缓冲器BUF1的输出端分别与缓冲器BUF2和与非门NAND1的输入端相连；与非门NAND1的输出端分别与或非门NOR2的两个输入端和或非门NOR3的一个输入端相连；或非门NOR2的输出端分别与缓冲器BUF3的输入端和或非门NOR3的另一个输入端相连；缓冲器BUF3的输出端与M1的栅极相连；或非门NOR3的输出端经缓冲器BUF4与M2的栅极相连；M1的源极与电源电路相连，M2的漏极与电池电路相连，M1的漏极和M2的源极相连后接输出端并与一电容连接后接地。

[0015] 其中，电源和电池最终选择电路包括比较器COMP2、缓冲器BUF5-BUF8、反相器INV1、INV2和INV3、MOS管M1-M10；

[0016] 比较器COMP1的同相输入端与分压后的电源电路相连，反向输入端与参考电压相连，输出端与缓冲器BUF5的输入端相连；缓冲器BUF5的一个输出端与M3的栅极相连，另一个输出端与M4的栅极相连；M3的漏极与由反相器INV1和INV2构成的锁存器的输入端相连；锁存器的输出端以及M4、M5和M6的源极分别与缓冲器BUF6的输入端相连；M5和M6的栅极输入为电源与电池中较大的电压值，M4、M5和M6的漏极分别接地；缓冲器BUF6的输出端一路经反相器INV3与缓冲器BUF7的输入端相连，一路与缓冲器BUF4的输入端相连；缓冲器BUF7的输出端分别与M8和M9的栅极相连，缓冲器BUF8的输出端分别与M7和M10的栅极相连；M7、M10的源极分别接电池电路，M8和M9的源极分别接电源电路，M7-M10的漏极分别接输出端。

[0017] 本发明与背景技术相比，具有如下优点：

[0018] (1)不仅集成了背景技术中电源管理电路中的两种功能，同时 提供了参考电压VPF，能满足：

[0019] ●当电源电压小于某一特定值VPF(在该值下，芯片不能正常工作)，电源管理电路选择电池VBAT给全芯片供电；

[0020] ●当电源电压大于VPF时，电源管理电路选择电源Vcc给全芯片供电。

[0021] 因此该电路能够适应各种电源电压的应用情况，能在各种环境中保证芯片正常工作。

[0022] (2)与现有技术相比，本发明解决了在电池供电模式下，VBAT向Vcc反向漏电的问题，进一步降低了功耗。

附图说明

[0023] 图1为本发明电源与电池比较电路。

[0024] 图2为本发明低功耗带隙参考源电路。

[0025] 图3为本发明电源和电池最终选择电路。

具体实施方式

[0026] 为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图和实施例对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

[0027] 图1为本发明的电源与电池比较电路，主要功能为比较电源Vcc和电池VBAT的大小，最终比较的输出电压为VMAX，主要分为三个部分，第一部分为电源(Vcc)供电的比较电路，第二部分为指示信号产生电路，第三部分为电源(Vcc)与电池(VBAT)选择电路。

[0028] 电源与电池比较电路用于比较输入的电源电压和电池电压的大小，输出电源与电池中较大的电压值,作为整个电源与电池切换电路的供电电源；低功耗带隙参考源电路用于产生参考电压，输出至电源 和电池最终选择电路；电源和电池的最终的选择电路用于将电源与电池比较电路输出的电压与低功耗带隙参考源电路输出的参考电压进行比较，选择出最终的输出电源。

[0029] 在第一部分电路中，包含一个比较器COMP1和一个或非门NOR1。其原理为：比较器的同相端输入为Vcc供电的共源电路，反相端为VBAT，当Vcc大于VBAT时，Vcc和电池电压VBAT送入比较器，其指示信号输入到或非门NOR1，此时缓冲器的输出为高电平，反之，当Vcc小于VBAT时，缓冲器的输出为输出为低电平。

[0030] 第二部分为指示信号产生电路，该电路由由缓冲器BUF1、缓冲器BUF2、与非门NAND1构成，不同于第一部分电，该电路的供电电压为VMAX，VMAX为最终电源与电池比较电路的输出电压，也就是Vcc和VBAT的最大值。该电路的目的是在第一部分电路的基础上对高低电平有明确的整形，即当Vcc大于VBAT时，指示信号的值为VMAX，第一部分缓冲器输出的高电平信号输入到缓冲器BUF1，BUF1的输出信号一路经过缓冲器BUF2输入到与非门NAND1，一路直接输入到与非门NAND1，由与非门NAND1输出到下一级。而当Vcc小于VBAT时，指示信号的值为0。

[0031] 第三部分电路为最终的选择电路，包括或非门NOR2、缓冲器BUF3、或非门NOR3、缓冲器BUF4及两个MOS管M1、M2组成，该部分的电源电压由Vcc提供，开关由两个PMOS管组成，当控制电压为1时，开关断开；当控制电压为0时，开关闭合。指示信号Xbat经过或非门NOR3后，一路输入给缓冲器BUF3，然后输出到PMOS管M1，一路输入给反相器，经缓冲器BUF4输出到PMOS管M2，因此当Xbat为0时，Vdd＝VBAT；当Xbat为1时，Vdd＝Vcc。

[0032] 图2为低功耗带隙参考源电路VBG，输出参考电压值VPF。主要分为三个部分，第一部分为启动电路，第二部分为带隙核心电路，第三部分为运算放大器反馈电路。启动电路由PMOS管M11～M13和NMOS管M14构成。加入启动电路的目的是因为带隙核心电路收敛于两个状态，0状态和正常工作状态，启动电路保证核心电路只收敛于正常工作状态。当M22和M14的栅极电压为0时，启动电路会返回一个电压值，使M12和M4正常工作。带隙核心电路有PMOS管M15～M18、M21和NMOS管M19～M20、M22构成。带隙核心电路目的是产生一个温漂极小的参考电压，提供给图3的电源和电池选择电路。运算放大器反馈电路由PMOS管M25～M26、M28～M29和NMOS管M23～M24、M27、M30和M31构成。运算放大器反馈电路将输出电压采样后，反馈回带隙核心电路的偏置部分，形成负反馈，保证整个电路稳定工作。

[0033] 图3为电源Vcc和VBAT的最终的选择电路，包括比较器COMP2、缓冲器BUF5-BUF8、反相器INV1、INV2和INV3、MOS管M1-M10；该电路的供电电压为VMAX，输入信号为Vcc、VPF，输出信号为VDD_ANA与VDD_DIG(VDD_ANA给芯片模拟电路供电，VDD_DIG给芯片数字电路供电)。Vcc先进行分压生成Vcc/2，它和VPF同时送入比较器(CMOP)产生指示信号Xpf，Xpf经过缓冲器BUF5后一路输入到NMOS管M4的栅极，一路输入到的M3栅极后经M3放大后输出到由反相器(INV1)和反相器(INV2)构成的锁存器，锁存器的输出信号同NMOS管M4～M6的漏电流一同输入到缓冲器BUF6，缓冲器BUF6的输出信号一路经缓冲器BUF8输入到NMOS管M7和M10的栅极，一路流入反相器INV3后经缓冲器 BUF7输入到NMOS管M8和M9的栅极，NMOS管M7～M10构成了最终的信号选择电路，产生最终的选择信号Xsel，当且仅当Xpf＝0，Xpf＝0时，VDD_ANA＝VDD_DIG＝VBAT，其余状态下时，VDD_ANA＝VDD_DIG＝Vcc。

[0034] 以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。