一种相位测量系统及方法

摘要

本发明提出了一种相位测量系统及方法，利用在测量时间间隔过程中，优化同步闸门的生成方式，从而在时间间隔测量过程中，同时得到信号的周期数据，这样就可以在一次测量中同时得到周期和时间间隔数据，从而大大提升了相位测量速度，并减少了相应的测量误差，提升测量精度。

权利要求

1.一种相位测量系统，其特征在于，采用双通道结构，两个被测信号分别进入到各自通道同时完成时间间隔测量及周期测量，进而完成相位测量；

通过电平转换电路将两个被测信号转化为PECL电平信号，利用闸门同步电路对两个被测信号的上升沿进行同步提取，提取出两个同步闸门信号；

FPGA对产生的两个同步闸门信号的电平进行监测，当监测到两个同步闸门信号的电平均被拉高后，利用第一同步闸门信号作为计数器使能信号，对输入信号进行计数；

计数完成后FPGA产生一个复位信号，用于对闸门同步电路进行复位，同时将两个通道的同步闸门信号的电平进行拉低，得到两个通道新的同步闸门信号；

FPGA对新的同步闸门信号电平进行时间计数及TDC内插补偿，得到两个同步闸门信号的宽度数据；

将两路同步闸门信号进行减法运算后得到两个被测信号的时间间隔数据；同时利用第一同步闸门信号电平对输入信号进行事件计数，得到输入信号在第一同步闸门信号电平高期间的周期个数N，利用同步闸门信号电平的宽度数据除以N得到信号的周期值；

利用公式

得到两个被测信号间的相位信息。

2.如权利要求1所述的一种相位测量系统，其特征在于，所述电平转换电路采用ADCMP582BCPZ芯片，将输入信号转化为PECL电平信号。

3.如权利要求1所述的一种相位测量系统，其特征在于，所述闸门同步电路利用带复位端的D触发器，将转换为PECL电平的输入信号与原始闸门信号进行同步。

4.一种相位测量方法，其特征在于，相位测量过程中，同时得到两个信号之间的时间间隔信息和信号的周期信息；

首先，通过电平转换电路将被测信号转化为PECL电平信号；

然后，利用闸门同步电路对被测信号的上升沿进行同步提取，提取出两个同步闸门信号；

同步后的同步闸门信号均输入到FPGA中，FPGA实时检测两路闸门信号的电平，当检测到两路同步闸门信号均为高电平时，启动计数单元，以第一同步闸门信号作为计数器使能信号，对输入信号进行计数；

计数完成后，FPGA生成一个复位信号，同时对两个通道的闸门同步电路进行复位，从而产生两个新的同步闸门信号；

对两个新的同步闸门信号分别进行时间计数以及TDC内插补偿，得到两个同步闸门信号的宽度分别为T1和T2，对两个同步闸门信号进行减法运算，得到两个被测信号的时间间隔值Δt＝T1-T2；

第一同步闸门信号的宽度刚好包含整数N个被测信号的周期，故被测信号的周期由T＝T1/N得到；

接下来，利用公式

得到两个被测信号间的相位信息。

5.如权利要求4所述的一种相位测量方法，其特征在于，两个同步闸门信号起始端分别与两个被测信号的上升沿同步，终止端完全同步，这样两个同步闸门信号包含了两个被测信号的时间间隔信息，第一同步闸门信号中还包含了被测信号的周期信息。

6.如权利要求4所述的一种相位测量方法，其特征在于，根据T1和T2之间的数据大小，得到两个被测信号间相位的正负关系。

说明书

一种相位测量系统及方法

技术领域

[0001] 本发明涉及测试技术领域，特别涉及一种相位测量系统，还涉及一种相位测量方法。

背景技术

[0002] 随着科技水平的进步，对于同频信号之间的相位关系也越来越关注，且对于精度要求较高，已有相位测量方案需要分两步进行，先进行“周期测量”，测量两个信号的周期，然后再进行“时间间隔测量”，测量两个信号之间的时间差，然后按照公式计算得到相位。

[0003] 已有测量方案中，在进行周期和时间间隔测量时，需要对硬件电路进行切换，且两个测量不能同时进行，会造成较大的测量误差，即两次测量结果是在不同的硬件状态下(信号传输路径的时间延迟、迟滞窗的变化)得到的，这期间必然会引入测量误差，另外在两次测量结果之间必然存在TDC内插数据的误差，从而会进一步增加测量误差。

[0004] 已有的设计方案测量速度慢，且需要不断对硬件电路进行开关切换，对电路会造成不同程度的损伤。

发明内容

[0005] 本发明提出了一种相位测量系统及方法，在一次测量中完成周期和时间间隔两个参数的测量，可大大提升测量速度，同时减少了已有测量方案中所引入的一系列误差项，提高测量精度。

[0006] 本发明的技术方案是这样实现的：

[0007] 一种相位测量系统，采用双通道结构，两个被测信号分别进入到各自通道同时完成时间间隔测量及周期测量，进而完成相位测量；

[0008] 通过电平转换电路将两个被测信号转化为PECL电平信号，利用闸门同步电路对两个被测信号的上升沿进行同步提取，提取出两个同步闸门信号；

[0009] FPGA对产生的两个同步闸门信号的电平进行监测，当监测到两个同步闸门信号的电平均被拉高后，以第一同步闸门信号作为计数器使能信号，对输入信号进行计数；

[0010] 计数完成后FPGA产生一个复位信号，用于对闸门同步电路进行复位，同时将两个通道的同步闸门信号的电平进行拉低，得到两个通道新的同步闸门信号；

[0011] FPGA对新的同步闸门信号电平进行时间计数及TDC内插补偿，得到两个同步闸门信号的宽度数据；

[0012] 将两路同步闸门信号进行减法运算后得到两个被测信号的时间间隔数据；同时利用第一同步闸门信号电平对输入信号进行事件计数，得到输入信号在第一同步闸门信号电平高期间的周期个数N，利用第一同步闸门信号电平的宽度数据除以N得到信号的周期值；

[0013] 利用公式

[0014] 得到两个被测信号间的相位信息。

[0015] 可选地，所述电平转换电路采用ADCMP582BCPZ芯片，将输入信号转化为PECL电平信号。

[0016] 可选地，所述闸门同步电路利用带复位端的D触发器，将转换为PECL电平的输入信号与原始闸门信号进行同步。

[0017] 本发明还提出了一种相位测量方法，两个被测信号分别进入到各自通道同时进行时间间隔测量及周期测量，进而完成相位测量；

[0018] 首先，通过电平转换电路将被测信号转化为PECL电平信号；

[0019] 然后，利用闸门同步电路对被测信号的上升沿进行同步提取，提取出两个同步闸门信号；

[0020] 同步后的同步闸门信号均输入到FPGA中，FPGA实时检测两路闸门信号的电平，当检测到两路同步闸门信号均为高电平时，启动计数单元，以第一同步闸门信号作为计数器的使能信号，对输入信号进行计数；

[0021] 计数完成后，FPGA生成一个复位信号，同时对两个通道的闸门同步电路进行复位，从而产生两个新的同步闸门信号；

[0022] 对两个新的同步闸门信号分别进行时间计数以及TDC内插补偿，得到两个同步闸门信号的宽度分别为T1和T2，对两个同步闸门信号进行减法运算，得到两个被测信号的时间间隔值Δt＝T1-T2；

[0023] 第一同步闸门信号的宽度刚好包含整数N个被测信号的周期，故被测信号的周期由T＝T1/N得到；

[0024] 接下来，利用公式

[0025] 得到两个被测信号间的相位信息。

[0026] 可选地，两个同步闸门信号起始端分别与两个被测信号的上升沿同步，终止端完全同步，这样两个同步闸门信号包含了两个被测信号的时间间隔信息，第一同步闸门信号中还包含了被测信号的周期信息。

[0027] 可选地，根据T1和T2之间的数据大小，得到两个被测信号间相位的正负关系。

[0028] 本发明的有益效果是：

[0029] (1)将相位测量过程中所需得到的周期及时间间隔数据在一次测量中完成，大大提升了测量速度；

[0030] (2)避免了在相位测量过程中需要频繁切换硬件开关的步骤，避免了通道电流的频繁变化，降低了通道噪声，减小了测量误差，提高了相位测量精度，同时降低了对硬件电路的损伤。

附图说明

[0031] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

[0032] 图1为现有的相位测量原理示意图；

[0033] 图2为本发明的相位测量系统控制框图；

[0034] 图3为本发明的同步闸门信号产生原理示意图。

具体实施方式

[0035] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

[0036] 相位是相同频率的两个信号之间的时间差，用角度表示。传统的相位测量是先进行周期测量，再进行时间间隔测量，然后按照公式 计算得到相位，因此，传统相位测量精度低，测量速度慢。

[0037] 本发明提出了一种相位测量系统及方法，利用在测量时间间隔过程中，优化同步闸门的生成方式，从而在时间间隔测量过程中，同时得到信号的周期数据，这样就可以在一次测量中同时得到周期和时间间隔数据，从而大大提升测量速度，并减少了相应的测量误差，提升测量精度。

[0038] 下面结合说明书附图对本发明的相位测量系统及方法进行详细说明。

[0039] 如图2所示，本发明的相位测量系统采用双通道结构，两个被测信号(第一输入信号和第二输入信号)分别进入到各自通道进行相位测量。首先，通过电平转换电路将输入信号(正弦波或其他波形信号)转化为PECL电平信号；在进行两个同频信号的时间间隔测量时，利用闸门同步电路和原始闸门信号对两个信号的上升沿进行同步提取，提取出两个同步闸门信号(第一同步闸门信号和第二同步闸门信号)，FPGA对产生的两个同步闸门信号的电平进行监测，当监测到两个同步闸门信号的电平均被拉高后，启动闸门延迟计数流程，即利用第一同步闸门信号作为计数器的使能信号，对输入信号进行计数，计数时长由延迟数据决定。

[0040] 计数完成后FPGA产生一个复位信号，用于对闸门同步电路进行复位，实现同时将两个通道的同步闸门信号的电平进行拉低，这样便得到两个通道新的同步闸门信号，并再次进入到FPGA中，然后对新的同步闸门信号电平进行时间计数及TDC内插补偿，从而得到同步闸门的宽度数据。

[0041] 然后，将两路同步闸门信号进行减法运算后便得到两输入信号的时间间隔数据。同时利用第一同步闸门信号电平对输入信号进行事件计数，得到输入信号在同步闸门信号高期间的周期个数N，利用同步闸门信号电平的宽度数据除以N即可得到信号的周期值。

[0042] 利用本发明的相位测量系统，在一次测量过程中得到了时间间隔及周期的数据，利用上述现有的相位计算公式就可以计算得到当前两信号之间的相位关系。

[0043] 优选地，本发明的电平转换电路采用ADCMP582BCPZ芯片，将输入信号(正弦波或其他波形信号)转化为PECL电平信号，该种电平对信号边沿的损耗非常小，不会增加额外的迟滞误差，因此在信号处理的电路中均采用了该种电平。

[0044] 闸门同步电路利用带复位端的D触发器MC10EP51DTG，将转换为PECL电平的输入信号(上升沿)与原始闸门信号进行同步。

[0045] 本发明还提出了一种相位测量方法，两个被测信号(第一输入信号和第二输入信号)分别进入到各自通道进行相位测量。首先，通过电平转换电路将输入信号(正弦波或其他波形信号)转化为PECL电平信号；在进行两个同频信号的时间间隔测量时，利用闸门同步电路和原始闸门信号对两个信号的上升沿进行同步提取，提取出两个同步闸门信号(第一同步闸门信号和第二同步闸门信号)；同步后的同步闸门信号均输入到FPGA中，FPGA实时检测两路闸门信号的电平，当检测到两路同步闸门信号均为高电平时，启动计数单元，以以第一同步闸门信号作为计数器的使能信号，对同步闸门电路进行同步延迟扩展，延迟数据的确定原则是：本发明中能够测量相位的最高频率为200MHz，即5ns，本发明中所采用的多周期同步及TDC数字内插算法方案中，能够进行精确测量的最小闸门宽度为100ns，而计数过程中，是利用输入信号1作为计数器的时钟的，所以延迟数据最小为20。

[0046] 计数完成后，FPGA生成一个异步复位信号，同时对两个通道的闸门同步电路进行复位，从而产生两个新的同步闸门，这两个闸门起始端分别与两信号的上升沿同步，终止端完全同步，这样两个同步闸门信号便包含了两输入信号的时间间隔信息，第一同步闸门信号中还包含了被测信号的周期信息，如图3所示。

[0047] 本发明利用可编程锁相环芯片HMC832LP6GE产生高性能的参考时钟信号，该芯片内置高性能的VCO电路、分频电路、鉴相电路等，可输出25MHz～3GHz之间的任意频率，通过FPGA编程控制其输出频率为400MHz，作为本发明中的参考时钟，其输出幅度达到+5dBm，其谐波及分谐波分量极低，能够满足本发明的方案中对于参考时钟信号的要求。

[0048] 本发明对于两个新的同步闸门信号，分别进行时间计数以及TDC内插补偿，得到两个同步闸门信号的宽度分别为T1和T2，对两个闸门进行减法运算，便得到两被测信号的时间间隔值Δt＝T1-T2。

[0049] 第一同步闸门信号的宽度刚好包含整数N个被测信号的周期，故被测信号的周期可由T＝T1/N得到。

[0050] 接下来，利用公式 便得到两信号间的相位信息，同时根据T1和T2之间的数据大小，也可以得到两信号间相位的正负关系。

[0051] 本发明利用被测信号作为同步闸门扩展时所需计数器的时钟，使得被测信号的周期信息包含在同步闸门中，将已有方案中需要两次测量才能得到相位信息的流程优化到一次测量即可完成。

[0052] 本发明省去了硬件电路切换环节，使得测量时间上提升百倍以上(电路切换过程中从开始切换到电路稳定的等待时间很长)。

[0053] 本发明减少了电路切换过程及两次测量不同步所引入的误差，提高了相位测量精度，使相位测量精度达到0.001°，提升了10倍以上。

[0054] 以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。