像素电路、其驱动方法、显示面板及显示装置

摘要

本发明公开了一种像素电路、其驱动方法、显示面板及显示装置，在发光器件发光之前初始化模块将参考信号端的信号分别提供给驱动晶体管的栅极和第二极，将第一电压端的信号提供给驱动晶体管的第一极。利用初始化模块对驱动晶体管的栅极和第一极分别进行复位，避免两者的寄生电容造成的差异，进而避免了电压跳变引起的阈值抓取不一致的问题，因此可以保证在高低灰阶切换后第一帧的亮度一致。并且，在每一帧的初始化阶段对驱动晶体管的第二极进行复位，以使驱动晶体管有大的电流流过，强制恢复驱动晶体管因偏压应力引起的阈值电压偏移，从而避免残影现象出现。

权利要求

1.一种像素电路，其特征在于，包括：驱动晶体管、驱动控制模块、发光控制模块、初始化模块、阳极复位模块和发光器件；

所述驱动控制模块用于将数据信号端的信号以及所述驱动晶体管的阈值电压写入至所述驱动晶体管的栅极；

所述发光控制模块用于在第二发光控制端的控制下将第一电压端的信号提供给所述驱动晶体管的第一极，在第一发光控制端的控制下使所述驱动晶体管的第二极与所述发光器件的阳极导通；

所述初始化模块用于在所述发光器件发光之前将参考信号端的信号分别提供给所述驱动晶体管的栅极和第二极，将所述第一电压端的信号提供给所述驱动晶体管的第一极；

所述阳极复位模块用于在所述发光器件发光之前将所述参考信号端的信号提供给所述发光器件的阳极；

所述发光控制模块包括第一开关晶体管和第二开关晶体管；

所述第一开关晶体管的栅极与所述第二发光控制端连接，所述第一开关晶体管的第一极与所述第一电压端连接，所述第一开关晶体管的第二极与所述驱动晶体管的第一极连接；

所述第二开关晶体管的栅极与所述第一发光控制端连接，所述第二开关晶体管的第一极与所述驱动晶体管的第二极连接，所述第二开关晶体管的第二极与所述发光器件的阳极连接；

当所述初始化模块和所述发光控制模块共用所述第一开关晶体管，且所述初始化模块还包括第五开关晶体管时，所述第五开关晶体管的栅极与第一扫描信号端连接，所述第五开关晶体管的第一极与所述参考信号端连接，所述第五开关晶体管的第二极与所述驱动晶体管的栅极连接；

当所述初始化模块包括第五开关晶体管和第七开关晶体管；

所述第五开关晶体管的栅极与第一扫描信号端连接，所述第五开关晶体管的第一极与所述参考信号端连接，所述第五开关晶体管的第二极与所述驱动晶体管的栅极连接；

所述第七开关晶体管的栅极与所述第一扫描信号端连接，所述第七开关晶体管的第一极与所述第一电压端连接，所述第七开关晶体管的第二极与所述驱动晶体管的第一极连接；

所述初始化模块还包括第八开关晶体管；

所述第八开关晶体管的栅极与所述第一扫描信号端连接，所述第八开关晶体管的第一极与所述驱动晶体管的栅极连接，所述第八开关晶体管的第二极与所述驱动晶体管的第二极连接；

或者，所述第八开关晶体管的栅极与所述第一扫描信号端连接，所述第八开关晶体管的第一极与所述参考信号端连接，所述第八开关晶体管的第二极与所述驱动晶体管的第二极连接。

2.如权利要求1所述的像素电路，其特征在于，所述驱动控制模块包括第三开关晶体管、第四开关晶体管和电容；

所述第三开关晶体管的栅极与第二扫描信号端连接，所述第三开关晶体管的第一极与所述数据信号端连接，所述第三开关晶体管的第二极与所述驱动晶体管的第一极连接；

所述第四开关晶体管的栅极与第二扫描信号端连接，所述第四开关晶体管的第一极与所述驱动晶体管的第二极连接，所述第四开关晶体管的第二极与所述驱动晶体管的栅极连接；

所述电容的一端与所述第一电压端连接，另一端与所述驱动晶体管的栅极连接。

3.如权利要求2所述的像素电路，其特征在于，所述阳极复位模块包括第六开关晶体管；

所述第六开关晶体管的栅极与所述第二扫描信号端连接，所述第六开关晶体管的第一极与所述参考信号端连接，所述第六开关晶体管的第二极与所述发光器件的阳极连接。

4.如权利要求1-3任一项所述的像素电路，其特征在于，所述第一发光控制端与所述第二发光控制端为同一信号端。

5.如权利要求1-3任一项所述的像素电路，其特征在于，所述第五开关晶体管为双栅结构。

6.如权利要求2所述的像素电路，其特征在于，所述第四开关晶体管为双栅结构。

7.如权利要求1-3任一项所述的像素电路，其特征在于，所有开关晶体管均为N型晶体管或均为P型晶体管。

8.一种驱动如权利要求2所述的像素电路的驱动方法，其特征在于，包括：节点初始化阶段，向所述第一扫描信号端提供第一电位信号，向所述第二扫描信号端、所述第一发光控制端和所述第二发光控制端提供第二电位信号；

数据写入阶段，向所述第二扫描信号端提供第一电位信号，向所述第一扫描信号端、所述第一发光控制端和所述第二发光控制端提供第二电位信号；

发光阶段，向所述第一发光控制端和所述第二发光控制端提供第一电位信号，向所述第一扫描信号端和所述第二扫描信号端提供第二电位信号。

9.一种显示面板，其特征在于，包括如权利要求1-7任一项所述的像素电路。

10.一种显示装置，其特征在于，包括如权利要求9所述的显示面板。

说明书

像素电路、其驱动方法、显示面板及显示装置

技术领域

[0001] 本发明涉及显示技术领域，尤指一种像素电路、其驱动方法、显示面板及显示装置。

背景技术

[0002] 有机发光显示器(Organic Light Emitting Diode，OLED)是当今平板显示器研究领域的热点之一，与液晶显示器相比，OLED具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点，目前，在手机、PDA、数码相机等平板显示领域，OLED已经开始取代传统的液晶显示屏(Liquid Crystal Display，LCD)。其中，像素电路设计是OLED显示器核心技术内容，具有重要的研究意义。

[0003] 现有的一种像素电路的结构如图1所示，包括6个开关晶体管：M1～M6、1个驱动晶体管M0和1个电容C。对应的输入时序图如图2所示，该电路虽然通过内部补偿改善了因工艺和晶体管老化造成的驱动晶体管M0阈值电压漂移造成的显示不均问题，但是在高低灰阶切换后存在第一帧亮度不一致的问题。并且，该像素电路发光一段时间后，由于偏压应力会使驱动晶体管M0的阈值电压发生偏移，受偏移变化不同影响，导致残影现象出现。

发明内容

[0004] 本发明实施例提供一种像素电路、其驱动方法、显示面板及显示装置，用以改善现有像素电路存在的残影以及高低灰阶切换后存在的第一帧亮度不一致的问题。

[0005] 本发明实施例提供的一种像素电路，包括：驱动晶体管、驱动控制模块、发光控制模块、初始化模块、阳极复位模块和发光器件；

[0006] 所述驱动控制模块用于将数据信号端的信号以及所述驱动晶体管的阈值电压写入至所述驱动晶体管的栅极；

[0007] 所述发光控制模块用于在第二发光控制端的控制下将所述第一电压端的信号提供给所述驱动晶体管的第一极，在第一发光控制端的控制下使所述驱动晶体管的第二极与所述发光器件的阳极导通；

[0008] 所述初始化模块用于在所述发光器件发光之前将参考信号端的信号分别提供给所述驱动晶体管的栅极和第二极，将所述第一电压端的信号提供给所述驱动晶体管的第一极；

[0009] 所述阳极复位模块用于在所述发光器件发光之前将所述参考信号端的信号提供给所述发光器件的阳极。

[0010] 相应地，本发明实施例还提供了一种像素电路的驱动方法，包括：

[0011] 节点初始化阶段，向所述第一扫描信号端和所述第二发光控制端提供第一电位信号，向所述第二扫描信号端和所述第一发光控制端提供第二电位信号；

[0012] 通道恢复阶段，向所述第一扫描信号端、所述第二扫描信号端和第二发光控制端提供第一电位信号，向所述第一发光控制端提供第二电位信号；

[0013] 数据写入阶段，向所述第二扫描信号端提供第一电位信号，向所述第一扫描信号端、所述第一发光控制端和所述第二发光控制端提供第二电位信号；

[0014] 发光阶段，向所述第一发光控制端和所述第二发光控制端提供第一电位信号，向所述第一扫描信号端和所述第二扫描信号端提供第二电位信号。

[0015] 相应地，本发明实施例还提供了一种像素电路的驱动方法，包括：

[0016] 节点初始化阶段，向所述第一扫描信号端提供第一电位信号，向所述第二扫描信号端、所述第一发光控制端和所述第二发光控制端提供第二电位信号；

[0017] 通道恢复阶段，向所述第一扫描信号端和所述第二扫描信号端提供第一电位信号，向所述第一发光控制端和所述第二发光控制端提供第二电位信号；

[0018] 数据写入阶段，向所述第二扫描信号端提供第一电位信号，向所述第一扫描信号端、所述第一发光控制端和所述第二发光控制端提供第二电位信号；

[0019] 发光阶段，向所述第一发光控制端和所述第二发光控制端提供第一电位信号，向所述第一扫描信号端和所述第二扫描信号端提供第二电位信号。

[0020] 相应地，本发明实施例还提供了一种像素电路的驱动方法，包括：

[0021] 节点初始化阶段，向所述第一扫描信号端提供第一电位信号，向所述第二扫描信号端、所述第一发光控制端和所述第二发光控制端提供第二电位信号；

[0022] 数据写入阶段，向所述第二扫描信号端提供第一电位信号，向所述第一扫描信号端、所述第一发光控制端和所述第二发光控制端提供第二电位信号；

[0023] 发光阶段，向所述第一发光控制端和所述第二发光控制端提供第一电位信号，向所述第一扫描信号端和所述第二扫描信号端提供第二电位信号。

[0024] 相应地，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述任一种像素电路。

[0025] 相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示面板。

[0026] 本发明有益效果如下：

[0027] 本发明实施例提供的像素电路、其驱动方法、显示面板及显示装置，在发光器件发光之前初始化模块将参考信号端的信号分别提供给驱动晶体管的栅极和第二极，将第一电压端的信号提供给驱动晶体管的第一极。利用初始化模块对驱动晶体管的栅极和第一极分别进行复位，避免两者的寄生电容造成的差异，进而避免了电压跳变引起的阈值抓取不一致的问题，因此可以保证在高低灰阶切换后第一帧的亮度一致。并且，在每一帧的初始化阶段对驱动晶体管的第二极进行复位，以使驱动晶体管有大的电流流过，强制恢复驱动晶体管因偏压应力引起的阈值电压偏移，从而避免残影现象出现。

附图说明

[0028] 图1为现有的一种像素电路的结构示意图；

[0029] 图2为现有像素电路对应的输入时序图；

[0030] 图3为本发明实施例提供的一种像素电路的结构示意图；

[0031] 图4为本发明实施例提供的另一种像素电路的结构示意图；

[0032] 图5为本发明实施例提供的又一种像素电路的结构示意图；

[0033] 图6为本发明实施例提供的又一种像素电路的结构示意图；

[0034] 图7为本发明实施例提供的又一种像素电路的结构示意图；

[0035] 图8为本发明实施例提供的又一种像素电路的结构示意图；

[0036] 图9为本发明实施例提供的又一种像素电路的结构示意图；

[0037] 图10为本发明实施例提供的又一种像素电路的结构示意图；

[0038] 图11a为图4所示的像素电路对应的一种输入时序图；

[0039] 图11b为图4所示的像素电路对应的另一种输入时序图；

[0040] 图12为图5和图8所示的像素电路对应的输入时序图；

[0041] 图13为图6、图7、图9和图10所示的像素电路对应的输入时序图；

[0042] 图14为本发明实施例提供的一种像素电路的驱动方法的流程图；

[0043] 图15为本发明实施例提供的另一种像素电路的驱动方法的流程图；

[0044] 图16为本发明实施例提供的又一种像素电路的驱动方法的流程图；

[0045] 图17为本发明实施例提供的显示面板的结构示意图；

[0046] 图18为本发明实施例提供的显示装置的结构示意图。

具体实施方式

[0047] 通过对图1的像素电路进行仿真模拟，当第n-1帧为0灰阶，第n帧为255灰阶，第n+1帧为255灰阶时，对第一节点N1和N2节点的在不同时间段时的电位进行检测，检测结果如下表1所示。

[0048]

[0049]

[0050] 表1

[0051] 由上述表1可以看出，在初始化阶段第n帧时第二节点N2的电位与第n+1帧时第二节点N2的电位不同。这是由于在初始化阶段时，第n帧的第一节点N1的电位-3V是由3.44V切换过来的，而第n+1帧的第一节点N1的电位-3V是由1.5V切换过来的，由于像素电路中第一节点N1和第二节点N2之间存在寄生电容，而第二节点N2在初始化阶段处于悬空状态，因此第一节点N1的电压变化ΔV不一致会导致在初始化阶段时第n帧时第二节点N2的电位与第n+1帧时第二节点N2的电位不同，进而导致在数据写入阶段时，第n帧时第一节点N1的电位与第n+1帧时第一节点N1节点的电位不同，造成第n帧亮度与第n+1帧亮度不一致的问题。

[0052] 有鉴于此，本发明实施例提供了一种像素电路、其驱动方法及有机电致发光显示面板，通过在初始化阶段时同时对第一节点N1和第二节点N2的电位进行复位，避免二者寄生电容造成的差异带来亮度不一致的问题。

[0053] 为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的像素电路、其驱动方法及有机电致发光显示面板的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

[0054] 本发明实施例提供的一种像素电路，如图3所示，包括：驱动晶体管M0、驱动控制模块01、发光控制模块02、初始化模块03、阳极复位模块04和发光器件oled；

[0055] 驱动控制模块01用于将数据信号端data的信号以及驱动晶体管M0的阈值电压写入至驱动晶体管M0的栅极；

[0056] 发光控制模块02用于在第二发光控制端Emit2的控制下将第一电压端PVDD的信号提供给驱动晶体管M0的第一极，在第一发光控制端Emit1的控制下使驱动晶体管M0的第二极与发光器件oled的阳极导通；

[0057] 初始化模块03用于在发光器件oled发光之前将参考信号端Vref的信号分别提供给驱动晶体管M0的栅极和第二极，将第一电压端PVDD的信号提供给驱动晶体管M0的第一极；

[0058] 阳极复位模块04用于在发光器件oled发光之前将参考信号端Vref的信号提供给发光器件oled的阳极。

[0059] 本发明实施例提供的像素电路，在发光器件发光之前初始化模块将参考信号端的信号分别提供给驱动晶体管的栅极和第二极，将第一电压端的信号提供给驱动晶体管的第一极。利用初始化模块对驱动晶体管的栅极和第一极分别进行复位，避免两者的寄生电容造成的差异，进而避免了电压跳变引起的阈值抓取不一致的问题，因此可以保证在高低灰阶切换后第一帧的亮度一致。并且，在每一帧的初始化阶段对驱动晶体管的第二极进行复位，以使驱动晶体管有大的电流流过，强制恢复驱动晶体管因偏压应力引起的阈值电压偏移，从而避免残影现象出现。

[0060] 具体地，在本发明实施例提供的像素电路中，如图3所示，发光器件的阴极与第二电压端PVEE连接，第二电压端PVEE的电压一般为负电压或接地。

[0061] 下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。

[0062] 在具体实施时，在本发明实施例提供的显示面板中，驱动晶体管为P型晶体管，对于驱动晶体管为N型晶体管的情况，设计原理与本发明相同，也属于本发明保护的范围。

[0063] 具体地，在本发明实施例提供的像素电路中，发光器件一般为有机发光二极管，在此不作限定。

[0064] 可选地，在本发明实施例提供的像素电路中，如图4至图7所示，驱动控制模块01包括第三开关晶体管M3、第四开关晶体管M4和电容C1；

[0065] 第三开关晶体管M3的栅极与第二扫描信号端Scan2连接，第三开关晶体管M3的第一极与数据信号端Data连接，第三开关晶体管M3的第二极与驱动晶体管M0的第一极连接；

[0066] 第四开关晶体管M4的栅极与第二扫描信号端Scan2连接，第四开关晶体管M4的第一极与驱动晶体管M0的第二极连接，第四开关晶体管M4的第二极与驱动晶体管M0的栅极连接；

[0067] 电容的一端与第一电压端PVDD连接，另一端与驱动晶体管M0的栅极连接。

[0068] 具体地，在第二扫描信号端Scan2的控制下第三开关晶体管M3和第四开关晶体管M4导通，导通的第四开关晶体管M4使驱动晶体管M0形成二极管结构，数据信号端的信号通过第三开关晶体管M3到达驱动晶体管M0的第一极后，通过二极管结构的驱动晶体管M0到达驱动晶体管M0的栅极，从而将数据信号端Data的信号和驱动晶体管M0的阈值电压写入至驱动晶体管M0的栅极。在发光器件发光时，利用电容维持驱动晶体管M0的栅极电位。

[0069] 具体地，本发明实施例提供的像素电路中，如图4至图7所示，第四开关晶体管M4为双栅结构。这样可以减少在第四开关晶体管M4截止时的漏电流，以有利于减少在发光阶段第四开关晶体管M4的漏电流对驱动晶体管M0的干扰，进而影响驱动晶体管M0的驱动电流。

[0070] 以上仅是举例说明像素电路中驱动控制模块的具体结构，在具体实施时，驱动控制模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

[0071] 可选地，本发明实施例提供的像素电路中，如图4至图7所示，发光控制模块02包括第一开关晶体管M1和第二开关晶体管M2；

[0072] 第一开关晶体管M1的栅极与第二发光控制端Emit2连接，第一开关晶体管M1的第一极与第一电压端PVDD连接，第一开关晶体管M1的第二极与驱动晶体管M0的第一极连接；

[0073] 第二开关晶体管M2的栅极与第一发光控制端Emit1连接，第二开关晶体管M2的第一极与驱动晶体管M0的第二极连接，第二开关晶体管M2的第二极与发光器件的阳极连接。

[0074] 具体地，当第一开关晶体管M1在第二发光控制端Emit2的控制下导通时，第一电压端PVDD的信号通过第一开关晶体管M1传输至驱动晶体管M0的第一极；当第一发光控制端Emit1控制第二开关晶体管M2导通时，驱动晶体管M0与发光器件的阳极导通。

[0075] 以上仅是举例说明像素电路中发光控制模块的具体结构，在具体实施时，发光控制模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

[0076] 可选地，本发明实施例提供的像素电路中，如图4所示，初始化模块03和发光控制模块02共用第一开关晶体管M1，且初始化模块03还包括第五开关晶体管M5；

[0077] 第五开关晶体管M5的栅极与第一扫描信号端Scan1连接，第五开关晶体管M5的第一极与参考信号端Vref连接，第五开关晶体管M5的第二极与驱动晶体管M0的栅极连接。

[0078] 具体地，当第一开关晶体管M1导通时，第一电压端PVDD的信号通过第一开关晶体管M1传输至驱动晶体管M0的第一极；第五开关晶体管M5导通时，参考信号端Vref的信号通过第五开关晶体管M5传输至驱动晶体管M0的栅极，当驱动控制模块中的第四开关晶体管M4导通时，驱动晶体管M0的栅极接收的参考信号端Vref的信号通过第四开关晶体管M4传输至驱动晶体管M0的第二极。从而实现对驱动晶体管M0的栅极、第一极和第二极进行复位，避免了电压跳变引起的阈值抓取不一致的问题，因此可以保证在高低灰阶切换后第一帧的亮度一致。并通过与驱动控制模块中的第四开关晶体管M4配合使驱动晶体管M0中有大的电流通过，强制恢复驱动晶体管M0因偏压引起的性能漂移。

[0079] 或者，可选地，本发明实施例提供的像素电路中，如图5所示，初始化模块03包括第五开关晶体管M5和第七开关晶体管M7；

[0080] 第五开关晶体管M5的栅极与第一扫描信号端Scan1连接，第五开关晶体管M5的第一极与参考信号端Vref连接，第五开关晶体管M5的第二极与驱动晶体管M0的栅极连接；

[0081] 第七开关晶体管M7的栅极与第一扫描信号端Scan1连接，第七开关晶体管M7的第一极与第一电压端PVDD连接，第七开关晶体管M7的第二极与驱动晶体管M0的第一极连接。

[0082] 具体地，当第一扫描信号端Scan1控制第五开关晶体管M5和第七开关晶体管M7导通时，第一电压端PVDD的信号通过第七开关晶体管M7传输至驱动晶体管M0的第一极，参考信号端Vref的信号通过第五开关晶体管M5传输至驱动晶体管M0的栅极，当驱动控制模块中的第四开关晶体管M4导通时，驱动晶体管M0的栅极接收的参考信号端Vref的信号通过第四开关晶体管M4传输至驱动晶体管M0的第二极。从而实现对驱动晶体管M0的栅极、第一极和第二极进行复位，避免了电压跳变引起的阈值抓取不一致的问题，因此可以保证在高低灰阶切换后第一帧的亮度一致。并通过与驱动控制模块中的第四开关晶体管M4配合使驱动晶体管M0中有大的电流通过，强制恢复驱动晶体管M0因偏压引起的性能漂移。

[0083] 可选地，本发明实施例提供的像素电路中，如图6所示，初始化模块03还包括第八开关晶体管M8；

[0084] 第八开关晶体管M8的栅极与第一扫描信号端Scan1连接，第八开关晶体管M8的第一极与驱动晶体管M0的栅极连接，第八开关晶体管M8的第二极与驱动晶体管M0的第二极连接。

[0085] 这样初始化模块不需要与驱动控制模块配合，当第一扫描信号端Scan1控制第八开关晶体管M8导通时，驱动晶体管M0的栅极接收的参考信号端Vref的信号通过第八开关晶体管M8传输至驱动晶体管M0的第二极。从而实现对驱动晶体管M0的栅极、第一极和第二极进行复位，避免了电压跳变引起的阈值抓取不一致的问题，因此可以保证在高低灰阶切换后第一帧的亮度一致。并使驱动晶体管M0中有大的电流通过，强制恢复驱动晶体管M0因偏压引起的性能漂移。

[0086] 或者，可选地，本发明实施例提供的像素电路中，如图7所示，初始化模块03还包括第八开关晶体管M8；

[0087] 第八开关晶体管M8的栅极与第一扫描信号端Scan1连接，第八开关晶体管M8的第一极与参考信号端Vref连接，第八开关晶体管M8的第二极与驱动晶体管M0的第二极连接。

[0088] 具体地，当第一扫描信号端Scan1控制第八开关晶体管M8导通时，参考信号端Vref的信号直接通过第八开关晶体管M8传输至驱动晶体管M0的第二极。从而实现对驱动晶体管M0的栅极、第一极和第二极进行复位，避免了电压跳变引起的阈值抓取不一致的问题，因此可以保证在高低灰阶切换后第一帧的亮度一致。并使驱动晶体管M0中有大的电流通过，强制恢复驱动晶体管M0因偏压引起的性能漂移。

[0089] 具体地，本发明实施例提供的像素电路中，如图4至图7所示，初始化模块中的第五开关晶体管M5为双栅结构。这样可以减少在第五开关晶体管M5截止时的漏电流，以有利于减少在发光阶段第五开关晶体管M5的漏电流影响驱动晶体管M0流向发光器件的驱动电流。

[0090] 以上仅是举例说明像素电路中初始化模块的具体结构，在具体实施时，初始化模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

[0091] 可选地，本发明实施例提供的像素电路中，如图4至图7所示，阳极复位模块04包括第六开关晶体管M6；

[0092] 第六开关晶体管M6的栅极与第二扫描信号端Scan2连接，第六开关晶体管M6的第一极与参考信号端Vref连接，第六开关晶体管M6的第二极与发光器件的阳极连接。

[0093] 具体地，当第二扫描信号端Scan2控制第六开关晶体管M6导通时，参考信号端Vref的信号通过第六开关晶体管M6传输至发光器件的阳极，从而对阳极进行复位。

[0094] 以上仅是举例说明像素电路中阳极复位模块的具体结构，在具体实施时，阳极复位模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

[0095] 具体地，为节省信号端口数量，节省布线空间，对于图5至图7所示的像素电路，如图8至图10所示，第一发光控制端Emit1与第二发光控制端Emit2为同一信号端。

[0096] 具体地，在本发明实施例提供的像素电路中，从降低漏电流的角度考虑，任意开关晶体管均可以设置为双栅结构，在此不作限定。

[0097] 具体地，为了制作工艺统一，本发明实施例提供的像素电路中，如图4至图10所示，所有开关晶体管均为P型晶体管；

[0098] 或所有开关晶体管均为N型晶体管。

[0099] 本发明实施例均是以所有开关晶体管均为P型晶体管为例进行说明的，但是并不构成对本申请中晶体管类型的限定。

[0100] 具体地，在本发明实施例提供的像素电路中，N型晶体管在高电位信号作用下导通，在低电位信号作用下截止；P型晶体管在低电位信号作用下导通，在高电位信号作用下截止。

[0101] 具体地，在本发明实施例提供的像素电路中，晶体管的第一极可以为源极，第二极为漏极，或者晶体管的第一极可以为漏极，第二极为源极，在此不作具体区分。

[0102] 下面结合电路时序图对本发明实施例提供的像素电路的工作过程作以描述。下述描述中以1表示高电位，0表示低电位。需要说明的是，1和0是逻辑电位，其仅是为了更好的解释本发明实施例的具体工作过程，而不是具体的电压值。

[0103] 实例一

[0104] 以图4所示的像素电路为例，对应的输入输出时序如图11a所示。具体地，选取如图11a所示的输入时序图中的T1、T2、T3和T4四个阶段。

[0105] 节点初始化阶段T1，Scan1＝0，Scan2＝1，Emit1＝1，Emit2＝0。

[0106] 由于Scan1＝0，因此第五开关晶体管M5导通以将参考信号端Vref的信号提供给第一节点N1，第一节点N1的电位为Vref。由于Emit2＝0，第一开关晶体管M1导通以将第一电压端PVDD的信号提供给第二节点N2，第二节点N2的电位为VDD，第一节点N1和第二节点N2初始化复位。由于Scan2＝1，因此，第三开关晶体管M3、第四开关晶体管M4和第六开关晶体管M6截止。由于Emit1＝1，因此第二开关晶体管M2截止，发光器件oled不发光。

[0107] 通道恢复阶段T2，Scan1＝0，Scan2＝0，Emit1＝1，Emit2＝0。

[0108] 由于Scan1＝0，因此第五开关晶体管M5导通以将参考信号端Vref的信号提供给第一节点N1，第一节点N1的电位为Vref。由于Emit2＝0，第一开关晶体管M1导通以将第一电压端PVDD的信号提供给第二节点N2，第二节点N2的电位为VDD，第一节点N1和第二节点N2初始化复位，驱动晶体管M0打开。由于Scan2＝0，因此，第三开关晶体管M3、第四开关晶体管M4和第六开关晶体管M6到通过。由于第四开关晶体管M4导通，第一节点N1接收的参考信号端Vref的信号传输至第三节点N3，因此驱动晶体管M0有大的电流流过，强制恢复驱动晶体管M0因偏压引起的性能漂移。由于Emit1＝1，因此第二开关晶体管M2截止，发光器件oled不发光。

[0109] 数据写入阶段T3，Scan1＝1，Scan2＝0，Emit1＝1，Emit2＝1。

[0110] 由于Scan1＝1，因此第五开关晶体管M5截止。Scan2＝0，因此，第三开关晶体管M3导通以将数据信号端Data的信号提供给驱动晶体管M0的第一极，第二节点N2的电位变为Vdata；第四开关晶体管M4导通以将驱动晶体管M0的栅极和第二极导通，第一节点N1和第三节点N3的电位变为Vdata-|Vth|，此时驱动晶体管M0的Vsg从VDD-Vref→Vdata-Vref→|Vth|，因此无论高灰阶跳变为中灰阶或是低灰阶跳变为中灰阶，均可以保证抓取的阈值电压Vth相同；第六开关晶体管M6导通以将参考信号端Vref的信号提供给发光器件的阳极，对发光器件复位。由于Emit1＝Emit2＝1，因此第一开关晶体管M1和第二开关晶体管M2截止，发光器件oled不发光。

[0111] 发光阶段T4，Scan1＝1，Scan2＝1，Emit1＝0，Emit2＝0。

[0112] 由于Scan1＝1，因此第五开关晶体管M5和第七开关晶体管M7截止。由于Scan2＝1，因此，第三开关晶体管M3、第四开关晶体管M4和第六开关晶体管M6截止。由于Emit1＝Emit2＝0，因此第一开关晶体管M1导通以将第一电压端PVDD的高电位提供给驱动晶体管M0的第一极，第二节点N2的电位变为VDD，此时驱动晶体管M0的Vsg＝VDD-Vdata+|Vth|，I＝K(Vsg-|Vth|)2＝K(VDD-Vdata)2；第二开关晶体管M2导通，以使驱动晶体管M0的驱动电流驱动发光器件oled工作发光。

[0113] 进一步地，在实例一中，在数据写入阶段T3之后，在发光阶段T4之前，还包括保持阶段T3’，对应的时序图如图11b所示。

[0114] 在保持阶段T3’，Scan1＝1，Scan2＝1，Emit1＝0，Emit2＝1。

[0115] 由于Emit1＝0，第二开关晶体管M2导通，其它开关晶体管均截止。增加该阶段可以延长第二发光控制信号端Emit2为高电位的时间，从而使第一发光控制信号端Emit1和第二发光控制信号端Emit2的高电位的维持时长相等，这样可以实现上下级像素电路共用发光控制信号，从而避免增加新的发光控制信号。另外，还可以避免信号延迟带来的不良影响。

[0116] 实例二

[0117] 以图5和图8所示的像素电路为例，对应的输入输出时序如图12所示。具体地，选取如图12所示的输入时序图中的T1、T2、T3和T4四个阶段。

[0118] 节点初始化阶段T1，Scan1＝0，Scan2＝1，Emit1＝Emit2＝1。

[0119] 由于Scan1＝0，因此第五开关晶体管M5导通以将参考信号端Vref的信号提供给第一节点N1，第一节点N1的电位为Vref；第七开关晶体管M7导通以将第一电压端PVDD的信号提供给第二节点N2，第二节点N2的电位为VDD，第一节点N1和第二节点N2初始化复位，驱动晶体管M0打开。由于Scan2＝1，因此，第三开关晶体管M3、第四开关晶体管M4和第六开关晶体管M6截止。由于Emit1＝Emit2＝1，因此第一开关晶体管M1和第二开关晶体管M2截止，发光器件oled不发光。

[0120] 通道恢复阶段T2，Scan1＝0，Scan2＝0，Emit1＝Emit2＝1。

[0121] 由于Scan1＝0，因此第五开关晶体管M5导通以将参考信号端Vref的信号提供给第一节点N1，第一节点N1的电位为Vref；第七开关晶体管M7导通以将第一电压端PVDD的信号提供给第二节点N2，第二节点N2的电位为VDD，第一节点N1和第二节点N2初始化复位，驱动晶体管M0打开。由于Scan2＝0，因此，第三开关晶体管M3、第四开关晶体管M4和第六开关晶体管M6到通过。由于第四开关晶体管M4导通，第一节点N1接收的参考信号端Vref的信号传输至第三节点N3，因此驱动晶体管M0有大的电流流过，强制恢复驱动晶体管M0因偏压引起的性能漂移。由于Emit1＝Emit2＝1，因此第一开关晶体管M1和第二开关晶体管M2截止，发光器件oled不发光。

[0122] 数据写入阶段T3，Scan1＝1，Scan2＝0，Emit1＝Emit2＝1。

[0123] 由于Scan1＝1，因此第五开关晶体管M5和第七开关晶体管M7截止。Scan2＝0，因此，第三开关晶体管M3导通以将数据信号端Data的信号提供给驱动晶体管M0的第一极，第二节点N2的电位变为Vdata；第四开关晶体管M4导通以将驱动晶体管M0的栅极和第二极导通，第一节点N1和第三节点N3的电位变为Vdata-|Vth|，此时驱动晶体管M0的Vsg从VDD-Vref→Vdata-Vref→|Vth|，因此无论高灰阶跳变为中灰阶或是低灰阶跳变为中灰阶，均可以保证抓取的阈值电压Vth相同；第六开关晶体管M6导通以将参考信号端Vref的信号提供给发光器件的阳极，对发光器件复位。由于Emit1＝Emit2＝1，因此第一开关晶体管M1和第二开关晶体管M2截止，发光器件oled不发光。

[0124] 发光阶段T4，Scan1＝1，Scan2＝1，Emit1＝Emit2＝0。

[0125] 由于Scan1＝1，因此第五开关晶体管M5和第七开关晶体管M7截止。由于Scan2＝1，因此，第三开关晶体管M3、第四开关晶体管M4和第六开关晶体管M6截止。由于Emit1＝Emit2＝0，因此第一开关晶体管M1导通以将第一电压端PVDD的高电位提供给驱动晶体管M0的第一极，第二节点N2的电位变为VDD，此时驱动晶体管M0的Vsg＝VDD-Vdata+|Vth|，I＝K(Vsg-|Vth|)2＝K(VDD-Vdata)2；第二开关晶体管M2导通，以使驱动晶体管M0的驱动电流驱动发光器件oled工作发光。

[0126] 需要说明的是，在实例二中，为例避免信号延迟，在T3阶段和T4阶段的交界处，可以将Scan2提前或将Emit1和Emit延后，在此不作限定。

[0127] 实例三

[0128] 以图6、图7、图9和图10所示的像素电路为例，对应的输入输出时序如图13所示。具体地，选取如图13所示的输入时序图中的T1、T2和T3三个阶段。

[0129] 节点初始化阶段T1，Scan1＝0，Scan2＝1，Emit1＝Emit2＝1。

[0130] 由于Scan1＝0，因此第五开关晶体管M5导通以将参考信号端Vref的信号提供给第一节点N1，第一节点N1的电位为Vref；第七开关晶体管M7导通以将第一电压端PVDD的信号提供给第二节点N2，第二节点N2的电位为VDD，第一节点N1和第二节点N2初始化复位，第八晶体管导通以及参考信号端Vref的信号提供给第三节点N3，驱动晶体管M0打开，且驱动晶体管M0有大的电流流过，强制恢复驱动晶体管M0因偏压引起的性能漂移。由于Scan2＝1，因此，第三开关晶体管M3、第四开关晶体管M4和第六开关晶体管M6截止。由于Emit1＝Emit2＝1，因此第一开关晶体管M1和第二开关晶体管M2截止，发光器件oled不发光。

[0131] 数据写入阶段T2，Scan1＝1，Scan2＝0，Emit1＝Emit2＝1。

[0132] 由于Scan1＝1，因此第五开关晶体管M5和第七开关晶体管M7截止。Scan2＝0，因此，第三开关晶体管M3导通以将数据信号端Data的信号提供给驱动晶体管M0的第一极，第二节点N2的电位变为Vdata；第四开关晶体管M4导通以将驱动晶体管M0的栅极和第二极导通，第一节点N1和第三节点N3的电位变为Vdata-|Vth|，此时驱动晶体管M0的Vsg从VDD-Vref→Vdata-Vref→|Vth||，因此无论高灰阶跳变为中灰阶或是低灰阶跳变为中灰阶，均可以保证抓取的阈值电压相同；第六开关晶体管M6导通以将参考信号端Vref的信号提供给发光器件的阳极，对发光器件复位。由于Emit1＝Emit2＝1，因此第一开关晶体管M1和第二开关晶体管M2截止，发光器件oled不发光。

[0133] 发光阶段T3，Scan1＝1，Scan2＝1，Emit1＝Emit2＝0。

[0134] 由于Scan1＝1，因此第五开关晶体管M5和第七开关晶体管M7截止。由于Scan2＝1，因此，第三开关晶体管M3、第四开关晶体管M4和第六开关晶体管M6截止。由于Emit1＝Emit2＝0，因此第一开关晶体管M1导通以将第一电压端PVDD的高电位提供给驱动晶体管M0的第一极，第二节点N2的电位变为VDD，此时驱动晶体管M0的Vsg＝VDD-Vdata+|Vth|，I＝K(Vsg-|Vth|)2＝K(VDD-Vdata)2；第二开关晶体管M2导通，以使驱动晶体管M0的驱动电流驱动发光器件oled工作发光。

[0135] 需要说明的是，在实例三中，为例避免信号延迟，在T1阶段和T2阶段的交界处，可以将Scan1提前或将Scan2延后，在T2阶段和T3阶段的交界处，可以将Scan2提前或将Emit1和Emit延后，在此不作限定。

[0136] 通过对图图4至图10的像素电路进行仿真模拟，当第n-1帧为0灰阶，第n帧为255灰阶，第n+1帧为255灰阶时，对第一节点N1和N2节点的在不同时间段时的电位进行检测，检测结果如下表2所示。

[0137]

[0138]

[0139] 表2

[0140] 由上述表2可以看出，在初始化阶段第n帧时第二节点N2的电位与第n+1帧时第二节点N2的电位相同。具体地，在初始化阶段时，第n帧的第一节点N1的电位-3V是由3.44V切换过来的，第n+1帧的第一节点N1的电位-3V是由1.5V切换过来的，虽然像素电路中第一节点N1和第二节点N2之间存在寄生电容，但第二节点N2在初始化阶段被第一电压端复位电位为-3，因此第一节点N1的电压变化ΔV不一致不会影响在初始化阶段时第n帧时第二节点N2的电位与第n+1帧时第二节点N2的电位，进而不会影响在数据写入阶段时，第n帧时第一节点N1的电位与第n+1帧时第一节点N1节点的电位，保证了第n帧亮度与第n+1帧亮度一致。

[0141] 基于同一发明构思，针对图4所示的像素电路，本发明实施例还提供了一种驱动该像素电路的驱动方法，如图14所示，包括：

[0142] S1401、节点初始化阶段，向第一扫描信号端和第二发光控制端提供第一电位信号，向第二扫描信号端和第一发光控制端提供第二电位信号；

[0143] S1402、通道恢复阶段，向第一扫描信号端、第二扫描信号端和第二发光控制端提供第一电位信号，向第一发光控制端提供第二电位信号；

[0144] S1403、数据写入阶段，向第二扫描信号端提供第一电位信号，向第一扫描信号端、第一发光控制端和第二发光控制端提供第二电位信号；

[0145] S1404、发光阶段，向第一发光控制端和第二发光控制端提供第一电位信号，向第一扫描信号端和第二扫描信号端提供第二电位信号。

[0146] 具体地，图14所示的驱动方法对应的时序图如图11a所示，具体工作原理参见实例一，在此不再赘述。

[0147] 具体地，在本发明实施例提供的驱动方法中，在数据写入阶段之后，发光阶段之前，还包括：保持阶段，向第一发光控制端提供第一电位信号，向第一扫描信号端、第二扫描信号端和第二发光控制端提供第二电位信号。对应的时序图如图11b所示，具体工作原理参见实例一，在此不再赘述。

[0148] 基于同一发明构思，针对图5和图8所示的像素电路，本发明实施例还提供了一种驱动该像素电路的驱动方法，如图15所示，包括：

[0149] S1501、节点初始化阶段，向第一扫描信号端提供第一电位信号，向第二扫描信号端、第一发光控制端和第二发光控制端提供第二电位信号；

[0150] S1502、通道恢复阶段，向第一扫描信号端和第二扫描信号端提供第一电位信号，向第一发光控制端和第二发光控制端提供第二电位信号；

[0151] S1503、数据写入阶段，向第二扫描信号端提供第一电位信号，向第一扫描信号端、第一发光控制端和第二发光控制端提供第二电位信号；

[0152] S1504、发光阶段，向第一发光控制端和第二发光控制端提供第一电位信号，向第一扫描信号端和第二扫描信号端提供第二电位信号。

[0153] 具体地，图15所示的驱动方法对应的时序图如图12所示，具体工作原理参见实例二，在此不再赘述。

[0154] 基于同一发明构思，针对图6、图7、图9和图10所示的像素电路，本发明实施例还提供了一种驱动该像素电路的驱动方法，如图16所示，包括：

[0155] S1601、节点初始化阶段，向第一扫描信号端提供第一电位信号，向第二扫描信号端、第一发光控制端和第二发光控制端提供第二电位信号；

[0156] S1602、数据写入阶段，向第二扫描信号端提供第一电位信号，向第一扫描信号端、第一发光控制端和第二发光控制端提供第二电位信号；

[0157] S1603、发光阶段，向第一发光控制端和第二发光控制端提供第一电位信号，向第一扫描信号端和第二扫描信号端提供第二电位信号。

[0158] 具体地，图15所示的驱动方法对应的时序图如图13所示，具体工作原理参见实例三，在此不再赘述。

[0159] 具体地，在本发明实施例提供的驱动方法中，第一电位信号为低电位信号，第二电位信号为高电位信号；或者，第一电位信号为高电位信号，第二电位信号为低电位信号。图11a至图13是以第一电位信号为低电位信号，第二电位信号为高电位信号为例进行说明的。

[0160] 基于同一发明构思，本发明实施例还提供了一种显示面板，如图17所示，包括本发明实施例提供的上述任一种像素电路10。由于该显示面板解决问题的原理与前述一种像素电路相似，因此该显示面板的实施可以参见前述像素电路的实施，重复之处不再赘述。

[0161] 基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述任一种显示面板。该显示装置可以为如图18所示的手机，也可以为平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。由于该显示装置解决问题的原理与前述一种显示面板相似，因此该显示装置的实施可以参见前述显示面板的实施，重复之处不再赘述。

[0162] 本发明实施例提供的像素电路、其驱动方法、显示面板及显示装置，在发光器件发光之前初始化模块将参考信号端的信号分别提供给驱动晶体管的栅极和第二极，将第一电压端的信号提供给驱动晶体管的第一极。利用初始化模块对驱动晶体管的栅极和第一极分别进行复位，避免两者的寄生电容造成的差异，进而避免了电压跳变引起的阈值抓取不一致的问题，因此可以保证在高低灰阶切换后第一帧的亮度一致。并且，在每一帧的初始化阶段对驱动晶体管的第二极进行复位，以使驱动晶体管有大的电流流过，强制恢复驱动晶体管因偏压应力引起的阈值电压偏移，从而避免残影现象出现。

[0163] 显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。