磁芯嵌入PCB的带屏蔽层的耐高温共模电感

摘要

本发明涉及一种磁芯嵌入PCB的带屏蔽层的耐高温共模电感，包括PCB、垂直嵌入PCB的磁芯；PCB包括形成n+1层板层的n层绝缘层、形成于各板层内的n+1层屏蔽层和线圈；线圈采用包含多条并行导线的多线并绕结构；线圈包括k层绕制部分以及连接相邻两层绕制部分的k‑1个连接部分；第1层绕制部分、第2层绕制部分、…、第k层绕制部分分别位于第m层板层内、第m+2层板层内、…、第m+2(k‑1)层板层内，每层绕制部分由导线围绕磁芯的中柱走行一段距离而形成；连接部分为过孔结构；在绕制部分所在板层内，屏蔽层环绕线圈的绕制部分。本发明解决了普通共模电感高频滤波特性不好问题，可以降低生产成本，通过采用合适的材料可以实现耐高温特性，满足严苛环境的需求。

权利要求

1.一种磁芯嵌入PCB的带屏蔽层的耐高温共模电感，其特征在于：其包括PCB、垂直嵌入所述PCB的磁芯；所述PCB包括形成依次编号的n+1层板层的依次编号的n层相平行的绝缘层、形成于各所述板层内并贴合于所述绝缘层上的n+1层屏蔽层和线圈，其中n为大于或等于3的正整数；

所述线圈采用包含多条并行的导线的多线并绕结构；所述线圈包括依次编号的k层绕制部分以及连接相邻两层所述绕制部分的k-1个连接部分，其中k为大于等于2且小于(n+

1)/2的整数；

第1层所述绕制部分、第2层所述绕制部分、…、第k层所述绕制部分分别位于第m层所述板层内、第m+2层所述板层内、…、第m+2(k-1)层所述板层内，m+2(k-1)≤n+1；

每层所述绕制部分由并行印刷于所述绝缘层上的多条所述导线从各自在所在板层内的首部节点开始围绕所述磁芯的中柱走行一段距离而到达各自在所在板层内的尾部节点而形成；

所述连接部分为穿过其所连接的两层所述绕制部分之间的所述绝缘层和所述板层而一一对应连接不同板层内的尾部节点和首部节点的过孔结构；

在所述绕制部分所在的板层内，所述屏蔽层环绕所述绕制部分；在垂直于所述PCB的方向上，位于所述磁芯和所述线圈外且具有各层所述屏蔽层的位置开设有若干个用于连接所述屏蔽层的过孔。

2.根据权利要求1所述的磁芯嵌入PCB的带屏蔽层的耐高温共模电感，其特征在于：所述磁芯为ECW、ETD、EP、FED、PQ、DQ或EIW形状的磁芯。

3.根据权利要求1所述的磁芯嵌入PCB的带屏蔽层的耐高温共模电感，其特征在于：所述磁芯的中柱呈圆柱形、椭圆形、长方形。

4.根据权利要求1所述的磁芯嵌入PCB的带屏蔽层的耐高温共模电感，其特征在于：所述屏蔽层采用铜皮，所述铜皮与所述PCB的接地层直接相连。

5.根据权利要求1所述的磁芯嵌入PCB的带屏蔽层的耐高温共模电感，其特征在于：所述过孔连接第m-1层所述板层内的所述屏蔽层、第m+1层所述板层内的所述屏蔽层、…、第m+

2(k-1)-1层所述板层内的所述屏蔽层。

6.根据权利要求1所述的磁芯嵌入PCB的带屏蔽层的耐高温共模电感，其特征在于：所述PCB包括3层所述绝缘层，并形成4层所述板层。

7.根据权利要求1所述的磁芯嵌入PCB的带屏蔽层的耐高温共模电感，其特征在于：所述线圈采用包含两条所述导线的双线并绕结构。

8.根据权利要求1所述的磁芯嵌入PCB的带屏蔽层的耐高温共模电感，其特征在于：所述PCB采用TG温度高于其最高工作温度的材料。

9.根据权利要求1所述的磁芯嵌入PCB的带屏蔽层的耐高温共模电感，其特征在于：所述磁芯采用居里温度高于其最高工作温度的材料。

10.根据权利要求1所述的磁芯嵌入PCB的带屏蔽层的耐高温共模电感，其特征在于：所述绕制部分中，所述导线围绕所述磁芯的中柱走行半圈、一圈或多圈，所述绕制部分形成弧形或螺旋形。

说明书

磁芯嵌入PCB的带屏蔽层的耐高温共模电感

技术领域

[0001] 本发明涉及一种共模电感，具体为一种磁芯嵌入PCB的带屏蔽层的耐高温共模电感。

背景技术

[0002] 现有的共模电感由磁芯和绕在磁芯上的两组线圈构成，如附图1所示，因其存在寄生电感，会造成高频特性不好，原因在于线圈的寄生电容在高频的影响，如附图2的0.8mHCE1755-AL共模电感的特性曲线所示。但是航空类的设备对150kHz到152MHz的传导射频发射要求比常见的EN55022频带宽（如附图11所示），EN55022频率只到30MHz（如附图12所示）。普通共模电感用于航空类的设备效果不佳。因此，需要设计一种解决高频滤波特性不好问题的共模电感。

发明内容

[0003] 本发明的目的是提供一种解决高频滤波特性不好问题、提高滤波特性的磁芯嵌入PCB的带屏蔽层的耐高温共模电感。

[0004] 为达到上述目的，本发明采用的技术方案是：

[0005] 一种磁芯嵌入PCB的带屏蔽层的耐高温共模电感，包括PCB、垂直嵌入所述PCB的磁芯；所述PCB包括形成依次编号的n+1层板层的依次编号的n层相平行的绝缘层、形成于各所述板层内并贴合于所述绝缘板上的n+1层屏蔽层和线圈，其中n为大于或等于3的正整数；

[0006] 所述线圈采用包含多条并行的导线的多线并绕结构；所述线圈包括依次编号的k层绕制部分以及连接相邻两层所述绕制部分的k-1个连接部分，其中k为大于等于2且小于(n+1)/2的整数；

[0007] 第1层所述绕制部分、第2层所述绕制部分、…、第k层所述绕制部分分别位于第m层所述板层内、第m+2层所述板层内、…、第m+2(k-1)层所述板层内，m+2(k-1)≤n+1；

[0008] 每层所述绕制部分由并行印刷于所述绝缘层上的多条所述导线从各自在所在板层内的首部节点开始围绕所述磁芯的中柱走行一段距离而到达各自在所在板层内的尾部节点而形成；

[0009] 所述连接部分为穿过其所连接的两层所述绕制部分之间的所述绝缘层和所述板层而一一对应连接不同板层内的尾部节点和首部节点的过孔结构；

[0010] 在所述绕制部分所在的板层内，所述屏蔽层环绕所述绕制部分；在垂直于所述PCB的方向上，位于所述磁芯和所述线圈外且具有各层所述屏蔽层的位置开设有若干个用于连接所述屏蔽层的过孔。

[0011] 优选的，所述磁芯为ECW、ETD、EP、FED、PQ、DQ或EIW形状的磁芯。

[0012] 优选的，所述磁芯的中柱呈圆柱形、椭圆形、长方形。

[0013] 优选的，所述屏蔽层采用铜皮，所述铜皮与所述PCB的接地层直接相连。

[0014] 优选的，所述过孔连接第m-1层所述板层内的所述屏蔽层、第m+1层所述板层内的所述屏蔽层、…、第m+2(k-1)-1层所述板层内的所述屏蔽层。

[0015] 优选的，所述PCB包括3层所述绝缘层，并形成4层所述板层。

[0016] 优选的，所述线圈采用包含两条所述导线的双线并绕结构。

[0017] 优选的，所述PCB采用TG温度高于其最高工作温度的材料。

[0018] 优选的，所述磁芯采用居里温度高于其最高工作温度的材料。

[0019] 优选的，所述绕制部分中，所述导线围绕所述磁芯的中柱走行半圈、一圈或多圈，所述绕制部分形成弧形或螺旋形。

[0020] 由于上述技术方案运用，本发明与现有技术相比具有下列优点：本发明的共模电感解决了普通共模电感高频滤波特性不好问题，其无需人工绕制，可以减少生产工序，可以有效替代价格昂贵、重量重的3端子滤波器及普通电感，且无引脚无需焊接，耐温不受焊锡熔化温度的限制，通过采用合适的材料可以实现耐高温特性，满足严苛环境的需求。

附图说明

[0021] 附图1为现有的共模电感的结构示意图。

[0022] 附图2为现有的共模电感的特性曲线示意图。

[0023] 附图3为本发明的共模电感中PCB的第一层板层的示意图。

[0024] 附图4为本发明的共模电感中PCB的第二层板层的示意图。

[0025] 附图5为本发明的共模电感中PCB的第三层板层的示意图。

[0026] 附图6为本发明的共模电感中PCB的第四层板层的示意图。

[0027] 附图7为本发明的共模电感的剖视示意图。

[0028] 附图8为本发明的共模电感的原理示意图。

[0029] 附图9为本发明的共模电感的滤波效果示意图。

[0030] 附图10为本发明的共模电感在100MHz到5GHz的滤波效果示意图。

[0031] 附图11为航空类的设备对150kHz到152MHz的传导射频发射要求示意图。

[0032] 附图12为EN55022的频率示意图。

[0033] 以上附图中：1、PCB；2、磁芯；3、绝缘层；4、屏蔽层；5、第一绕制部分；6、第二绕制部分；7、过孔结构；8、过孔；9、导线一；10、导线二。

具体实施方式

[0034] 下面结合附图所示的实施例对本发明作进一步描述。

[0035] 实施例一：如附图3至附图7所示，一种磁芯2嵌入PCB的带屏蔽层4的耐高温共模电感，包括PCB1和垂直嵌入PCB1的磁芯2。

[0036] 磁芯2可以采用ECW、ETD、EP、FED、PQ、DQ或EIW形状的磁芯，根据所需的电感量和电流进行选择。磁芯2的整体包括中柱、分设于中柱两侧且轴线与中柱的轴线相平行的两个边柱以及两个用于连接中柱的端部和边柱的端部的连接部，从而磁芯2的纵向剖视结构呈横向的日字形。其中，磁芯2的中柱呈圆柱形，其横截面呈圆形，中柱的截面还可以是椭圆形、长方形等形状。磁芯2通常由两块单体粘接而成。

[0037] PCB1上开设有与磁芯2的边柱和中柱相匹配的通孔，使得磁芯2的边柱和中柱沿垂直于PCB1的板面的方向插入通孔中而实现嵌入式安装。

[0038] PCB1包括n层相平行设置的绝缘层3，各绝缘层3依次编号为第1层绝缘层、第二层绝缘层、…、第n层绝缘层，n为大于或等于3的正整数。从而这n层绝缘层3各自两侧的空间共形成n+1层板层，板层的编号方向与绝缘层3的编号方向相同，故依次编号为第1层板层、第二层板层、…、第n+1层板层。本实施例中，n=3，则PCB1包括形成4层板层的3层绝缘层3。PCB1还包括形成于各个板层内并贴合于绝缘层3上的屏蔽层4以及线圈。

[0039] 线圈采用包含多条并行导线的多线并绕结构。线圈包括k层绕制部分以及连接相邻两层绕制部分的k-1个连接部分，k层绕制部分依次编号且编号方向与绝缘层3和板层的标号方向一致。这里k为大于等于2且小于(n+1)/2的整数，通常取偶数。以上第1层绕制部分、第2层绕制部分、…、第k层绕制部分分别位于第m层板层内、第m+2层板层内、…、第m+2(k-1)层板层内，m+2(k-1)≤n+1。

[0040] 每层绕制部分由并行印刷于绝缘层上的多条导线围绕磁芯2的中柱走行一段距离而形成，在绕制部分所在的板层内，具有每条导线各自对应的首部节点和尾部节点，则导线由其首部节点开始围绕磁芯2的中柱走行至其尾部节点。每层绕制部分中，各条导线围绕磁芯2的中柱走行半圈、一圈或者多圈，且绕制部分形成弧形或螺旋形（通常为等距螺旋）。每层绕制部分可以印刷于其任意一侧的绝缘层3上。

[0041] 而连接两层绕制部分的连接部分采用过孔结构（即PCB行业中的现有的导电的金属电镀孔结构），其穿过其所连接的两层绕制部分之间的全部绝缘层3和板层，从而一一对应地连接不同板层3内的两层绕制部分的尾部节点和首部节点。

[0042] 在本实施例中，线圈有两条并行导线（分别为导线一9和导线二10）绕制而成，并形成具有2层绕制部分的双线并绕结构。具体的，该线圈包括沿导线的轴向由导线的线首开始直至导线的尾端依次分布的第一绕制部分5、连接部分、第二绕制部分6。第一绕制部分5设置于第2（m=2）层板层内。在该第2层板层内具有多个无实体的点位，为分别一一对应两条导线的两个首部节点和两个尾部节点。在该第2层板层内，并行印刷于第1（m-1=1）层或第2（m=2）层绝缘层3上的两条导线由外向内螺旋环绕磁芯2的中柱多圈直至尾部节点而形成双线螺旋结构，即形成第一绕制部分5。这里所说的由外向内是指以中柱为环绕中心，形成逐渐靠近中柱的螺旋结构，即螺旋的半径逐渐减小。第二绕制部分6设置于第4（m+2=4）层板层内，即位于第3层绝缘层3和第4层绝缘层3之间。在该第4层板层内也具有多个无实体的点位为分别一一对应两条导线的两个首部节点和两个尾部节点。在该第4层板层内，并行印刷于第3层或第4层绝缘层3上的两条导线由首部节点开始由内向外螺旋环绕磁芯2的中柱而形成多线螺旋结构，即形成第二绕制部分6。这里的由内向外即形成逐渐远离中柱的螺旋结构，即螺旋的半径逐渐增大。在上述第一绕制部分5和第二绕制部分6内，并行的导线最小间距保持不变，从而形成的多线螺旋结构内，相邻两条导线的最小间距相同，且由多线螺旋结构的中心向其外周延伸的一条直线处，各条导线按序交替排布。连接部分采用过孔结构，过孔结构穿过第2层板层和第4层板层之间的第2层绝缘板、第3层板层、第3层绝缘板而一一对应连接第2层板层内的尾部节点和第4层板层内的首部节点而形成。一个首部节点在垂直于PCB1的方向上对应一个尾部节点，则位于一个尾部节点的导线通过与其垂直的过孔结构7而接入对应的首部节点即可。而第一绕制部分5的一个螺旋单环在垂直于PCB1的方向上对应第二绕制部分6的一个螺旋单环，即第一绕制部分5的轨迹和第二绕制部分6的轨迹基本相同。

[0043] 屏蔽层4形成于每一层板层内，故共具有n+1层屏蔽层4。屏蔽层4采用铜皮（铜箔），铜皮与PCB的接地层直接相连。在不含有线圈的绕制部分的各层板层内，屏蔽层4覆盖磁芯2周围的空间，而在绕制部分所在的板层内，屏蔽层4环绕线圈的绕制部分，即本实施例中，在第2层板层内，屏蔽层4环绕第一绕制部分5，在第4层板层内，屏蔽层4环绕线圈的第二绕制部分6。这样即可通过两层绕制部分所在板层之间的板层内的屏蔽层4来隔离两层绕制部分。在垂直于PCB1的方向上，位于磁芯2和线圈外且具有各层屏蔽层4的位置开设有若干个过孔8，各个过孔8用于连接不含有线圈的绕制部分的板层内的屏蔽层4，即过孔连接第m-1层板层内的屏蔽层、第m+1层板层内的屏蔽层、…、第m+2(k-1)-1层板层内的屏蔽层。例如各过孔8呈曲线排布，大部分过孔8位于环绕线圈的第一绕制部分5或第二绕制部分6的屏蔽层4的边缘所对应的位置，并较为靠近磁芯2和线圈。连接屏蔽层的过孔8与线圈和磁芯2之间具有一个间距，该间距通常需要大于或等于1mm。

[0044] 磁芯采用居里温度高于共模电感最高工作温度的材料，并留有一定余量，PCB采用TG温度高于共模电感最高工作温度的材料，也留有一定余量。例如上述方案中，PCB1采用TG280 PCB、TG170 PCB或TG175 PCB，它们均是＞TG170的PCB材料，还可以采用陶瓷PCB；而磁芯2的材料则为TDK PC33或其他居里温度大于200℃的磁芯材料。

[0045] 如附图8所示，本发明的共模电感其为双线线圈，线圈下方有一地平面，其寄生电容包括第一条导线形成的线圈与地之间的C1g、第二条导线形成的线圈与地之间的C2g、两个线圈之间的C12、第一条导线形成线圈的两个螺旋单环之间的C11、第二条导线形成线圈的两个螺旋单环之间的C22。其中，C1g、C2g、C12是主要的寄生电容，均有助于共模/差模滤波；C11、C22会降低共模滤波效果，但因为导线距离远，且中间间隔另一条导线走线，故这两个寄生电容值较小。

[0046] 该共模电感采用屏蔽线圈解决了在高频（＞1MHz）特性不好的问题，其无需骨架、外壳以及绕制的人工，减少了工序，其可以用于电源输入端滤波、信号输入/输出滤波，可替代3端子电感，用于改善EMC。由于地平面阻抗小，此滤波器比3端子滤波器更加优越：3端子滤波器接地引脚电感会劣化滤波效果，而本共模电感采用了地平面，接地电感可以忽略。该共模电感可以通过搭配不同的材质组成耐高温或一般工作温度范围的滤波器，采用耐高温材质可获得较高的工作温度范围而满足宇航及军品的需求，不会受到焊锡熔化的制约。当采用ECW23A材料DMR95磁芯2时，该磁芯2居里温度高达215℃，配合TG280 PCB即可获得耐高温的滤波器。当采用TG280 PCB（280℃）和TDK PC33材料磁芯2（290℃）时即可达到200℃以上的工作温度。

[0047] 附图9所示为上述共模电感的共模滤波效果模拟结果，可见在100MHz频率下，此滤波器较背景技术中的共模电感多衰减了约22dB。在100MHz到5GHz也有至少17dB的衰减，参见附图10。因此本发明的共模电感对于达到DO-160G标准有好处。

[0048] 上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。