本发明公开了一种基于FPGA的摄影测量系统多相机动态同步曝光电路及方法，电路包括前向通道模块、FPGA处理模块、电源模块和时钟模块，其中：前向通道模块，为各个相机提供连接通道，同时连接FPGA处理模块，传递采集的各个相机的拍照触发指令；FPGA处理模块，根据获取的相机拍照触发指令，记录各个相机的快门动作的不同步时间差，并计算同步时间差数值，根据同步时间差数值，以最后到达的快门动作信号为基准，延迟其他的触发信号，以生成各相机的同步拍照触发信号；电源模块为FPGA处理模块提供电源，时钟模块被配置为为FPGA处理模块提供高频时基时钟信号。
1.一种基于FPGA的摄影测量系统多相机动态同步曝光电路，其特征是：包括前向通道模块、FPGA处理模块、电源模块和时钟模块，其中：所述前向通道模块，被配置为各个相机提供连接通道，同时连接FPGA处理模块，传递采集的各个相机的拍照触发指令；
所述FPGA处理模块，被配置为根据获取的相机拍照触发指令，记录各个相机的快门动作的不同步时间差，并计算同步时间差数值，根据同步时间差数值，以最后到达的快门动作信号为基准，延迟其他的触发信号，以生成各相机的同步拍照触发信号；
通过前向通道模块、各个相机和触发模块，构成循环电路，不断采集各个相机的拍照快门触发信号，再进行同步，以实现动态调整同步的目的；
电源模块为FPGA处理模块提供电源，时钟模块被配置为为FPGA处理模块提供高频时基时钟信号；
所述前向通道模块包括放大电路、滤波电路和整形电路，分别对接收到的相机快门信号进行放大、滤波和整形操作。
2.如权利要求1所述的一种基于FPGA的摄影测量系统多相机动态同步曝光电路，其特征是：所述FPGA处理模块，包括依次连接的闸门模块、计时模块、锁存模块和触发模块，所述闸门模块获取相机的拍照触发指令后，根据快门信号打开闸门允许计时模块计时，所述计时模块记录各个相机的快门动作的不同步时间差，锁存模块记录各路相机的同步时间差数值，触发模块根据同步时间差数值，以最后到达的快门动作信号为基准，延迟其他的触发信号，以生成各相机的同步拍照触发信号。
3.如权利要求2所述的一种基于FPGA的摄影测量系统多相机动态同步曝光电路，其特征是：所述时钟模块通过数字锁相环连接计时模块和锁存模块。
4.如权利要求2所述的一种基于FPGA的摄影测量系统多相机动态同步曝光电路，其特征是：所述的锁存模块的两端连接有存储模块，以存储各相机每次拍照的同步时间差。
5.如权利要求1所述的一种基于FPGA的摄影测量系统多相机动态同步曝光电路，其特征是：所述各个相机与前向通道模块之间通过数据连接线进行连接。
6.如权利要求1所述的一种基于FPGA的摄影测量系统多相机动态同步曝光电路，其特征是：所述电源模块包括外部电源和内部电池模块，所述外部电源和内部电池模块均通过DC-DC模块连接FPGA处理模块。
7.基于如权利要求1-6中任一项所述的基于FPGA的摄影测量系统多相机动态同步曝光电路的工作方法，其特征是：包括以下步骤：采集各个相机的拍照触发指令，根据获取的相机拍照触发信号，记录各个相机的快门动作的不同步时间，以最后到达的快门动作信号为基准，计算其他相机与标准快门动作信号所属相机的同步时间差数值，根据同步时间差数值，延迟其他相机快门的触发信号，以生成各相机的同步拍照触发信号。
8.如权利要求7所述的工作方法，其特征是：构成循环工作，不断采集各个相机的拍照快门触发信号，再进行同步，以实现动态调整同步的目的。
基于FPGA的摄影测量系统多相机动态同步曝光电路及方法
技术领域
[0001] 本发明涉及一种基于FPGA的摄影测量系统多相机动态同步曝光电路及方法。
背景技术
[0002] 移动摄影测量若采用单个数码相机作为影像获取的主要传感器,获取的数字影像存在像幅小、影像数量多、处理时间长基线短、高程精度低等一系列问题。虽然国内外一些单位如中国测绘科学研究院研制出了SWDC航测相机和UAV专用特宽角组合相机、美国的DMC
航测相机、奥地利的UCD航测相机,但存在价格高、体积大、结构复杂、重量重等问题。
[0003] 多相机系统的出现得到广泛应用，与单相机比较，多相机系统能获得更精确的信息，提高估计量；更接近对象的实际大小形状，减小大部分内在规模误差，更完整的3D视觉。
在多相机摄影技术中，往往要求多台相机从不同方位对同一对象进行摄影研究，有时要求
得到同一对象的不同物理参数，这都需要多台相机之间的同步，即能得到同一对象不同方
位的一一对应的瞬时信息。
[0004] 传统同步是多相机采用同一同步脉冲来控制同步曝光，未考虑各相机的机械差异性，以及相机在复杂的工作环境中温度、湿度和气压等因素造成各相机曝光同步误差在时
间和空间上的分散性等，造成采用该方法的同步曝光误差在10mS左右，无法实现微秒级别
以内的高精度同步曝光。
发明内容
[0005] 本发明为了解决上述问题，提出了一种基于FPGA的摄影测量系统多相机动态同步曝光电路及方法，本发明对多台相机的快门信号进行处理使之同步摄影，在拍摄时保证精
确同步，能保证相机同时曝光，使各摄影中心重合，便于多台相机影像的拼接和后期处理，可大大加快影像处理速度，减少内业时间。
[0006] 为了实现上述目的，本发明采用如下技术方案：
[0007] 一种基于FPGA的摄影测量系统多相机动态同步曝光电路，包括前向通道模块、FPGA处理模块、电源模块和时钟模块，其中：
[0008] 所述前向通道模块，被配置为为各个相机提供连接通道，同时连接FPGA处理模块，传递采集的各个相机的拍照触发指令；
[0009] 所述FPGA处理模块，被配置为根据获取的相机拍照触发指令，记录各个相机的快门动作的不同步时间差，并计算同步时间差数值，根据同步时间差数值，以最后到达的快门动作信号为基准，延迟其他的触发信号，以生成各相机的同步拍照触发信号；
[0010] 电源模块为FPGA处理模块提供电源，时钟模块被配置为为FPGA处理模块提供高频时基时钟信号。
[0011] 进一步的，所述FPGA处理模块，包括依次连接的闸门模块、计时模块、锁存模块和触发模块，所述闸门模块获取相机的拍照触发指令后，根据快门信号打开闸门允许计时模块计时，所述计时模块记录各个相机的快门动作的不同步时间差，锁存模块记录各路相机
的同步时间差数值，触发模块根据同步时间差数值，以最后到达的快门动作信号为基准，延迟其他的触发信号，以生成各相机的同步拍照触发信号。
[0012] 进一步的，所述时钟模块通过数字锁相环连接计时模块和锁存模块。
[0013] 进一步的，所述的锁存模块的两端连接有存储模块，以存储各相机每次拍照的同步时间差。
[0014] 进一步的，所述各个相机与前向通道模块之间通过数据连接线进行连接。
[0015] 进一步的，所述前向通道模块包括放大电路、滤波电路和整形电路，分别对接收到的相机快门信号进行放大、滤波和整形操作。
[0016] 进一步的，所述电源模块包括外部电源和内部电池模块，所述外部电源和内部电池模块均通过DC-DC模块连接FPGA处理模块。
[0017] 通过前向通道模块、各个相机和触发模块，构成循环电路，不断采集各个相机的拍照快门触发信号，再进行同步，以实现动态调整同步的目的。
[0018] 基于上述系统的工作方法，包括以下步骤：
[0019] 采集各个相机的拍照触发指令，根据获取的相机拍照触发信号，记录各个相机的快门动作的不同步时间，以最后到达的快门动作信号为基准，计算其他相机与标准快门动
作信号所属相机的同步时间差数值，根据同步时间差数值，延迟其他相机快门的触发信号，以生成各相机的同步拍照触发信号。
[0020] 进一步的，构成循环工作，不断采集各个相机的拍照快门触发信号，再进行同步，以实现动态调整同步的目的。
[0021] 与现有技术相比，本发明的有益效果为：对多台相机的快门信号进行处理使之同步摄影，在拍摄时保证精确同步，能保证相机同时曝光，使各摄影中心重合，便于多台相机影像的拼接和后期处理，可大大加快影像处理速度，减少内业时间。
附图说明
[0022] 构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。
[0023] 图1为本发明的结构示意图；
[0024] 图2为本发明的调理快门信号电路示意图；
[0025] 图3为本发明的实施例调整过程示意图；
[0026] 图4为本发明的电源模块详细示意图。
[0027] 其中，前向通道模块1、快门FPGA信号处理装置2、电源装置3、20MHz时钟4、存储模块5、相机6。具体实施方式：
[0028] 下面结合附图与实施例对本发明作进一步说明。
[0029] 应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
[0030] 需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
[0031] 在本发明中，术语如“上”、“下”、“左”、“右”、“前”、“后”、“竖直”、“水平”、“侧”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，只是为了便于叙述本发明各部件或元件结构关系而确定的关系词，并非特指本发明中任一部件或元件，不能理解为对本发明的限制。
[0032] 本发明中，术语如“固接”、“相连”、“连接”等应做广义理解，表示可以是固定连接，也可以是一体地连接或可拆卸连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的相关科研或技术人员，可以根据具体情况确定上述术语在本发明中的具体含义，不能理解为对本发明的限制。
[0033] 正如背景技术所介绍的，现有技术中存在同步脉冲控制效果不佳的不足，为了解决如上的技术问题，本申请提出了一种基于FPGA的摄影测量系统多相机动态同步曝光电路
及方法。
[0034] 本申请的一种典型的实施方式中，如图1所示，包含前向通道模块1、快门FPGA信号处理装置2、电源装置3、20MHz时钟4、存储模块5、相机6；所述的前向通道模块1与快门FPGA信号处理装置2连接，所述的电源装置3、20MHz时钟4与快门FPGA信号处理装置2连接，快门FPGA信号处理装置2与存储模块5相互连接，快门FPGA信号处理装置2与相机6连接，相机6与前向通道模块1连接，其特征在于：所述的快门FPGA信号处理装置2由闸门模块2-1、计时模块2-2、锁存模块2-3、触发模块2-4、数字锁相环PLL2-5组成，前向通道模块1与闸门模块2-1连接，闸门模块2-1与锁存模块2-3连接，锁存模块2-3与触发模块2-4连接，触发模块2-4与相机6连接；所述的数字锁相环PLL2-5分别与计时模块2-2、锁存模块2-3连接；所述的锁存模块2-3的两端连接有存储模块5，所述的20MHz时钟4与数字锁相环PLL2-5连接。
[0035] 所述的相机6与前向通道模块1之间通过数据连接线进行连接。
[0036] 所述的电源装置3由DC-DC模块3-1、外部电源3-2、内部电源3-3组成，外部电源3-2、内部电源3-3与DC-DC模块3-1连接。
[0037] 闸门模块2-1在获取相机的拍照指令即外部触发后，根据快门信号打开闸门允许计时模块2-2计时；计时部分用于记录各路相机快门动作的不同步时间差；锁存模块2-3用
于暂存各路相机的同步时间差数值；触发模块2-4根据时间差生成各相机的拍照触发信号；
数字锁相环PLL2-5用于发生计时用100MHz的高频时基时钟信号；存储模块5用于存储各相
机每次拍照的同步时间差。
[0038] 本发明基于FPGA摄影测量系统多相机动态同步曝光电路及方法，包括：
[0039] 如图2所示，用来调理快门信号，接收快门信号并将其进行放大、滤波和整形的电路。
[0040] 如图3所示，多台相机的快门信号经过上述部分的放大、滤波和整形后，进入此部分，此部分是基于FPGA的处理环节：分别记录多个快门信号到达此部分的时间，并存储起
来；在多个快门信号中找到最后到达的那个信号，并以此信号为基准，分别得出这个最慢信号与其他几路信号的时间差；其他几路的触发信号分别延迟相应的时间差后同步触发。例
如：如下图示有4台相机，4路快门信号相机A、B、C和D，其中第4路最慢，以第4路为基准，第1路比第4路快3秒，第2路比第4路快1秒，第3路比第4路快2秒；则第1路触发信号延迟3秒，第2路触发信号延迟1秒，第3路触发信号延迟2秒，第4路触发信号不变。4路快门被触发后，返回这次的多路快门信号，再到上述放大整形部分中，准备下一次的调整。从而达到动态调整同步的目的。
[0041] 如图4所示，电源模块用来给系统提供电能的部分，对调理电路和FPGA两部分进行供电。
[0042] 以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
[0043] 上述虽然结合附图对本发明的具体实施方式进行了描述，但并非对本发明保护范围的限制，所属领域技术人员应该明白，在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。
