参考电压产生电路

摘要

一种参考电压产生电路，所述参考电压产生电路包括：驱动单元，输入端外接输入信号，适于根据所述输入信号和反馈信号产生驱动电压；第一开关器件，其输入端耦接电源，其输出端输出所述反馈信号；第二开关器件，其控制端耦接所述驱动电压，其输入端耦接所述第一开关器件的输出端，其输出端经由第一偏置电路接地；所述参考电压产生电路还包括：第一补偿电路，其输入端耦接所述第一开关器件的控制端，其输出端耦接所述第二开关器件的输出端，所述第一补偿电路适于在所述第一补偿电路的输入端和输出端之间提供压降。本发明技术方案提高了参考电压产生电路的应用范围。

权利要求

1.一种参考电压产生电路，包括：

驱动单元，输入端外接输入信号，适于根据所述输入信号和反馈信号产生驱动电压；

第一开关器件，其输入端耦接电源，其输出端输出所述反馈信号；

第二开关器件，其控制端耦接所述驱动电压，其输入端耦接所述第一开关器件的输出端，其输出端经由第一偏置电路接地；

其特征在于，所述参考电压产生电路还包括：

第一补偿电路，其输入端耦接所述第一开关器件的控制端，其输出端耦接所述第二开关器件的输出端，所述第一补偿电路适于在所述第一补偿电路的输入端和输出端之间提供压降。

2.根据权利要求1所述的参考电压产生电路，其特征在于，所述反馈信号作为参考电压输出。

3.根据权利要求1所述的参考电压产生电路，其特征在于，所述第一补偿电路包括至少一个二极管。

4.根据权利要求3所述的参考电压产生电路，其特征在于，所述第一开关器件包括第一PMOS管，所述第二开关器件包括第二PMOS管；

所述第一PMOS管的源极耦接所述电源，其栅极耦接所述第一补偿电路的输入端；所述第二PMOS管源极耦接所述第一PMOS管的漏极，其漏极耦接所述第一偏置电路的输入端，其栅极耦接所述驱动单元的输出端。

5.根据权利要求4所述的参考电压产生电路，其特征在于，所述第一PMOS管工作在饱和区，所述第一PMOS管的漏极电压作为反馈信号输入至所述驱动单元，所述驱动电压控制所述第二PMOS管工作在饱和区，至少一个所述二极管导通后，在所述第一PMOS管的栅极和所述第二PMOS管的漏极之间提供压降，所述第二PMOS管的漏极电压小于所述第一PMOS管的栅极电压。

6.根据权利要求4所述的参考电压产生电路，其特征在于，所述第一补偿电路包括MOS管；所述MOS管的栅极耦接其漏极。

7.根据权利要求6所述的参考电压产生电路，其特征在于，所述第一PMOS管工作在饱和区，所述第一PMOS管的漏极电压作为反馈信号输入至所述驱动单元，所述驱动电压控制所述第二PMOS管工作在饱和区，所述第二PMOS管的漏极电压控制所述MOS管导通，在所述第一PMOS管的栅极和所述第二PMOS管的漏极之间提供压降，所述第二PMOS管的漏极电压小于所述第一PMOS管的栅极电压。

8.根据权利要求1至7任一项所述的参考电压产生电路，其特征在于，所述驱动单元包括运算放大器，其正相输入端接入所述输入信号，其反相输入端接入所述反馈信号，其输出端输出所述驱动电压。

9.根据权利要求3或6所述的参考电压产生电路，其特征在于，还包括第三PMOS管、第四PMOS管、第二偏置电路和第二补偿电路；

所述第三PMOS管的源极耦接电源，其栅极耦接所述第二补偿电路的输入端；所述第四PMOS管的源极耦接所述第三PMOS管的漏极，其漏极耦接所述第二偏置电路的输入端，其栅极耦接所述驱动单元的输出端；所述第二补偿电路的输出端耦接所述第四PMOS管的漏极；

所述第二偏置电路的输出端接地。

10.根据权利要求9所述的参考电压产生电路，其特征在于，所述第三PMOS管的漏极电压作为所述参考电压输出。

11.根据权利要求9所述的参考电压产生电路，其特征在于，所述第二补偿电路包括至少一个二极管。

12.根据权利要求9所述的参考电压产生电路，其特征在于，所述第二补偿电路包括MOS管；所述第二补偿电路中的MOS管的栅极耦接其漏极。

说明书

参考电压产生电路

技术领域

[0001] 本发明涉及集成电路领域，尤其涉及一种参考电压产生电路。

背景技术

[0002] 模拟数字转换器(Analog-to-digital converter,ADC)是用于将模拟形式的连续信号转换为数字形式的离散信号的一类设备。模拟数字转换器可以提供信号用于测量。高精度ADC对参考电压有较高要求，通常为了减小设计难度，会将参考电压引到片外用大电容进行退藕。随着ADC的速度越来越高，芯片封装所引入的电感越来越不能忽视。因此，许多高速高精度的ADC要求参考电压可以在片内集成产生。

[0003] 现有技术中，请参照图1，图1是现有技术一种参考电压产生电路的结构示意图，考虑到晶圆面积成本，片内集成的参考电压产生电路不可能设置很大的退耦电容，故图1所示参考电压产生电路采用MOS管MP3、MOS管MP4等比例拷贝MOS管MP1、MOS管MP2结构的方式，减小前后级电路电流大小变化时，所形成的电流冲击对电路的正常工作产生的影响。其中，运算放大器101(operational amplifier,OPA)正相输入端外接输入电压Vrefp_in，输出端耦接MOS管MP2的栅极和MOS管MP4的栅极；MOS管MP1的漏极接运算放大器的反相输入端，MOS管MP3的漏极为参考电压Vrefp的输出端。所有的MOS管均工作在饱和区，为了保证MOS管MP3和MOS管MP4工作在饱和区，则参考电压Vrefp的大小介于负载单元102和负载单元103的输入电压VA的值和电源电压VDD的值之间。而A点电压VA＝VDD-VTP-VOD3，其中，VTP为MOS管MP3的阈值电压，VOD3为MOS管MP3的过驱动电压，过驱动电压Vod＝Vgs-Vth，表示超过驱动门限(Vth)的剩余电压大小。根据不同的工艺，A点电压的电压VA通常比VDD低几百毫伏左右。

[0004] 但是，现有技术的参考电压产生电路只能产生比电源电压VDD稍低的参考电压，将参考电压值限制在几百毫伏的范围之内；在要求的参考电压和VDD的值相差较大时，现有技术的参考电压产生电路就不能发挥作用，限制了参考电压产生电路的应用范围。

发明内容

[0005] 本发明解决的技术问题是如何提高参考电压产生电路的应用范围。

[0006] 为解决上述技术问题，本发明实施例提供一种参考电压产生电路，参考电压产生电路包括：驱动单元，输入端外接输入信号，适于根据所述输入信号和反馈信号产生驱动电压；第一开关器件，其输入端耦接电源，其输出端输出所述反馈信号；第二开关器件，其控制端耦接所述驱动电压，其输入端耦接所述第一开关器件的输出端，其输出端经由第一偏置单元电路接地；所述参考电压产生电路还包括：第一补偿电路，其输入端耦接所述第一开关器件的控制端，其输出端耦接所述第二开关器件的输出端，所述第一补偿电路适于在所述第一补偿电路的输入端和输出端之间提供压降。

[0007] 可选的，所述反馈信号作为参考电压输出。

[0008] 可选的，所述第一补偿电路包括至少一个二极管。

[0009] 可选的，所述第一开关器件包括第一PMOS管，所述第二开关器件包括第二PMOS管；所述第一PMOS管的源极耦接所述电源，其栅极耦接所述第一补偿电路的输入端；所述第二PMOS管源极耦接所述第一PMOS管的漏极，其漏极耦接所述第一偏置电路的输入端，其栅极耦接所述驱动单元的输出端。

[0010] 可选的，所述第一PMOS管工作在饱和区，所述第一PMOS管的漏极电压作为反馈信号输入至所述驱动单元，所述驱动电压控制所述第二PMOS管工作在饱和区，至少一个所述二极管导通后，在所述第一PMOS管的栅极和所述第二PMOS管的漏极之间提供压降，所述第二PMOS管的漏极电压小于所述第一PMOS管的栅极电压。

[0011] 可选的，所述第一补偿电路包括MOS管；所述MOS管的栅极耦接其漏极。

[0012] 可选的，所述第一PMOS管工作在饱和区，所述第一PMOS管的漏极电压作为反馈信号输入至所述驱动单元，所述驱动电压控制所述第二PMOS管工作在饱和区，所述第二PMOS管的漏极电压控制所述MOS管导通，在所述第一PMOS管的栅极和所述第二PMOS管的漏极之间提供压降，所述第二PMOS管的漏极电压小于所述第一PMOS管的栅极电压。

[0013] 可选的，所述驱动单元包括运算放大器，其正相输入端接入所述输入信号，其反相输入端接入所述反馈信号，其输出端输出所述驱动电压。

[0014] 可选的，所述参考电压产生电路还包括第三PMOS管、第四PMOS管、第二偏置电路和第二补偿电路；所述第三PMOS管的源极耦接电源，其栅极耦接所述第二补偿电路的输入端；所述第四PMOS管的源极耦接所述第三PMOS管的漏极，其漏极耦接所述第二偏置电路的输入端，其栅极耦接所述驱动单元的输出端；所述第二补偿电路的输出端耦接所述第四PMOS管的漏极；所述第二偏置电路的输出端接地。

[0015] 可选的，所述第三PMOS管的漏极电压作为所述参考电压输出。

[0016] 可选的，所述第二补偿电路包括至少一个二极管。

[0017] 可选的，所述第二补偿电路包括MOS管；所述MOS管的栅极耦接其漏极。

[0018] 与现有技术相比，本发明实施例的技术方案具有以下有益效果：

[0019] 本发明实施例的参考电压产生电路可以包括：驱动单元，输入端外接输入信号，适于根据所述输入信号和反馈信号产生驱动电压；第一开关器件，其输入端耦接电源，其输出端输出所述反馈信号；第二开关器件，其控制端耦接所述驱动电压，其输入端耦接所述第一开关器件的输出端，其输出端经由第一偏置电路接地；所述参考电压产生电路还包括：第一补偿电路，其输入端耦接所述第一开关器件的控制端，其输出端耦接所述第二开关器件的输出端，所述第一补偿电路适于在所述第一补偿电路的输入端和输出端之间提供压降。通过设置第一补偿电路，在第一开关器件的控制端和第二开关器件的输出端之间提供压降，使得第二开关器件的输出端电压小于第一开关器件的控制端电压，从而在不影响第一开关器件的工作状态下，降低第二开关器件的输出端电压；同时，在第二开关器件的输出端电压降低后，可以通过调节输入信号使参考电压产生电路得到较大的电压输出范围。

[0020] 进一步地，所述反馈信号作为参考电压输出，在反馈信号可以通过调节输入信号得到较大的范围时，参考电压产生电路产生的参考电压的范围增大，提高了参考电压产生电路的应用范围。

[0021] 进一步地，所述第一补偿电路包括至少一个二极管，通过采用二极管提供压降，降低第二开关器件的输出端电压，参考电压产生电路产生的参考电压的范围增大。

[0022] 进一步地，所述第一补偿电路包括MOS管，所述MOS管的栅极耦接其漏极，通过将MOS的栅端和输出端连接提供压降，实现降压效果，降低第二开关器件的输出端电压，参考电压产生电路产生的参考电压的范围增大。

附图说明

[0023] 图1是现有技术一种参考电压产生电路的结构示意图；

[0024] 图2是本发明实施例一种参考电压产生电路的结构示意图；

[0025] 图3是本发明实施例另一种参考电压产生电路的结构示意图；

[0026] 图4是本发明实施例又一种参考电压产生电路的结构示意图；

[0027] 图5是本发明实施例再一种参考电压产生电路的结构示意图。

具体实施方式

[0028] 如背景技术中所述，现有技术的参考电压产生电路只能产生比电源电压VDD稍低的参考电压，将参考电压值限制在几百毫伏的范围之内；在要求的参考电压和VDD的值相差较大时，现有技术的参考电压产生电路就不能发挥作用，限制了参考电压产生电路的应用范围。

[0029] 本实施例的参考电压产生电路通过设置第一补偿电路，在第一开关器件的控制端和第二开关器件的输出端之间提供压降，使得第二开关器件的输出端电压小于第一开关器件的控制端电压，从而在不影响第一开关器件的工作状态下，降低第二开关器件的输出端电压；本发明的参考电压产生电路可以片内集成，输出的参考电压的范围更大，参考电压产生电路的应用场景更灵活。

[0030] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

[0031] 图2是本发明实施例一种参考电压产生电路的结构示意图，下面参照图2对所述参考电压产生电路的具体实施例做详细的说明。

[0032] 其中，所述参考电压产生电路包括：驱动单元201、第一开关器件M1、第二开关器件M2、第一补偿电路202和第一偏置电路203。

[0033] 本实施例中，驱动单元201的输入端外接输入信号，驱动单元201根据输入信号和反馈信号产生驱动电压，所述反馈信号为第一开关器件M1的输出端电压；第一开关器件M1的输入端耦接电源VDD，第一开关器件M1的输出端输出所述反馈信号；第二开关器件M2的控制端耦接所述驱动电压，第二开关器件M2的输入端耦接所述第一开关器件M1的输出端，第二开关器件M2的输出端经由第一偏置电路203接地。由此，驱动单元201、第一开关器件M1和第二开关器件M2形成一个完整的负反馈网络结构；在此结构内，驱动单元201通过驱动电压控制第二开关器件M2的导通关断，第二开关器件M2的输入端电压作为反馈信号控制驱动单元的输出，直至第二开关器件M2达到预设的工作状态。

[0034] 第一偏置电路203在第二开关器件M2和地之间形成负载，同时，在第二开关器件M2的输出端提供电压，并经由第一补偿电路202控制第一开关器件M1。具体地，第一偏置电路203可以是工作在饱和区的MOS电流源。

[0035] 本实施例中，第一补偿电路202的输入端耦接所述第一开关器件M1的控制端，第一开关器件M1的输出端耦接所述第二开关器件M2的输出端，所述第一补偿电路202适于在所述第一补偿电路202的输入端和输出端之间提供压降，即在第一开关器件M1的控制端和第二开关器件M2的输出端之间提供压降，以降低第二开关器件M2的输出端电压，即降低A点电压。

[0036] 具体实施中，所述第一补偿电路202可以包括至少一个二极管，所述二极管的正极为第一补偿电路202的输入端，所述二极管的负极为第一补偿电路202的输出端；所述第一补偿电路202也可以包括MOS管，所述MOS管的栅极耦接其漏极。

[0037] 可以理解的是，第一补偿电路202包括二极管时，所述二极管的数量可以根据实际的应用环境做适应性的调整。第一补偿电路202包括单个二极管时，二极管的正极耦接第一开关器件M1的栅极，二极管的负极耦接第二开关器件的输出端；第一补偿电路202包括多个二极管时，多个二极管级联，其正极耦接第一开关器件M1的栅极，其负极耦接第二开关器件M2的输出端。第一补偿电路202包括MOS管时，具体地，MOS管为PMOS管时，PMOS管的源极耦接第一开关器件M1的栅极，PMOS管的漏极耦接第二开关器件M2的输出端，MOS管为NMOS管时，NMOS管的漏极耦接第一开关器件M1的栅极，NMOS管的源极耦接第二开关器件M2的输出端。

[0038] 需要说明的是，第一补偿电路的具体结构也可以是其他任意可实施的电路结构，本发明实施例对此不做限制。

[0039] 具体地，第一开关器件M1的输出端电压作为参考电压产生电路的参考电压VREF输出，由于参考电压VREF的值介于电源电压VDD和A点电压之间，由此，在A点电压降低的情况下，参考电压VREF可输出的范围变大，可以更多的满足不同应用环境下对参考电压的要求。

[0040] 图3是本发明实施例另一种参考电压产生电路的结构示意图，下面参照图3对所述参考电压产生电路的具体实施例做详细的说明。

[0041] 其中，所述参考电压产生电路包括：驱动单元201、第一开关器件M1、第二开关器件M2、第一补偿电路202、第一偏置电路203、第三开关器件M3、第四开关器件M4、第二补偿电路301和第二偏置电路302。

[0042] 具体地，驱动单元201为运算放大器，其正相输入端入所述输入信号Vin，其反相输入端接入所述第一开关器件M1的输出端，其输出端输出所述驱动电压，用于控制第二开关器件M2和第四开关器件M4。

[0043] 本实施例中，第三开关器件M3和第四开关器件M4是第一开关器件M1和第二开关器件M2的等比例拷贝。具体地，第三开关器件M3的输入端耦接电源VDD，第三开关器件M3的输出端输出所述参考电压VREF；第四开关器件M4的控制端耦接所述驱动电压，第四开关器件M4的输入端耦接所述第三开关器件M3的输出端，第四开关器件M4的输出端经由第二偏置电路302接地。

[0044] 具体实施中，第三开关器件M3的输出端输出参考电压VREFP，同时驱动参考电压产生电路的外部后负载。由于外部负载的复杂性，直接耦接第一开关器件M1的输出端，会导致运算放大器、第一开关器件M1和第二开关器件M2所形成的负反馈回路的不稳定。由此，通过第三开关器件M3和第四开关器件M4，可以隔离第一开关器件M1和第二开关器件M2与外部负载的耦接，提高了运算放大器、第一开关器件M1和第二开关器件M2所形成的负反馈回路的稳定性。

[0045] 图4是本发明实施例又一种参考电压产生电路的结构示意图。下面参照图4对所述参考电压产生电路的具体实施例做详细的说明。

[0046] 其中，所述参考电压产生电路包括：驱动单元、第一开关器件M1、第二开关器件M2、第一补偿电路、第一偏置电路203、第三开关器件M3、第四开关器件M4、第二补偿电路和第二偏置电路302。

[0047] 本实施例中，驱动单元为运算放大器OP，运算放大器OP的正相输入端入所述输入信号Vin，运算放大器OP的反相输入端耦接所述第一开关器件M1的输出端，运算放大器OP的输出端输出所述驱动电压，用于控制第二开关器件M2和第四开关器件M4。第一偏置电路203和第二偏置电路302可以为负载单元，所述负载单元可以是工作在饱和区的MOS管形成的电流源结构。

[0048] 具体实施中，所述第一补偿电路可以为二极管D1和二极管D2级联形成的二极管串，第二补偿电路可以为二极管D3和二极管D4级联形成的二极管串。具体地，二极管D2的输入端作为第一补偿电路的输入端，二极管D1的输出端作为第一补偿电路的输出端；二极管D4的输入端作为第二补偿电路的输入端，二极管D3的输出端作为第二补偿电路的输出端。

[0049] 可以理解的是，第一补偿电路和第二补偿电路包括至少一个二极管，所述二极管的数量可以根据实际的应用环境做适应性的调整。

[0050] 具体实施中，所述第一开关器件M1可以为第一PMOS管，所述第二开关器件M2可以为第二PMOS管；其中，所述第一PMOS管的源极耦接所述电源VDD，第一PMOS管的栅极耦接二极管D2的输入端；所述第二PMOS管的源极耦接所述第一PMOS管的漏极，第二PMOS管的漏极耦接所述第一偏置电路203的输入端，第二PMOS管的栅极耦接运算放大器OP的输出端。

[0051] 具体实施中，第三开关器件M3可以为第三PMOS管，第四开关器件M4可以为第四PMOS管，其中，所述第三PMOS管的源极耦接电源VDD，第三PMOS管的栅极耦接二极管D4的输入端；所述第四PMOS管的源极耦接所述第三PMOS管的漏极，第四PMOS管的漏极耦接所述第二偏置电路302的输入端，第四PMOS管的栅极耦接运算放大器OP的输出端，二极管D3的输出端耦接所述第四PMOS管的漏极，所述第二偏置电路302的输出端接地。

[0052] 具体实施中，所述第一PMOS管工作在饱和区，所述第一PMOS管的漏极电压作为反馈信号输入至运算放大器OP的反相输入端，所述驱动电压控制所述第二PMOS管工作在饱和区，二极管D1和二极管D2导通后，在所述第一PMOS管的栅极和所述第二PMOS管的漏极之间提供压降，所述第二PMOS管的漏极电压小于所述第一PMOS管的栅极电压。同理，所述第三PMOS管和第四PMOS管工作在饱和区，二极管D1和二极管D2导通后，在所述第三PMOS管的栅极和所述第四PMOS管的漏极之间提供压降，所述第四PMOS管的漏极电压小于所述第三PMOS管的栅极电压。由此，A点电压大小可以表示为VA＝VDD-VTP-VOD3-VD，其中，VDD为电源电压，VTP为第三PMOS管的阈值电压，VOD3为第三PMOS管的过驱动电压，VD为二极管串的压降。相对于现有技术中的参考电压产生电路而言，A点电压降低了二极管的压降VD，同时，为了保证第三PMOS管和第四PMOS管工作在饱和区，参考电压VREF介于A点电压VA和电源电压VDD之间，所以，在A点电压降低了二极管的压降VD时，考电压VREF可输出的范围扩展了二极管的压降VD，可以增大参考电压产生电路的应用范围。

[0053] 需要说明的是，通过调节二极管的数量，可以调节二极管的压降VD，从而可以调节参考电压产生电路可输出的参考电压的范围。

[0054] 图5是本发明实施例再一种参考电压产生电路的结构示意图。下面参照图5对所述参考电压产生电路的具体实施例做详细的说明。

[0055] 其中，所述参考电压产生电路包括：驱动单元、第一开关器件M1、第二开关器件M2、第一补偿电路、第一偏置电路203、第三开关器件M3、第四开关器件M4、第二补偿电路和第二偏置电路302。

[0056] 本实施例中，驱动单元为运算放大器OP，运算放大器OP的正相输入端接入所述输入信号Vin，运算放大器OP的反相输入端耦接所述第一开关器件M1的输出端，运算放大器OP的输出端输出所述驱动电压，用于控制第二开关器件M2和第四开关器件M4。

[0057] 具体实施中，与图4所示的参考电压产生电路不同的是，所述第一补偿电路可以为MOS管，所述MOS管的栅极耦接其漏极；第二补偿电路可以为MOS管，所述MOS管的栅极耦接其漏极。更具体地，第一补偿电路为PMOS管M5时，PMOS管M5的源极作为第一补偿电路的输入端，PMOS管M5的漏极作为第一补偿电路的输出端；第二补偿电路为PMOS管M6时，PMOS管M6的源极作为第二补偿电路的输入端，PMOS管M6的漏极作为第二补偿电路的输出端。

[0058] 可以理解的是，第一补偿电路为NMOS管时，NMOS管的漏极作为第一补偿电路的输入端，NMOS管的源极作为第一补偿电路的输出端；第二补偿电路为NMOS管时，NMOS管的漏极作为第二补偿电路的输入端，NMOS管的源极作为第二补偿电路的输出端。

[0059] 需要说明的是，第一补偿电路和第二补偿电路也可以包括其他任意可实施的电路结构。

[0060] 具体实施中，所述第一开关器件M1可以为第一PMOS管，所述第二开关器件M2可以为第二PMOS管；其中，所述第一PMOS管的源极耦接所述电源VDD，第一PMOS管的栅极耦接PMOS管M5的源极；所述第二PMOS管的源极耦接所述第一PMOS管的漏极，第二PMOS管的漏极耦接所述第一偏置电路203的输入端，第二PMOS管的栅极耦接运算放大器OP的输出端，PMOS管M5的漏极耦接所述第二PMOS管的漏极，所述第一偏置电路203的输出端接地[0061] 具体实施中，第三开关器件M3可以为第三PMOS管，第四开关器件M4可以为第四PMOS管，其中，所述第三PMOS管的源极耦接电源VDD，第三PMOS管的栅极耦接PMOS管M6的源极；所述第四PMOS管的源极耦接所述第三PMOS管的漏极，第四PMOS管的漏极耦接所述第二偏置电路302的输入端，第四PMOS管的栅极耦接运算放大器OP的输出端，PMOS管M6的漏极耦接所述第四PMOS管的漏极，所述第二偏置电路302的输出端接地。

[0062] 本实施例中，所述第一PMOS管工作在饱和区，所述第一PMOS管的漏极电压作为反馈信号输入至运算放大器OP，所述驱动电压控制所述第二PMOS管工作在饱和区，所述第二PMOS管的漏极电压控制PMOS管M5导通，在所述第一PMOS管的栅极和所述第二PMOS管的漏极之间提供压降，所述第二PMOS管的漏极电压小于所述第一PMOS管的栅极电压。

[0063] 同理，所述第三PMOS管工作在饱和区，所述第三PMOS管的漏极电压作为参考电压输出，运算放大器OP输出的驱动电压控制所述第四PMOS管工作在饱和区，所述第四PMOS管的漏极电压控制PMOS管M6导通，在所述第三PMOS管的栅极和所述第四PMOS管的漏极之间提供压降，所述第四PMOS管的漏极电压小于所述第三PMOS管的栅极电压。由此，A点电压大小可以表示为VA＝VDD-VTP-VOD3-VP，其中，VDD为电源电压，VTP为第三PMOS管的阈值电压，VOD3为第三PMOS管的过驱动电压，VP为PMOS管M6的压降，也可以说，VP为PMOS管M6的阈值电压。相对于现有技术中的参考电压产生电路而言，A点电压降低了PMOS管M6的阈值电压，同时，为了保证第三PMOS管和第四PMOS管工作在饱和区，参考电压VREF介于A点电压VA和电源电压VDD之间，所以，在A点电压降低了PMOS管M6的阈值电压时，考电压VREF可输出的范围扩展了PMOS管M6的阈值电压，可以增大参考电压产生电路的应用范围。

[0064] 需要说明的是，通过调节PMOS管M6的阈值电压，可以调节参考电压产生电路可输出的参考电压的范围。

[0065] 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。