一种偏置电流产生电路

摘要

本发明公开了一种偏置电流产生电路，此偏置电流产生电路由两个分支电流产生电路叠加而成，其中第一个分支电流产生电路是正温度系数电流产生电路，另一个分支电流产生电路是负温度系数电流产生电路。在所述的正温度系数电流产生单元中，引出一个控制电压到所述负温度系数电流产生单元，用于产生负温度系数电流，然后将所述的正温度系数电流和负温度系数电流叠加输出。在所述的负温度系数电流产生单元中，引出一个控制电压到正温度系数电流产生单元，用于稳定控制环路，降低了输出电流受温度的影响。与现有技术相比，本发明省去了三极管电路，省去了带隙基准电路，省去了复杂的放大器电路，降低了电路面积和功耗，同时提高了电路的整体性能。

权利要求

1.一种偏置电流产生电路，其特征在于：包括正温度系数电流产生单元、负温度系数电流产生单元；其中所述正温度系数电流产生单元和负温度系数电流产生单元相连接；其中所述正温度系数电流产生单元包括第一NMOS管、第二NMOS管、第一电阻、第三PMOS管、第四PMOS管、第五PMOS管；其中所述第三PMOS管、第四PMOS管、第五PMOS管的源极分别与电源电压连接，其中所述第三PMOS管的漏极和栅极相互连接，所述第三PMOS管的栅极与第四PMOS管的栅极相连，所述第四PMOS管的栅极与第五PMOS管的栅极相连，且所述第五PMOS管的漏极与电路输出端相连；其中所述第一NMOS管的漏极与第三PMOS管的漏极连接，所述第一NMOS管的源极通过第一电阻与地相接，所述第一NMOS管的栅极与第二NMOS管的栅极连接；

所述第二NMOS管的源极与地相接，所述第二NMOS管的漏极与第四PMOS管的漏极相接，其中所述第二NMOS管的漏极和栅极分别与负温度系数电流产生单元相接；所述负温度系数电流产生单元，包括第六PMOS管、第七PMOS管、第八PMOS管、第九NMOS管、第三电阻；其中所述第六PMOS管、第七PMOS管、第八PMOS管的源极分别与电源电压连接，第六PMOS管的漏极和栅极相互连接，第六PMOS管的栅极和第七PMOS管的栅极相接，第七PMOS管的栅极与第八PMOS管的栅极相连，且所述第八PMOS管的漏极与电路输出端连接；其中所述第七PMOS管的漏极通过第三电阻与地相接，所述第七PMOS管的漏极与第一NMOS管的栅极连接；其中所述第九NMOS管的漏极与第六PMOS管的漏极连接，所述第九NMOS管的源极与地相接，所述第九NMOS管的栅极与第二NMOS管的漏极相接，所述第二NMOS管的栅极与第七PMOS管的漏极连接。

2.根据权利要求1所述的一种偏置电流产生电路，其特征在于：所述正温度系数电流产生单元中，还包括第二电阻、电容，其中所述第二电阻的一端和第二NMOS管的漏极相连，另一端和电容的一端相连，电容另一端和第一NMOS管的栅极相连。

说明书

一种偏置电流产生电路

技术领域

[0001] 本发明涉及集成电路领域，尤指一种偏置电流产生电路。

背景技术

[0002] 常用的简单的偏置电流产生电路，即如图1所示，由PMOS管M3，PMOS管M4，PMOS管M5，以及NMOS管M1，NMOS管M2和电阻RB组成。由此组成的电流产生电路，和电源电压无关，但和温度有关。因为电阻的阻值是随着温度的变化而变化的。具体电流的计算公式如下：

[0003]

[0004] 其中，RB是电阻阻值，μN是NMOS管沟道中电子的迁移率，Cox是NMOS氧化层单位面积电容量， 是NMOS管M1的沟道宽度与长度之比， 是NMOS管M2的沟道宽度与长度之比。因为RB和μN都受温度的影响，所以从上述公式可以看出，电路的输出电流IB受温度影响非常大。

[0005] 偏置电流产生电路为了实现对温度变化的不敏感，一般都需要对电路进行温度补偿。其中通用的温度补偿方法是产生两路偏置电流进行叠加，其中一个是正温度系数电流，另一个是负温度系数电流。两路电流叠加后，总的输出电流对温度的变化影响较小。但是一般这种电路需要两个温度系数产生电路，电路复杂，电路的功耗和面积等都比较大。

发明内容

[0006] 为解决上述问题，本发明提供一种偏置电流产生电路，通过两个分支电流单元叠加而成，省去了复杂的放大器电路。降低了电路面积和功耗，提高了性能。

[0007] 本发明采用的技术方案是：一种偏置电流产生电路，包括正温度系数电流产生单元、负温度系数电流产生单元；其中所述正温度系数电流产生单元和负温度系数电流产生单元相连接；其中所述正温度系数电流产生单元产生正温度系数电流IPTAT3，所述负温度系数电流产生单元产生负温度系数电流ICTAT3，且所述正温度系数电流IPTAT3和负温度系数电流ICTAT3叠加输出到电流IOUT。其中所述正温度系数电流产生单元包括第一NMOS管M1、第二NMOS管M2、第一电阻RB、第三PMOS管M3、第四PMOS管M4、第五PMOS管M5；其中所述第三PMOS管M3、第四PMOS管M4、第五PMOS管M5的源极分别与电源电压VDD连接，其中所述第三PMOS管M3的漏极和栅极相互连接，所述第三PMOS管M3的栅极与第四PMOS管M4的栅极相连，所述第四PMOS管M4的栅极与第五PMOS管M5的栅极相连，且所述第五PMOS管M5的漏极与电路输出端相连；其中所述第一NMOS管M1的漏极与第三PMOS管M3的漏极连接，所述第一NMOS管M1的源极通过第一电阻RB与地相接，所述第一NMOS管M1的栅极与第二NMOS管M2的栅极连接；所述第二NMOS管M2的源极与地相接，所述第二NMOS管M2的漏极与第四PMOS管M4的漏极相接，其中所述第二NMOS管M2的漏极和栅极分别与负温度系数电流产生单元相接。

[0008] 具体地，其中流过第三PMOS管M3源极和漏极间的电流为电流IPTAT1，所述正温度系数电流IPTAT3流过第五PMOS管M5源极和漏极并通过电路输出端输出；所述电流IPTAT2流入到第二NMOS管M2产生控制电压，并通过第二NMOS管M2的漏极输出到负温度系数电流产生单元，并作为负温度系数电流产生电路的控制电压，使得负温度系数电流产生单元产生负温度系数电流ICTAT3。

[0009] 具体地，所述正温度系数电流产生单元中，还包括第二电阻R2、电容C1，其中所述第二电阻R2的一端和第二NMOS管M2的漏极相连，另一端和电容C1相连，电容C1另一端和第一NMOS管M1的栅极相连。

[0010] 具体地，所述负温度系数电流产生单元，包括第六PMOS管M6、第七PMOS管M7、第八PMOS管M8、第九NMOS管M9、第三电阻R3；其中所述第六PMOS管M6、第七PMOS管M7、第八PMOS管M8的源极分别与电源电压VDD连接，第六PMOS管M6的漏极和栅极相互连接，第六PMOS管M6的栅极和第七PMOS管M7的栅极相接，第七PMOS管M7的栅极与第八PMOS管M8的栅极相连，且所述第八PMOS管M8的漏极与电路输出端连接；其中所述第七PMOS管M7的漏极通过第三电阻R3与地相接，所述第七PMOS管M7的漏极与第一NMOS管M1的栅极连接；其中所述第九NMOS管M9的漏极与第六PMOS管M6的漏极连接，所述第九NMOS管M9的源极与地相接，所述第九NMOS管M9的栅极与第二NMOS管M2的漏极相接。

[0011] 具体地，其中流过第七PMOS管M7源极和漏极间的电流为电流ICTAT2，所述负温度系数电流ICTAT3流过第八PMOS管M8源极和漏极并通过电路输出端输出；其中电流ICTAT2流入到第三电阻R3产生的控制电压反馈到第一NMOS管M1和第二NMOS管M2的栅极,作为正温度系数电流产生电路的控制电压，使得正温度系数电流产生单元产生正温度系数电流IPTAT3。

[0012] 本发明的有益效果在于：此偏置电流电路由两个分支电流电路叠加而成，其中一个分支流是正温度系数电流单元，另一个分支电流是负温度系数电流单元，并由电路输出叠加电流IOUT，使得温度的变化对输出叠加电流IOUT的影响变小；相对于现技术，本发明省去了三极管电路，省去了带隙基准电路，省去了复杂的放大器电路，能大大降低了电路面积和功耗，同时提高了电路的整体性能。

附图说明

[0013] 图1是现有技术偏置电流产生电路结构示意图；

[0014] 图2是本发明中电路结构示意图；

[0015] 图3是本发明中正温度系数电流IPTAT3和负温度系数电流ICTAT3随温度变化示意图；

[0016] 图4是本发明中叠加电流IOUT随温度变化示意图；

[0017] 附图标号说明：1-正温度系数电流产生单元；2-负温度系数电流产生单元；

具体实施方式

[0018] 请参阅图2所示，一种偏置电流产生电路，包括正温度系数电流产生单元1、负温度系数电流产生单元2。其中所述正温度系数电流产生单元1和负温度系数电流产生单元2相连接。所述正温度系数电流产生单元1包括第一NMOS管M1、第二NMOS管M2、第一电阻RB、第三PMOS管M3、第四PMOS管M4、第五PMOS管M5；其中所述第三PMOS管M3、第四PMOS管M4、第五PMOS管M5的源极分别与电源电压VDD连接，其中所述第三PMOS管M3的漏极和栅极相互连接，所述第三PMOS管M3的栅极与第四PMOS管M4的栅极相连，所述第四PMOS管M4的栅极与第五PMOS管M5的栅极相连，构成第一电流镜，其电流大小和管子的宽长比成正比例关系；且所述第五PMOS管M5的漏极与电路输出端相连；其中所述第一NMOS管M1的漏极与第三PMOS管M3的漏极连接，所述第一NMOS管M1的源极通过第一电阻RB与地相接，所述第一NMOS管M1的栅极与第二NMOS管M2的栅极连接；所述第二NMOS管M2的源极与地相接，所述第二NMOS管M2的漏极与第四PMOS管M4的漏极相接，其中所述第二NMOS管M2的漏极和栅极分别与负温度系数电流产生单元2相接；

[0019] 其中流过第三PMOS管M3源极和漏极间的电流为电流IPTAT1，流过第四PMOS管M4源极和漏极间的电流为电流IPTAT2，流过第五PMOS管M5的源极和漏极间的电流为正温度系数电流IPTAT3；其中所述电流IPTAT2流入第二NMOS管M2的漏极产生控制电压，输出到负温度系数电流产生单元2，使得负温度系数电流产生单元2产生负温度系数电流ICTAT3，且所述正温度系数电流IPTAT3和负温度系数电流ICTAT3叠加输出到电流IOUT。

[0020] 此偏置电流电路由两个分支电流电路叠加而成，其中一个分支流是正温度系数电流单元，另一个分支电流是负温度系数电流单元，其中通过正温度系数电流产生单元1，用于产生正温度系数电流IPTAT3；在所述的正温度系数电流产生单元1中，通过电流IPTAT2流入到第二NMOS管M2的漏极，产生控制电压输出到负温度系数电流产生单元2，使得负温度系数电流产生单元2产生负温度系数电流ICTAT3，且所述正温度系数电流IPTAT3和负温度系数电流ICTAT3叠加,输出到电流IOUT，使得温度的变化对输出电流IOUT的影响变小；相对与现技术，本发明省去了三极管电路，省去了带隙基准电路，省去了复杂的放大器电路，能大大降低了电路面积和功耗，同时提高了电路的整体性能。

[0021] 具体地，所述正温度系数电流产生单元1中，还包括第二电阻R2、电容C1，其中所述第二电阻R2的一端和第二NMOS管M2的漏极相连，第二电阻R2的另一端和电容C1相连，电容C1另一端和第一NMOS管M1的栅极相连。在所述的正温度系数电流产生单元1中，第二电阻R2、电容C1构成了一个阻容网络，构成反馈，起到频率补偿作用。

[0022] 具体地，其中所述负温度系数电流产生单元2，包括第六PMOS管M6、第七PMOS管M7、第八PMOS管M8、第九NMOS管M9、第三电阻R3；其中所述第六PMOS管M6、第七PMOS管M7、第八PMOS管M8的源极分别与电源电压VDD连接，第六PMOS管M6的漏极和栅极相互连接，第六PMOS管M6的栅极和第七PMOS管M7的栅极相接，第七PMOS管M7的栅极与第八PMOS管M8的栅极相连，构成第二电流镜，且所述第八PMOS管M8的漏极与电路输出端连接；其中所述第七PMOS管M7的漏极通过第三电阻R3与地相接，所述第七PMOS管M7的漏极与第一NMOS管M1的栅极连接；其中所述第九NMOS管M9的漏极与第六PMOS管M6的漏极连接，所述第九NMOS管M9的源极与地相接，所述第九NMOS管M9的栅极与第二NMOS管M2的漏极相接。

[0023] 其中流过第六PMOS管M6的源极和漏极间的电流为电流ICTAT1，流过第七PMOS管M7的源极和漏极间的电流为电流ICTAT2，所述负温度系数电流ICTAT3流过第八PMOS管M8的源极和漏极并通过电路输出端输出；其中电流ICTAT2流入到第三电阻R3产生的控制电压反馈到第一NMOS管M1和第二NMOS管M2的栅极。所述的控制电压，用于稳定控制环路，降低了输出电流受温度的影响。

[0024] 如图3-4所示，图3的波形是正温度系数电流IPTAT3和负温度系数电流ICTAT3，图4的波形表示的是叠加电流IOUT，即是IPTAT3和ICTAT3电流值的和。仿真的温度范围是从-40度到+125度。从仿真结果看，叠加电流IOUT在-40度到+125度温度范围变化非常小，最大和最小的电流波动仅为0.6％。

[0025] 以上实施方式仅仅是对本发明的优选实施方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通工程技术人员对本发明的技术方案作出的各种变形和改进，均应落入本发明的权利要求书确定的保护范围内。