像素阵列基板

摘要

本发明公开了一种像素阵列基板，包括配置于基板上的多个像素单元。每一像素单元包括扫描线、数据线及主动元件。主动元件包括半导体层、栅极、源极电极与漏极电极。半导体层具有通道区、源极区、漏极区、第一连接区与第二连接区。第一连接区连接于通道区与源极区之间。第二连接区连接于通道区与漏极区之间。第一连接区于基板上的垂直投影与第二连接区于基板上的垂直投影分别位于数据线于基板上的垂直投影的相对两侧。

权利要求

1.一种像素阵列基板，其特征在于，包括：

一第一基板；以及

多个像素单元，配置于该第一基板上，每一像素单元包括：

一扫描线与一数据线，互相交错设置；以及

一主动元件，包括：

一半导体层，具有至少一通道区、一源极区、一漏极区、一第一连接区与一第二连接区，该第一连接区连接于该至少一通道区与该源极区之间，该第二连接区连接于该至少一通道区与该漏极区之间，其中该第一连接区于该第一基板上的垂直投影与该第二连接区于该第一基板上的垂直投影分别位于该数据线于该第一基板上的垂直投影的相对两侧；

一栅极，位于该第一基板上且与该扫描线电性连接；

一绝缘层，设置于该半导体层和该栅极之间；以及

一源极电极与一漏极电极，分别和该源极区与该漏极区电性连接，其中该源极电极与该数据线电性连接；

其中该第一连接区于该第一基板上的垂直投影的至少一部分位于该数据线于该第一基板上的垂直投影与相邻另一像素单元的一漏极电极于该第一基板上的垂直投影之间；

该第一连接区的该至少一部分于该第一基板的垂直投影方向上与该相邻另一像素单元的该漏极电极重叠。

2.如权利要求1所述的像素阵列基板，其特征在于，每一该像素单元的该数据线的极性与该相邻另一像素单元的一数据线的极性相反。

3.如权利要求1所述的像素阵列基板，其特征在于，该第一连接区的该至少一部分具有一凸部，该凸部朝远离该数据线的方向凸出，而该凸部于该第一基板上的垂直投影方向上与该相邻另一像素单元的该漏极电极重叠。

4.如权利要求1所述的像素阵列基板，其特征在于，部分的该第一连接区于该第一基板上的垂直投影与该数据线于该第一基板上的垂直投影之间的距离小于部分的该第二连接区于该第一基板上的垂直投影与该数据线于该第一基板上的垂直投影之间的距离。

5.如权利要求1所述的像素阵列基板，其特征在于，每一该像素单元更包括一储存电容Cst，其中该第一连接区与该相邻的另一像素单元的一漏极电极形成一补偿电容Cpd，而该储存电容Cst与该补偿电容Cpd具有一比例Cpd/Cst且0.1％≦Cpd/Cst≦

25％。

6.如权利要求1所述的像素阵列基板，其特征在于，该半导体层的至少一通道区包括一第一通道区与一第二通道区，该第一通道区于该第一基板上的垂直投影及该第二通道区于该第一基板上的垂直投影分别位于该数据线于该第一基板上的垂直投影的该相对两侧，该第一通道区连接于该第一连接区与该第二通道区之间，而该第二通道区连接于该第一通道区与该第二连接区之间。

7.如权利要求6所述的像素阵列基板，其特征在于，该半导体层更具有一第三连接区，该第三连接区连接于该第一通道区与该第二通道区之间，而该数据线跨越该第三连接区。

8.如权利要求1所述的像素阵列基板，其特征在于，该半导体层与该漏极电极接触的区域为该漏极区；在每一该像素单元中，该漏极区于该第一基板上的垂直投影位于该漏极电极的几何中心于该第一基板上的垂直投影与该数据线于该第一基板上的垂直投影之间。

9.如权利要求1所述的像素阵列基板，其特征在于，该半导体层包括多晶硅。

10.一种像素阵列基板，其特征在于，包括：

一第一基板；以及

多个像素单元，配置于该第一基板上，每一像素单元包括：

一扫描线与一数据线，互相交错设置；以及

一主动元件，包括：

一半导体层，具有至少一通道区、一源极区、一漏极区、一第一连接区与一第二连接区，该第一连接区连接于该至少一通道区与该源极区之间，该第二连接区连接于该至少一通道区与该漏极区之间，其中该第一连接区于该第一基板上的垂直投影与该第二连接区于该第一基板上的垂直投影分别位于该数据线于该第一基板上的垂直投影的相对两侧；

一栅极，位于该第一基板上且与该扫描线电性连接；

一绝缘层，设置于该半导体层和该栅极之间；

一源极电极与一漏极电极，分别和该源极区与该漏极区电性连接，其中该源极电极与该数据线电性连接；

其中该第一连接区的至少一部分于该第一基板的垂直投影方向上与相邻另一像素单元的一漏极电极重叠。

11.如权利要求10所述的像素阵列基板，其特征在于，任意相邻两像素单元的两条数据线的极性相反。

12.如权利要求10所述的像素阵列基板，其特征在于，该第一连接区的该至少一部分具有一凸部，该凸部朝远离该数据线的方向凸出，而该凸部于该第一基板上的垂直投影方向上与该相邻另一像素单元的该漏极电极重叠。

13.如权利要求10所述的像素阵列基板，其特征在于，部分的该第一连接区于该第一基板上的垂直投影与该数据线于该第一基板上的垂直投影之间的距离小于部分的该第二连接区于该第一基板上的垂直投影与该数据线于该第一基板上的垂直投影之间的距离。

14.如权利要求10所述的像素阵列基板，其特征在于，每一该像素单元更包括：一储存电容Cst，其中该第一连接区与相邻的另一像素单元的一漏极电极形成一补偿电容Cpd，而该储存电容Cst与该补偿电容Cpd具有一比例Cpd/Cst且0.1％≦Cpd/Cst≦

25％。

15.如权利要求10所述的像素阵列基板，其特征在于，该半导体层的至少一通道区包括一第一通道区与一第二通道区，该第一通道区于该第一基板上的垂直投影及该第二通道区于该第一基板上的垂直投影分别位于该数据线于该第一基板上的垂直投影的该相对两侧，该第一通道区连接于该第一连接区与该第二通道区之间，该第二通道区连接于该第一通道区与该第二连接区之间。

16.如权利要求15所述的像素阵列基板，其特征在于，该半导体层更具有一第三连接区，该第三连接区连接于该第一通道区与该第二通道区之间，而该数据线跨越该第三连接区。

17.如权利要求10所述的像素阵列基板，其特征在于，该半导体层与该漏极电极接触的区域为该漏极区；在每一该像素单元中，该漏极区于该第一基板上的垂直投影位于该漏极电极的几何中心于该第一基板上的垂直投影与该数据线于该第一基板上的垂直投影之间。

18.如权利要求10所述的像素阵列基板，其特征在于，该半导体层包括多晶硅。

说明书

像素阵列基板

技术领域

[0001] 本发明是有关于一种基板，且特别是有关于一种像素阵列基板。

背景技术

[0002] 随着显示科技的日益进步，人们藉由显示器的辅助可使生活更加便利。为求显示器轻、薄的特性，促使显示面板(display panel)成为目前的主流。

[0003] 一般而言，显示面板的像素阵列基板包括多个主动元件。主动元件用以作为像素单元的开关元件。主动元件包括半导体层、覆盖半导体层的绝缘层、位于绝缘层上且与扫描线电性连接的栅极、覆盖栅极的保护层以及位于保护层上的源极电极与漏极电极。为了减少主动元件的漏电，半导体层下方多设有遮光图案，以完整地遮蔽半导体层。然而，遮光图案的设置会造成像素阵列基板的开口率(Aperture Ratio)下降，且增加制作像素阵列基板所需的光罩数。因此，也有人省略遮光图案的设置。但由无设置遮光图案的像素阵列基板所构成的显示面板，其串音(cross-talk)现象严重，显示品质不佳。

发明内容

[0004] 本发明提供一种显示面板，显示品质佳。

[0005] 本发明的像素阵列基板包括第一基板及配置于第一基板上的多个像素单元。每一像素单元包括互相交错设置的扫描线与数据线以及主动元件。主动元件包括半导体层、栅极、绝缘层、源极电极与漏极电极。半导体层具有至少一通道区、源极区、漏极区、第一连接区与第二连接区。第一连接区连接于至少一通道区与源极区之间。第二连接区连接于至少一通道区与漏极区之间。第一连接区于第一基板上的垂直投影与第二连接区于第一基板上的垂直投影分别位于数据线于第一基板上的垂直投影的相对两侧。栅极位于第一基板上且与扫描线电性连接。绝缘层设置于半导体层和栅极之间。源极电极与漏极电极分别和源极区与漏极区电性连接。源极电极与数据线电性连接。特别是，第一连接区于第一基板上的垂直投影的至少一部分位于数据线于第一基板上的垂直投影与相邻另一像素单元的漏极电极于第一基板上的垂直投影之间。

[0006] 本发明的像素阵列基板包括第一基板及配置于第一基板上的多个像素单元。每一像素单元包括互相交错设置的扫描线与数据线以及主动元件。主动元件包括半导体层、栅极、绝缘层、源极电极与漏极电极。半导体层具有至少一通道区、源极区、漏极区、第一连接区与第二连接区。第一连接区连接于至少一通道区与源极区之间。第二连接区连接于至少一通道区与漏极区之间。第一连接区于第一基板上的垂直投影与第二连接区于第一基板上的垂直投影分别位于数据线于第一基板上的垂直投影的相对两侧。栅极位于第一基板上且与扫描线电性连接。绝缘层设置于半导体层和栅极之间。源极电极与漏极电极分别和源极区与漏极区电性连接。源极电极与数据线电性连接。特别是，第一连接区的至少一部分于第一基板的垂直投影方向上与相邻另一像素单元的漏极电极重叠。

[0007] 基于上述，本发明一实施例的像素阵列基板包括多个像素单元。每一像素单元包括扫描线、数据线、主动元件及像素电极。主动元件包括半导体层、栅极、源极电极与漏极电极。特别是，每一像素单元的部分半导体层偏移至相邻像素单元所在的像素区，偏离的部分半导体层(即部分的第一连接区)与相邻像素单元的漏极电极可形成补偿电容，进而改善串音现象、提升显示品质。

[0008] 为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

[0009] 图1为本发明一实施例的显示面板的剖面示意图。

[0010] 图2为图1的像素阵列基板的仰视示意图。

[0011] 图3为本发明另一实施例的像素阵列基板的仰视示意图。

[0012] 图4为本发明又一实施例的显示面板的剖面示意图。

[0013] 图5为图4的像素阵列基板的仰视示意图。

[0014] 其中，附图标记：

[0015] 1、1’、1”：像素阵列基板

[0016] 2：对向基板

[0017] 3：显示介质

[0018] 10：第一基板

[0019] 20：第二基板

[0020] 100、100A、100B：像素单元

[0021] 110：像素电极

[0022] 120：半导体层

[0023] 121a、121b：通道区

[0024] 122：源极区

[0025] 123：漏极区

[0026] 124、124’：第一连接区

[0027] 124a：凸部

[0028] 125：第二连接区

[0029] 126：第三连接区

[0030] 130、160：绝缘层

[0031] 130a、130b、140a、140b、150a：接触窗

[0032] 132、134：绝缘膜

[0033] 140：保护层

[0034] 142、144：保护膜

[0035] 150：平坦层

[0036] 170、170a：狭缝

[0037] 210、220：共用电极

[0038] Ⅰ-Ⅰ’、Ⅱ-Ⅱ’：剖线

[0039] Cpd、Cpd’、Cst：电容

[0040] D、DA、DB：漏极电极

[0041] DL、DLA、DLB：数据线

[0042] d1、d2：距离

[0043] G1、G2：栅极

[0044] A、A”：显示面板

[0045] P：几何中心

[0046] S：源极电极

[0047] SL：扫描线

[0048] T：主动元件

[0049] x、z：方向

具体实施方式

[0050] 以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

[0051] 图1为本发明一实施例的显示面板的剖面示意图。图2为图1的像素阵列基板1的仰视示意图。图1的像素阵列基板1是对应于图2的剖线Ⅰ-Ⅰ’及Ⅱ-Ⅱ’。图2的仰视示意图是指沿着图1的方向z观看的示意图；亦即，方向z与第一基板10的垂直投影方向平行，而图2的仰视示意图是沿方向z由第一基板10的底面往上观看的示意图。请参照图1，显示面板A包括像素阵列基板1、相对于像素阵列基板1的对向基板2以及位于像素阵列基板1与对向基板2之间的显示介质3。在本实施例中，显示介质3例如为液晶。但本发明不限于此，在其他实施例中，显示介质3也可为有机发光二极管(organic light-emitting diode，OLED)或其他适当材料。

[0052] 请参照图1及图2，像素阵列基板1包括第一基板10及配置于第一基板10上的多个像素单元100。对向基板2包括第二基板20。显示面板A还包括配置于第一基板10与第二基板20之间的共用电极210(绘于图1)。共用电极210与像素电极110之间的电位差能驱动显示介质3，进而使显示面板A显示画面。在图1的实施例中，像素电极110及共用电极210可选择性地分别设置于第一基板10与第二基板20上，而采用像素结构100的显示面板A可以是扭转向列(Twisted Nematic，TN)、超级扭转向列(Super Twisted Nematic，STN)、垂直排列(Vertical Alignment，VA)、聚合物稳定配向(polymer sustained alignment，PSA)、光学补偿双折射型(Optically Compensated Birefringence，OCB)等模式或其他适当模式的显示面板。但本发明不限于此，在其他实施例中，像素电极110与共用电极210也可设置于同一基板(例如：第一基板10)上且均位于第一基板10与显示介质3之间，而显示面板A可是边缘场切换(Fringe-Field Switching，FFS)、共面切换(In-Plane Switching，IPS)等模式或其他适当模式的显示面板。

[0053] 请参照图1及图2，每一像素单元100包括扫描线SL、与扫描线SL交错设置的数据线DL、主动元件T及像素电极110。在本实施例中，主动元件T包括半导体层120(标示于图1)、覆盖半导体层120的绝缘层130(标示于图1)、位于绝缘层130上的栅极G1、G2、覆盖栅极G1、G2的保护层140(标示于图1)以及位于保护层140上的源极电极S与漏极电极D。在图1的实施例中，栅极G1、G2可位于半导体层120的上方，而主动元件T可以是顶部栅极型薄膜晶体管(top gate TFT)。但本发明不限于此，在其他实施例中，主动元件T也可为底部栅极型(bottom gate)或其他适当型式的薄膜晶体管。

[0054] 每一主动元件T的半导体层120具有通道区121a、121b、源极区122、漏极区123、第一连接区124与第二连接区125。第一连接区124连接于通道区121a与源极区122之间。第二连接区125连接于通道区121b与漏极区123之间。在本实施例中，每一主动元件T的半导体层120可具有分别对应栅极G1、G2的第一通道区121a及第二通道区121b。第一通道区121a于第一基板10上的垂直投影及第二通道区121b于第一基板10上的垂直投影可分别位于数据线DL于第一基板10上的垂直投影的相对两侧。第一通道区121a连接于第一连接区124与第二通道区121b之间。第二通道区121b连接于第一通道区121a与第二连接区125之间。每一主动元件T的半导体层120还可具有连接于第一通道区121a与第二通道区121b之间的第三连接区126，而数据线DL可跨越第三连接区126。简言之，在本实施例中，主动元件T可为双栅极薄膜晶体管(dual gate TFT)。但本发明不限于此，请参照图2，在其他实施例中，主动元件T也可为单栅极或其他适当型式的薄膜晶体管，及/或半导体层120也不一定要具有位于扫描线SL上方及数据线DL的左右两侧的第三连接区126。换言之，每一主动元件T的半导体层120的形状不限于图2所示，每一主动元件T的半导体层120的形状可视实际的需求做其他适当设计。举例而言，以图2左侧的像素单元100A为例，在另一实施例中，像素单元100A的半导体层
120可由漏极D所在处向上延伸至扫描线SL所在处，接着再沿着扫描线SL向右延伸至扫描线SL与数据线DLA交错处，然后沿着数据线DLA向下延伸一小段距离，之后再向相邻像素单元
100B的漏极D延伸并接着沿相邻像素单元100B的漏极D向下延伸，以与相邻像素单元100B的漏极DB形成补偿电容。此外，半导体层120的转弯处的形状也不限于图2所示的直角，在其他实施例中，半导体层120的转弯处的形状也呈弧形或其他适当形状。

[0055] 在本实施例中，源极区122、第一连接区124、第三连接区126、第二连接区125与漏极区123的导电率可高于通道区121a、121b的导电率。举例而言，源极区122、第一连接区124、第三连接区126、第二连接区125与漏极区123可为半导体层120中被掺杂(doped)的区域，而通道区121a、121b可为半导体层120中未被掺杂的区域，但本发明不以此为限。在本实施例中，半导体层120的材料例如为多晶硅(Poly silicon)。但本发明不限于此，在其他实施例中，半导体层120的材质也可为非晶硅(Amorphous silicon)、微晶硅(micro crystal silicon)、单晶硅(monocrystalline silicon)、有机半导体材料、氧化物半导体材料(例如：铟锌氧化物(Indium-Zinc Oxide，IZO)、铟镓锌氧化物(Indium-Gallium-Zinc Oxide，IGZO)、或是其它适当材料、或上述的组合)或其它适当的材料。

[0056] 请参照图1，在本实施例中，绝缘层130可为依序堆叠于半导体层120上的多个绝缘膜132、134，但本发明不限于此，在其他实施例中，绝缘层130亦可为单一膜层。绝缘层130的材质可为无机材料(例如：氧化硅、氮化硅、氮氧化硅等)、有机材料或上述组合。

[0057] 请参照图1及图2，每一像素单元100的栅极G1、G2与扫描线SL电性连接。在本实施例中，栅极G1、G2可为扫描线SL的一部分。栅极G1、G2与扫描线SL可利用同一膜层形成。但本发明不限于此，在其他实施例中，栅极G1、G2与扫描线SL也可利用不同的膜层形成。基于导电性的考量，扫描线SL、栅极G1、G2可为金属材料。但本发明不限于此，在其他实施例中，扫描线SL、栅极G1、G2也可以使用其他导电材料，例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是金属材料与其它导电材料的堆叠层。

[0058] 请参照图1，在本实施例中，保护层140可为依序堆叠于栅极G1、G2上的多个保护膜142、144。然而，本发明不限于此，在其他实施例中，保护层140也可为单一膜层。保护层140材质可为无机材料(例如：氧化硅、氮化硅、氮氧化硅等)、有机材料或上述组合。

[0059] 请参照图1及图2，每一像素单元100的源极电极S及漏极电极D分别与半导体层120的源极区122及漏极区123电性连接。详言之，如图1所示，在本实施例中，绝缘层130具有接触窗130a、130b，保护层140具有接触窗140a、140b，接触窗130a与接触窗140a相通，接触窗130b与接触窗140b相通，源极电极S填入接触窗130a、140a以和源极区122电性接触，而漏极电极D填入接触窗130b、130b以和漏极区123电性接触。如图1所示，源极电极S与数据线DL电性连接。在本实施例中，源极电极S可为数据线DL的一部分。源极电极S与漏极电极D相分离，而源极电极S、漏极电极D与数据线DL可利用同一膜层形成。但本发明不限于此，在其他实施例中，源极电极S、漏极电极D与数据线DL也可利用不同的膜层形成。

[0060] 请参照图1及图2，每一像素单元100的像素电极110与漏极电极D电性连接。详言之，如图1所示，在本实施例中，像素阵列基板1还包括覆盖源极电极S与漏极电极D的平坦层150，平坦层150具有接触窗150a，像素电极110配置于平坦层150上并填入平坦层150的接触窗150a以和漏极电极D电性接触。在本实施例中，像素电极110可为穿透式、反射式、或部分穿透部分反射式的像素电极。像素电极110的材质可为透明导电材料、反光导电材料或其组合。举例而言，透明导电材料可为金属氧化物(例如：铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟镓氧化物、其它适当材料、或者是上述至少二者的堆叠层)，反光导电材料可为具有高反射率的金属或其它适当材料，但本发明不以此为限。

[0061] 请参照图1及图2，值得注意的是，在像素单元100A中，至少部分第一连接区124于第一基板10上的垂直投影及第二连接区125于第一基板10上的垂直投影位于数据线DLA于第一基板10上的垂直投影外；特别是，至少部分第一连接区124于第一基板10上的垂直投影与第二连接区125于第一基板10上的垂直投影分别位于数据线DL于第一基板10上的垂直投影的相对两侧。藉此，像素单元100A的第一连接区124与相邻另一像素单元100B的漏极电极DB能形成显著的补偿电容Cpd，进而改善串音(cross-talk)现象。

[0062] 在本实施例中，像素单元100A的第一连接区124与相邻的像素单元100B的漏极电极DB形成补偿电容Cpd，而像素单元100B的漏极电极DB与像素单元100B的第一连接区124形成电容Cpd’，其中漏极电极DB的电位等同于像素单元100B的像素电极110的电位。在本实施例中，像素单元100A的数据线DLA与相邻另一像素单元100B的数据线DLB的极性可相反。又数据线DLB于像素单元100B的栅极G1、G2开启时和像素单元100B的半导体层120电性连接，也就是数据线DLB的极性和像素单元100B的第一连接区124极性会相同。换言之，像素单元100A的与数据线DLA电性连接的第一连接区124的极性和像素单元100B的与数据线DLB电性连接的第一连接区124的极性可相反，而漏极电极DB的极性与数据线DLB的极性相同。此时，补偿电容Cpd对像素单元100B的漏极DB电位的影响与电容Cpd’的对像素单元100B的漏极DB电位的影响可相削减，而更进一步地改善串音现象。

[0063] 请参照图2，在本实施例中，于像素单元100A中，第一连接区124于第一基板10上的垂直投影的至少一部分位于数据线DLA于第一基板10上的垂直投影与相邻另一像素单元100B的漏极电极DB于第一基板10上的垂直投影之间。更进一步地说，在本实施例中，像素单元100A的第一连接区124的至少一部分与相邻另一像素单元100B的漏极电极DB可在方向z上重叠。藉此，像素单元100A的第一连接区124与像素单元100B的漏极电极DB之间的距离短，像素单元100A的第一连接区124与像素单元100B的漏极电极DB所形成补偿电容Cpd大，而更有助于改善串音现象。但本发明不限于此，在其他实施例中，像素单元100A的第一连接区124与像素单元100B的漏极电极DB也可不重叠，不重叠但相当靠近的第一连接区124与漏极电极DB也可形成补偿电容Cpd，而助于改善串音现象。

[0064] 请参照图2，在本实施例中，于像素单元100A中，部分的第一连接区124于第一基板10上的垂直投影与数据线DLA于第一基板10上的垂直投影之间的距离d1小于部分第二连接区125于第一基板10上的垂直投影与数据线DLA于第一基板10上的垂直投影之间的距离d2。
换句话说，像素单元100A的半导体层120中同一走向的不同区段间，部分的第一连接区124于第一基板10上的垂直投影较靠近数据线DLA于第一基板10上的垂直投影，而第二连接区
125于第一基板10上的垂直投影较远离数据线DLA于第一基板10上的垂直投影。更进一步地说，像素单元100A的半导体层120与漏极电极DA接触的区域为漏极区123；在像素单元100A中，漏极区123于第一基板10上的垂直投影可位于漏极电极DA的几何中心P于第一基板10上的垂直投影与数据线DLA于第一基板10上的垂直投影之间。但本发明不此为限。

[0065] 图3为本发明另一实施例的像素阵列基板的仰视示意图。图3的像素阵列基板1’与图2的的像素阵列基板1类似，因此相同或相对应的元件以相同或相对应的标号表示。像素阵列基板1’与像素阵列基板1的主要差异在于：像素阵列基板1’的第一连接区124’的形状与像素阵列基板1的第一连接区124的形状不同。以下主要说明此差异，两者相同或相对应处，还请参照前述说明，于此便不再重述。

[0066] 请参照图3，像素阵列基板1’包括第一基板10及配置于第一基板10上的多个像素单元100。每一像素单元100包括扫描线SL、数据线DL、主动元件T及像素电极110。主动元件T包括半导体层120、栅极G1、G2、源极电极S与漏极电极D。半导体层120具有通道区121a、121b、源极区122、漏极区123、第一连接区124’、第二连接区125与第三连接区126。第一连接区124’连接于通道区121a与源极区122之间，第二连接区125连接于通道区121b与漏极区
123之间，第三连接区126连接于第一连接区124’与第二连接区125之间。至少部分第一连接区124’于第一基板10上的垂直投影与第二连接区125于第一基板10上的垂直投影位于数据线DL于第一基板10上的垂直投影外。至少部分第一连接区124’于第一基板10上的垂直投影与第二连接区125于第一基板10上的垂直投影分别位于数据线DL于第一基板10上的垂直投影的相对两侧。

[0067] 与像素阵列基板1不同的是，像素单元100A的第一连接区124’可具有凸部124a，凸部124a朝远离数据线DLA的方向x凸出，而凸部124a于第一基板10上的垂直投影方向上与相邻另一像素单元100B的漏极电极DB重叠。利用凸部124a，使得第一连接区124’与漏极电极DB重叠面积变大，而第一连接区124’与漏极电极DB形成的补偿电容Cpd也变大。藉此，串音现象可获得更进一步改善。此外，在图3的实施例中，凸部124a的形状是以矩形为示例，但本发明不限于此，在其他实施例中，凸部124a的形状可视实际的需求做其他适当设计。

[0068] 图4为本发明再一实施例的显示面板的剖面示意图。图5为图4的像素阵列基板1”的仰视示意图。图4的像素阵列基板1”是对应于图5的剖线Ⅰ-Ⅰ’及Ⅱ-Ⅱ’。图5的仰视示意图是指沿着图4的方向z观看的示意图。图4的显示面板A”与图1的显示面板A的主要差异在于：显示面板A”的像素电极110与共用电极210可均设置在第一基板10上。更进一步地说，像素阵列基板1”还包括位于像素电极110与共用电极210之间绝缘层160，像素电极110与共用电极210的其中一者具有多个狭缝170，像素电极110与共用电极220的另一者与狭缝170重叠。
另外，本实施方式中，共用电极210位于绝缘层160下方，而像素电极110位于绝缘层160上方，但本发明不限于此，于其他实施方式中，可以是像素电极110位于绝缘层160下方，而共用电极210位于绝缘层160上方。换言之，显示面板A”例如为边缘场切换(Fringe-Field Switching，FFS)模式的显示面板。但本发明不限于此，若显示面板的像素电极与共用电极设置于同一基板上，所述显示面板也可为共面切换(In-Plane Switching，IPS)等模式或其他适当模式的显示面板。本实施例的显示面板A”具有与前述的显示面板A”类似的功效与优点，于此便不再重述。

[0069] 请参照图4至图5，在本发明一实施例中，每一像素单元100可具有储存电容Cst。储存电容Cst至少由像素阵列基板1”的共用电极210与像素电极110形成。补偿电容Cpd与储存电容Cst的比例可控制在一定的范围，以利显示面板A”的整体电性。举例而言，在本实施例中，可为0.1％≦Cpd/Cst≦25％，但较佳可为0.1％≦Cpd/Cst≦10％，又更佳可为0.5％≦Cpd/Cst≦4％，本发明不以此为限。表一示出各种显示面板的补偿电容Cpd、补偿电容Cpd与储存电容Cst的比例与串音(cross-talk)之间的关系。下表一可证，当补偿电容Cpd与储存电容Cst的比例大于或等于0.5％且小于或等于4％时，包括像素阵列基板1”的显示面板A”的串音问题明显较现有的显示面板改善。

[0070]

[0071] [表一]

[0072] 类似地，也可将图1、图2的显示面板A及/或包括图3的像素阵列基板1’的显示面板的补偿电容Cpd与储存电容Cst的比例控制在上述范围，以利整体电性；其中，在显示面板A及/或包括图3的像素阵列基板1’的显示面板中，像素阵列基板1及/或像素阵列基板1’可选择性地包括与共用电极210电性连接的共用电极线(未绘示)，所述储存电容Cst除了包括由位于第二基板20的共用电极210和位于第一基板10的像素电极110所组成的电容外，还可进一步包括皆位于第一基板10上的所述共用电极线和像素电极110组成的电容。

[0073] 综上所述，本发明一实施例的像素阵列基板包括多个像素单元。每一像素单元包括扫描线、数据线、主动元件及像素电极。主动元件包括半导体层、栅极、源极电极与漏极电极。特别是，每一像素单元的部分半导体层偏移至相邻像素单元所在的像素区，偏离的部分半导体层与相邻像素单元的漏极电极可形成补偿电容，进而改善串音现象、提升显示品质。

[0074] 虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。