接收装置及包含该接收装置的收发系统

摘要

涉及接收装置等，应用于能够进行高速传输的收发系统并具有用于不使电路面积和功耗增加就能够进行偏置调整的构造。该接收装置具有：信号输入部，其包含偏置调整电路；以及调整部。在从经由由至少一对信号线构成的差动信号线而相互连接的发送装置向接收装置输出了信号间电压被固定为0V的一对调整用信号时，输入了一对调整用信号的信号输入部输出与信号间电压对应的逻辑值数据。调整部根据在一定期间内输入的逻辑值数据，确定用于调整阈值的偏置的调整值数据，该阈值用于得到逻辑值数据。

权利要求

1.一种接收装置，其具有：信号输入部，其经由构成差动信号线的一对信号线分别输入从发送装置送出的差动信号，输出与按照时钟指示的定时进行了采样的所述差动信号的信号间电压对应的逻辑值数据，并且包含偏置调整电路，该偏置调整电路依照所输入的调整值数据，使用于获得所述逻辑值数据的阈值的偏置发生变动，其特征在于，所述接收装置具有：请求输出部，其为了调整所述偏置，向所述发送装置送出请求信号，该请求信号用于请求分别向所述一对信号线送出所述信号间电压被固定为0V的一对调整用信号；以及调整部，其按照所述时钟指示的定时输入在从响应所述请求信号而从所述发送装置输出的所述一对调整用信号的输入时起的一定时间期间内从所述信号输入部输出的所述逻辑值数据，向所述信号输入部的所述偏置调整电路输出根据从所输入的所述逻辑值数据中提取的偏置信息而确定的所述调整值数据。

2.根据权利要求1所述的接收装置，其中，

所述调整部将所述调整值数据确定成使得在所述一定时间期间内以相等的频度从所述信号输入部输出逻辑值1和逻辑值0作为所述逻辑值数据。

3.一种收发系统，其特征在于，具有：

权利要求1或2所述的接收装置；以及

发送装置，其包含：请求输入部，该请求输入部输入从所述接收装置送出的所述请求信号；以及信号输出部，该信号输出部响应所述请求输入部输入的所述请求信号，向所述一对信号线分别送出所述信号间电压被固定为0V的所述一对调整用信号。

4.根据权利要求3所述的收发系统，其中，

作为从所述接收装置向所述发送装置传输所述请求信号的信号线，该收发系统还具有如下信号线：在所述发送装置侧经由电阻器与第1基准电位端连接，另一方面，在所述接收装置侧经由开关与第2基准电位端连接，所述请求输出部通过控制所述开关的开闭状态，向所述发送装置发送所述请求信号。

5.根据权利要求3或4所述的收发系统，其中，

该收发系统利用在隔开差动信号线的间隔时产生的剩余线作为从所述接收装置向所述发送装置传输所述请求信号的信号线，该差动信号线从所述发送装置向所述接收装置分别传输所述差动信号。

说明书

接收装置及包含该接收装置的收发系统

技术领域

[0001] 本发明涉及接收装置及包含该接收装置的收发系统。

背景技术

[0002] 在具有经由构成差动信号线的一对信号线而相互连接的发送装置和接收装置的收发系统中，接收装置的信号输入部分别输入从发送装置送出的差动信号，按照时钟指示的定时对该差动信号进行采样，生成与信号间电压(相当于差动电压)对应的逻辑值数据。在利用这样的收发系统进行高速差动传输时，差动信号分别衰减或者反射，由此接收装置的信号输入部中的差动信号采样的余裕量变小。

[0003] 通过调整接收装置的信号输入部中的差动信号采样时的偏置(offset)，能够增大差动信号采样的余裕量。偏置例如是对所输入的差动信号的信号间电压是逻辑值1和逻辑值0中的哪一个进行二值判定(数字值判定)时的阈值的偏差。偏置由于构成电路的各器件的特性偏差而产生，但能够利用信号输入部的电路的设计进行调整。

[0004] 专利文献1所公开的发明在接收装置的输入端成为构成差动信号线的一对信号线相互短路的状态，根据利用差动信号采样而获得的数据来检测偏置，根据该检测结果调整偏置。

[0005] 现有技术文献

[0006] 专利文献

[0007] 专利文献1：日本特许5349842号公报

发明内容

[0008] 发明所要解决的课题

[0009] 发明人研究了能够应用于高速差动传输的现有的接收装置，其结果，发现了如下那样的课题。即，在专利文献1所公开的发明中，为了在接收装置的输入端使差动信号线短路而需要开关，所以该输入端的负荷电容变大，对高速差动传输产生不良影响。此外，需要检测偏置的电路等，所以接收装置的电路面积和功耗较大。并且，存在如下情况：在接收装置的输入端关闭开关而使差动信号线短路的状态时，当从发送装置送出了信号时，该信号对接收装置来说成为噪声。

[0010] 本发明是为了解决上述那样的课题而完成的，其目的在于提供一种应用于能够进行高速传输的收发系统并具有不会使电路面积和功耗增加而能够进行偏置调整的构造的接收装置及包含该接收装置的收发系统。

[0011] 用于解决课题的手段

[0012] 本实施方式的接收装置经由构成差动信号线的一对信号线与发送装置连接。该接收装置具有信号输入部、请求输出部和调整部。

[0013] 信号输入部输入从发送装置向一对信号线分别送出的差动信号，通过按照时钟指示的定时对差动信号进行采样，生成数据。具体而言，在信号输入部中，生成与按照时钟指示的定时进行了采样的差动信号的信号间电压对应的逻辑值数据。此外，信号输入部能够调整该差动信号采样时的偏置，因此，信号输入部包含偏置调整电路，该偏置调整电路依照所输入的调整值数据，使用于获得逻辑值数据的阈值的偏置发生变动。

[0014] 请求输出部经由构成差动信号线的一对信号线或与这一对信号线不同的其他信号线，向发送装置送出请求信号，该请求信号向发送装置请求用于调整偏置的差动信号(调整用信号)的送出。具体而言，偏置调整用的信号为信号间电压被固定为0V的一对调整用信号(以下，在本说明书中，记作“差动0V的差动信号”)。

[0015] 调整部在信号输入部输入了根据从请求输出部向发送装置送出的请求信号而从发送装置经由一对信号线发送来的差动0V的差动信号时，根据从信号输入部输出的数据，调整偏置。具体而言，调整部按照时钟指示的定时输入在从响应请求信号而从发送装置输出的差动0V的差动信号(一对调整用信号)的输入时起的一定时间期间内从信号输入部输出的逻辑值数据，向信号输入部的所述偏置调整电路输出根据从所输入的逻辑值数据中提取的偏置信息而确定的调整值数据。

[0016] 在本实施方式的接收装置中，优选的是，调整部在信号输入部分别输入了从发送装置送出的差动0V的差动信号时，将偏置调整成使得通过差动信号采样，以相互相等的频度从信号输入部输出逻辑值1的数据和逻辑值0的数据。具体而言，调整部将调整值数据确定成使得在一定时间期间内以相互相等的频度从信号输入部输出逻辑值1和逻辑值0作为从信号输入部输出的逻辑值数据。信号输入部进行采样的差动信号是被固定为差动0V(信号间电压被固定为0V)的一对信号，分别叠加有随机噪声。因此，这是因为，如果偏置为理想值0，则作为从信号输入部输出的逻辑值数据，逻辑值0和逻辑值1各自的输出频度相互相等。

[0017] 本实施方式的收发系统具有：接收装置(本实施方式的接收装置)，其具有如上所述的构造；以及发送装置。发送装置包含请求输入部和信号输出部。特别是，请求输出部输入从接收装置送出的请求信号。信号输出部响应请求输入部输入的请求信号，经由一对信号线分别向接收装置送出差动0V的差动信号。

[0018] 在本实施方式的收发系统中，作为从接收装置向发送装置传输请求信号的信号线，优选如下信号线：在发送装置侧经由电阻器与第1基准电位端连接，另一方面，在接收装置侧经由开关与第2基准电位端连接，在该情况下，接收装置通过控制开关的通断状态，能够发送请求信号。此外，可以利用在隔开差动信号线的间隔时产生的剩余线，作为从接收装置向发送装置传输请求信号的信号线，该差动信号线从发送装置向接收装置传输差动信号。

[0019] 发明效果

[0020] 根据本实施方式，能够得到一种应用于能够进行高速传输的收发系统并具有用于不使电路面积和功耗增加就能够进行偏置调整的构造的接收装置。

附图说明

[0021] 图1是示出本实施方式的收发系统1的结构的图。

[0022] 图2是示出能够进行偏置调整的采样器212的电路例的图。

具体实施方式

[0023] 以下，参照附图详细说明用于实施本发明的方式。另外，在附图的说明中，对相同要素标注相同的标号，并省略重复说明。本发明不限于这些例示，而通过权利要求来表示，是指包含与权利要求同等的意思和范围内的所有变更。

[0024] 图1是示出本实施方式的收发系统1的结构的图。收发系统1具有经由由一对信号线构成的差动信号线30和信号线(请求信号线)40相互连接的发送装置10和接收装置20，利用接收装置20接收从发送装置10送出的差动信号。

[0025] 发送装置10具有信号输出部11、请求输入部12和电阻器13。请求输入部12输入从接收装置20经由信号线40发送来的请求信号。电阻器13设置于请求输入部12的输入端(即，信号线40)与第1基准电位端13a之间。对第1基准电位端13a施加电源电位Vdd。信号输出部11经由差动信号线30，向接收装置20送出差动信号。此外，信号输出部11根据请求输入部12输入的请求信号，向接收装置20送出差动0V的差动信号。

[0026] 接收装置20具有信号输入部21、请求输出部22、开关23和调整部24。信号输入部21输入从发送装置10的信号输出部11经由差动信号线30发送来的差动信号，通过按照时钟clock指示的定时对差动信号进行采样，来生成数字数据(逻辑值1或逻辑值0的二值数据)。此外，能够调整信号输入部21中的差动信号采样时的偏置。

[0027] 信号输入部21包含：放大器211，其对经过差动信号线30到达的差动信号进行放大；以及采样器212，其通过依照时钟clock对由放大器211放大后的差动信号Vsp、Vsn进行采样，生成数据Vsop、Vson。也可以是，放大器211和采样器212中的任意方能够进行偏置调整。

[0028] Vsop、Vson是取相互互补的值的数字数据，在一方为逻辑值1时，另一方为逻辑值0。时钟clock可以是与数据分开地从发送装置10发送来的时钟，也可以是在从发送装置10发送来的信号为在数据中嵌入有时钟信息的信号的情况下根据该信号由接收装置20复原后的时钟。

[0029] 请求输出部22经由信号线40向发送装置10发送请求信号。该请求信号是向发送装置10请求差动信号的送出的信号，该差动信号用于调整信号输入部21中的差动信号采样时的偏置。开关23设置于信号线40与第2基准电位端23a之间。对第2基准电位端23a施加接地电位Vss。

[0030] 在开关23接通时，信号线40的电位成为第2基准电位(接地电位Vss)。在开关23断开时，信号线40的电位成为第1基准电位(电源电位Vdd)。即，请求输出部22能够根据开关23的通断状态，向发送装置10发送请求信号。开关23例如由MOS晶体管构成，在该情况下，根据栅极电压的大小，设定开关23的通断状态。

[0031] 包含这样的信号线40、电阻器13和开关23的结构与实现热插拔检测(Hot Plug Detect)功能的结构相同。即，当在发送装置10与接收装置20之间线缆/连接器脱开时、或接收装置20掉电时，信号线40的电位成为第1基准电位(电源电位Vdd)。在发送装置10与接收装置20之间连接了线缆/连接器而使接收装置20能够进行动作时，信号线40的电位成为第2基准电位(接地电位Vss)。发送装置10通过检测信号线40的电位电平，能够掌握接收装置20是否为可接收信号的状态。发送装置10能够在确认了接收装置20为可接收的状态以后，向接收装置20发送信号。

[0032] 在信号输入部21分别输入了根据从请求输出部22向发送装置10送出的请求信号而从发送装置10的信号输出部11发送来的差动0V的差动信号(将信号间电压固定为了0V的一对调整用信号)时，调整部24根据从信号输入部21输出的数据，调整信号输入部21中的差动信号采样时的偏置。即，调整部24按照时钟clock指示的定时输入在从响应请求信号而从发送装置10输出的差动0V的差动信号各自的输入时起的一定时间期间内从信号输入部21输出的数据，向信号输入部21的偏置调整电路80输出根据从所输入的数据中提取的偏置信息而确定的调整值数据。优选的是，调整部24将偏置调整成使得通过信号输入部21中的差动信号采样，以相互相等的频度输出逻辑值1和逻辑值0的各数据。另外，信号输入部21进行采样的差动信号的信号间电压为0V(差动0V)，但该差动信号中分别叠加有随机噪声。因此，如果偏置为理想值0，则数据Vsop、Vson分别成为逻辑值0和逻辑值1的频度相互相等。

[0033] 调整部24包含：计数器241，其用于从来自信号输入部21的输出数据(逻辑值数据)中提取偏置信息；以及控制电路242，其用于根据该偏置信息，确定用于调整信号输入部21中的偏移的调整数据。计数器241还与从信号输入部21输出的数据一起输入时钟clock，在一定时间期间，对该输出数据为逻辑值1的事件或输出数据为逻辑值0的事件进行计数。或者，计数器241在一定时间期间，在输出数据为逻辑值1的情况下使计数值加1，在输出数据为逻辑值0的情况下使计数值减1，由此求出输出数据为逻辑值1的事件的数量与为逻辑值0的事件的数量之差。

[0034] 控制电路242还与计数器241的计数结果(偏置信息)一起输入时钟clock，根据该计数结果，将数字值cntl(调整值数据)确定成使得通过信号输入部21中的差动信号采样以相互相等的频度输出逻辑值1和逻辑值0的各数据。控制电路242向信号输入部21输出数字值cntl。信号输入部21根据该数字值cntl来调整偏置。

[0035] 差动信号线30向接收装置20的信号输入部21分别传输从发送装置10的信号输出部11送出的差动信号。在构成差动信号线30的一对信号线之间设有电阻器33。

[0036] 在发送装置10与接收装置20之间进行AC耦合的情况下，在构成差动信号线30的一对信号线上分别插入电容器31、32。在AC耦合的情况下，发送装置10通过向构成差动信号线30的一对信号线分别输出恒定电压值，能够使到达接收装置20的信号输入部21的差动信号的信号间电压为0V。

[0037] 在发送装置10与接收装置20之间进行DC耦合的情况下，无需电容器31、32。在DC耦合的情况下，发送装置10通过向构成差动信号线30的一对信号线分别输出相互相同的电压值，能够使到达接收装置20的信号输入部21的差动信号的信号间电压为0V。

[0038] 信号线40从接收装置20的请求输出部22向发送装置10的请求输入部12传输请求信号。该信号线40传输的请求信号可以不是高速的，所以能够使用低速且价廉的线作为信号线40。此外，在发送装置10和接收装置20之间使用如扁平线缆那样信号间干扰大且线缆质量差的线缆的情况下，还能够使用在隔开差动信号线30的间隔时产生的剩余线作为信号线40。

[0039] 图2是示出能够进行偏置调整的采样器212的电路例的图。采样器212具有NMOS晶体管50～59、电阻器60、61、电流源62～65和NAND电路66、67、D/A转换器(DAC)70。用于使偏置发生变动的偏置调整电路80由NMOS晶体管56、57、59、电阻器60、61、电流源62～65构成。此外，采样器212具有输入从放大器211输出的信号Vsp的第1输入端P11、输入从放大器211输出的信号Vsn的第2输入端P12、输出数据Vsop的第1输出端P21、输出数据Vson的第2输出端P22、输入时钟的时钟输入端P3、输入从控制电路242输出的数字值cntl的数字值输入端P4、第1内部节点N1、第2内部节点N2、第3内部节点N3、第4内部节点N4、第5内部节点N5、第6内部节点N6、第7内部节点N7、第8内部节点N8。

[0040] NMOS晶体管50的漏极被施加电源电位Vdd，NMOS晶体管50的源极与第8内部节点N8连接，NMOS晶体管50的栅极与第7内部节点N7连接。NMOS晶体管51的漏极被施加电源电位Vdd，NMOS晶体管51的源极与第7内部节点N7连接，NMOS晶体管51的栅极与第8内部节点N8连接。

[0041] NMOS晶体管52的漏极与第8内部节点N8连接，NMOS晶体管52的源极与第1内部节点N1连接，NMOS晶体管52的栅极与第7内部节点N7连接。NMOS晶体管53的漏极与第7内部节点N7连接，NMOS晶体管53的源极与第2内部节点N2连接，NMOS晶体管53的栅极与第8内部节点N8连接。

[0042] NMOS晶体管54的漏极与第1内部节点N1连接，NMOS晶体管54的源极与第3内部节点N3连接，NMOS晶体管54的栅极与第1输入端P11连接。NMOS晶体管55的漏极与第2内部节点N2连接，NMOS晶体管55的源极与第3内部节点N3连接，NMOS晶体管55的栅极与第2输入端P12连接。

[0043] NMOS晶体管56的漏极与第1内部节点N1连接，NMOS晶体管56的源极与第4内部节点N4连接，NMOS晶体管56的栅极与第5内部节点N5连接。NMOS晶体管57的漏极与第2内部节点N2连接，NMOS晶体管57的源极与第4内部节点N4连接，NMOS晶体管57的栅极与第6内部节点N6连接。

[0044] NMOS晶体管58的漏极与第3内部节点N3连接，NMOS晶体管58的源极被施加接地电位Vss，NMOS晶体管58的栅极与时钟输入端P3连接。NMOS晶体管59的漏极与第4内部节点N4连接，NMOS晶体管59的源极被施加接地电位Vss，NMOS晶体管59的栅极与时钟输入端P3连接。

[0045] 电阻器60设置于电源电位端与第5内部节点N5之间。电阻器61设置于电源电位端与第6内部节点N6之间。电流源62、63并联设置于第5内部节点N5与接地电位端之间。电流源64、65并联设置于第6内部节点N6与接地电位端之间。电流源63、64流过恒定电流。电流源
62、65经由D/A转换器70与数字值输入端P4连接，流过与输入到数字值输入端P4的数字值cntl对应的量的电流。

[0046] NAND电路66的一个输入端子与第7内部节点N7连接，NAND电路66的另一个输入端子与第1输出端P21连接，NAND电路66的输出端子与第2输出端P22连接。NAND电路67的一个输入端子与第8内部节点N8连接，NAND电路67的另一个输入端子与第2输出端P22连接，NAND电路67的输出端子与第1输出端P21连接。

[0047] 在这样构成的采样器212的偏置调整电路80中，电流源62、65流过与输入到数字值输入端P4的数字值cntl对应的电流，由此第5内部节点N5的电位Von和第6内部节点N6的电位Vop也分别成为与数字值cntl对应的电位。第5内部节点N5的电位Von被施加到NMOS晶体管56的栅极。第6内部节点N6的电位Vop被施加NMOS晶体管57的栅极。

[0048] 在被输入到时钟输入端P3的时钟clock的上升沿的定时，采样被输入到输入端P11、P12的差动信号Vsp、Vsn，从输出端P21、P22输出数据Vsop、Vson。在该采样时，由于Vop、Von的电位差，Vsp、Vsn的电位差产生偏差。该偏差的量与偏置成比例。因此，通过利用数字值cntl来调整Vop、Von的电位差，能够调整偏置。

[0049] 本实施方式的收发系统1的动作例如下所述。在对接收装置20进行电源接通或唤醒时，请求输出部22通过使开关23为断开状态，使信号线40的电位为第1基准电位(电源电位Vdd)，向发送装置10发送请求信号。发送装置10的请求输入部12检测信号线40的电位成为了第1基准电位(电源电位Vdd)的情况，掌握从接收装置20发送来了请求信号的情况。而且，发送装置10的信号输出部11向接收装置20分别送出差动0V的差动信号(将信号间电压固定为了0V的调整用信号)。

[0050] 分别接收到差动0V的差动信号的接收装置20的信号输入部21通过按照时钟clock指示的定时对差动信号进行采样，生成数据Vsop、Vson。此时，信号输入部21进行采样的差动信号的信号间电压为0V(差动0V)，但叠加有随机噪声。因此，如果偏置为理想值0，则数据Vsop、Vson分别成为逻辑值0和逻辑值1的频度相互相等。因此，调整部24通过设定提供给信号输入部21的数字值cntl以使得按照相互相等的频度输出从信号输入部21输出的逻辑值1和逻辑值0的各数据，由此最佳地调整信号输入部21中的偏置。

[0051] 当结束了偏置调整时，调整部24存储最佳调整时的数字值cntl，以后也将该存储的数字值cntl提供给信号输入部21。此外，请求输出部22通过使开关23为接通状态，使信号线40的电位成为第2基准电位(接地电位Vss)，由此向发送装置10通知偏置调整已结束的消息。在此之后，接收到该通知的发送装置10的信号输出部11向接收装置20送出通常数据作为差动信号。

[0052] 这样，在本实施方式中，在从接收装置20的请求输出部22向发送装置10的请求输入部12发送请求信号以后，从发送装置10的信号输出部11向接收装置20的信号输入部21分别发送差动0V的差动信号，利用调整部24调整输入了这些差动0V的差动信号的信号输入部21的偏置。此时，包含放大器211和采样器212的信号输入部21的全体的偏置被调整。

[0053] 本实施方式的接收装置20能够利用数字电路构成调整部24，所以与专利文献1所公开的发明的结构相比，能够减少电路面积和功耗。此外，在专利文献1所公开的发明中，需要用于在接收装置的输入端使构成差动信号线的一对信号线短路的开关，与此相对，本实施方式的接收装置20无需这样的开关，所以不会导致输入端的负荷电容的增加，通过偏置调整能够进行高速差动传输。

[0054] 此外，在本实施方式中，与热插拔检测用的信号线共同使用从接收装置20的请求输出部22向发送装置10的请求输入部12传输请求信号的信号线40，所以无需在发送装置10与接收装置20之间追加新的信号线，此外，无需追加用于收发请求信号的电路或仅以较小的规模进行追加即可。

[0055] 标号说明

[0056] 1：收发系统；10：发送装置；11：信号输出部；12：请求输入部；13：电阻器；20：接收装置；21：信号输入部；22：请求输出部；23：开关；24：调整部；30：差动信号线；31、32：电容器；33：电阻器；40：信号线；70：D/A转换器(DAC)；80：偏置调整电路；211：放大器；212：采样器；241：计数器；242：控制电路。