[0002] 出于用电安全和避免干扰输入源的考虑，许多用电场合需要用到变压器隔离的开关电源。而为了提高电源系统的整体效率，往往又会采用同步整流电路，使用一个同步开关管来整流消磁电流。假设开关管的导通内阻为Ron，普通整流二极管的压降为VD，消磁电流为Isec，则只要Isec*Ron
[0003] 同步整流控制芯片需要完成两个任务，即确定何时开通同步整流管和何时关断同步整流管。如图1所示，为DCM工作模式下的隔离开关电源采用同步整流管时，同步整流管漏端电压的典型波形。为了保证同步整流管只在消磁阶段开通，需要判断消磁开始的时刻。常规的方法是检测同步整流管漏端电压的负压值，如TI的芯片UCC24610，内部设置-150mV比较阈值，若检测到同步整流管漏端电压的值小于-150mV，则认为消磁阶段开始。这样的检测方式，需要保证谐振阶段的谐振负电压值大于-150mV，否则，检测电路会错误地认为谐振负电压时为消磁阶段，错误地将同步整流管开通，造成输出电流倒灌。考虑到极端工作条件和检测电路的精度，芯片很可能发生上述误判断，为了提高可靠性，UCC24610又通过外挂引脚设置了单周期的同步整流管最小关断时间。消磁结束之后一段时间内保证同步整流管不会重复开通，从而屏蔽掉谐振的影响。然而，最小关断时间的设置限制了系统的工作频率，若工作频率过高，则下个周期的消磁阶段同步整流管可能无法正常开通。另外，采用外挂引脚设置最小关断时间也增加了芯片使用的复杂度和封装面积。
[0004] 还有一种同步整流控制芯片，通过检测同步整流管漏端电压的下降沿判断出消磁开始时刻，如擎力的芯片SP6019。如图1所示，正常情况下，谐振时电压的下降斜率小于消磁开始时的电压下降斜率。SP6019检测到同步整流管漏端电压的下降斜率大于某一设定值，则认为此时为消磁开始时刻。然而，在实际的应用中，消磁开始时的电压下降斜率受限于原边功率管的关断时间，如果关断时间较长，则对应于同步整流管漏端电压下降时间较长，下降斜率较小，增加了检测难度。这就使得这种芯片的使用受到限制。
[0005] 综上所述，判断同步整流管开通的难点在于可靠地判断出单周期的消磁开始时刻，而又不受到谐振电压的影响，现有技术都有各自的不足之处。
发明内容
[0006] 为了更好地判断出同步整流管何时开通，本发明提供一种新型的同步整流开通控制方法及电路，用于隔离开关电源的同步整流管的开通控制。该方法及电路能够提高同步整流方案的可靠性，减小芯片的引脚数，提高系统效率。
[0007] 如图1所示，为DCM模式下副边同步整流管漏端电压的典型波形，振荡的部分由变换器原边的主电感和主开关管的输出电容谐振引起。由于器件的寄生阻抗消耗了能量，谐振部分为减幅振荡。观察波形可以发现，单个周期的负电压值从消磁开始至谐振的波谷，呈现出逐渐减小的趋势。根据这种趋势，判断出负电压的值忽然变大，即可判断出每个周期消磁开始的时刻，给出同步整流管开通信号。基于上述思想，本发明通过以下方案实现同步整流管的开通：
[0008] 一种同步整流管开通控制方法，由漏端负压采样保持单元、相邻负压正向比较单元、相邻负压负向比较单元和逻辑处理单元实现。所述漏端负压采样保持单元在检测到同步整流管漏端电压存在负电压时，对同步整流管漏端的电压进行采样并保存，直至下个同步整流管漏端负电压到来，再次对同步整流管漏端的电压进行采样，并将相邻的两次采样电压同时输出至相邻负压正向比较单元和相邻负压负向比较单元。所述相邻负压正向比较单元对接收到的相邻的两次采样电压进行比较，在本次采样电压值比上次采样的电压值高时，给出一个信号到逻辑处理单元；所述相邻负压负向比较单元对接收到的相邻两次采样电压进行比较，在本次采样的电压值比上次采样的电压值低时，给出一个信号1到逻辑处理单元。所述逻辑处理单元接收到相邻负压负向比较单元给出的信号1后，再接收到相邻负压正向比较单元给出的信号，则由逻辑处理单元给出同步整流管开通信号；若相邻负压负向比较单元比较本次采样的电压值不低于上次采样的电压值，则给出信号2到逻辑处理单元，此后当漏端负压采样保持单元检测到同步整流管漏端电压存在负电压时，逻辑处理单元立即给出同步整流管开通信号；漏端负压采样保持单元检测同步整流管漏端的电压为负压时，产生一个窄脉冲采样信号，将同步整流管漏端的负电压值转换为对应的正电压值，再通过窄脉冲采样信号对正电压值采样并保存；对下一个检测到的负压也进行采样并转换为对应的正电压；将相邻两次采样的正电压同时输出至相邻负压正向比较单元和相邻负压负向比较单元。
[0009] 优选的，所述的漏端负压采样保持单元将相邻两次采样的正电压同时输出至相邻负压正向比较单元和相邻负压负向比较单元后，等相邻负压负向比较单元及逻辑处理单元进行运算之后，才将漏端负压采样保持单元中保存的正电压值刷新为下一个采样并转换后的正电压值。
[0010] 上述两种情况分别针对谐振的部分有低于0V的波谷和谐振的部分无低于0V的波谷或者根本不存在谐振。
[0011] 对应于所述控制方法包含的单元模块，一种同步整流管开通控制电路包括，漏端负压采样保持单元、相邻负压正向比较单元、相邻负压负向比较单元和逻辑处理单元。所述漏端负压采样保持单元输入同步整流管的漏端的负电压信号，将负电压信号转换为对应的正电压信号，输出本次采样并转换的正电压信号和上次保存的正电压信号到相邻负压正向比较单元和相邻负压负向比较单元。所述相邻负压正向比较单元和相邻负压负向比较单元分别输出比较的结果到逻辑处理单元。所述逻辑处理单元根据上述比较结果给出同步整流管的开通信号。
[0012] 优选的，所述漏端负压采样保持单元包括，第一窄脉冲发生器、第一MOS管、第二MOS管、第三MOS管、第一三极管、第二三极管、第三三极管、第一电阻、第一开关、第一电容、第二开关和第二电容。所述第一窄脉冲发生器的输入端接第一MOS管的漏端和第一三极管的集电极，第一窄脉冲发生器的输出端给出采样信号Samp_H；所述第一MOS管的源端接电源，栅端接第二MOS管的漏端和第三三极管的集电极；所述第一三极管基极接第二三极管的集电极，第一三极管发射极接地；所述第二三极管的基极和集电极相连，形成二极管连接，第二三极管的发射极接地；所述第三三极管的基极接所述第二三极管的基极并连接到偏置电流Ibias，第三三极管的发射极输入同步整流管漏端的电压信号；所述第二MOS管的栅端接自身的漏端和第三MOS管的栅端，第二MOS管的源端接电源；所述第三MOS管的源端接电源，漏端接第一电阻的一端和第一开关的一端；所述第一电阻的另一端接地，第一开关的控制端接所述窄脉冲发生器输出的采样信号Samp_H；所述第一开关的另一端接第一电容的上极板，并输出本次采样的电压值Vnow；所述第一电容的上极板还接第二开关的一端，其下极板接地；所述第二开关的另一端接第二电容的上极板并输出上次保存的电压值Vpre，第二开关的控制端接采样信号Samp_H的反相信号Samp_L；所述第二电容的下极板接地。
[0013] 优选的，第一MOS管、第二MOS管、第三MOS管为PMOS管；第一三极管、第二三极管、第三三极管为NPN三极管。
[0014] 优选的，所述相邻负压正向比较单元、相邻负压负向比较单元和逻辑处理单元包括，第一比较器、第二比较器、第一延时器、第一RS触发器和第一二路选择器。所述第一比较器的正向输入端接所述漏端负压采样保持单元中上次保存的电压信号Vpre，负向输入端接本次采样的电压信号Vnow，第一比较器的输出端接第一延时器的输入端和第一二路选择的一个输入端；所述第二比较器的正向输入端接第一比较器的负向输入端，第二比较器的负向输入端接第一比较器的正向输入端，第二比较器的输出端接第一RS触发器的复位端；所述第一延时器的输出端接RS触发器的置位端；所述第一RS触发器的输出端接第一二路选择器的选择端；所述第一二路选择器的另一输入端接所述漏端负压采样保持单元中采样信号的反相信号Samp_L，第一二路选择器的输出端给出同步整流管开通信号。
[0015] 优选的，所述漏端负压采样保持单元还可以有其他结构，去掉所述第一电容，第一开关的一端接第一电阻的一端，第一开关的控制端接所述的采样信号Samp_H，第一开关的另一端给出本次采样的电压Vnow；第二开关的一端接到第一电阻的一端，第二开关的另一端接第二电容的上极板并给出上次保存的电压Vpre，第二开关的控制端接所述采样信号Samp_H的延时信号Samp_H2。
[0016] 优选的，所述的延时信号Samp_H2为窄脉冲信号，由外部的延时电路产生，时间延后于所述采样信号Samp_H。
[0017] 优选的，所述漏端负压采样保持单元还可以有其他结构，去掉所述第一电阻，增加第三开关，所述第三开关的一端接第一电容的上极板，所述第三开关的另一端接地，所述第三开关的控制端接采样信号Samp_H3。
[0018] 所述采样信号Samp_H3与所述采样信号Samp_H的上升沿相同，所述的采样信号Samp_H3的下降沿比所述采样信号Samp_H的下降沿提前到来。
[0019] 本发明的有益效果在于：
[0020] 1、芯片无需外部引脚来调节同步整流管的开通阈值和最小关断时间以适应不同系统的要求，减小了封装的尺寸和成本，提高了使用的简易性；
[0021] 2、同步整流管漏端负电压单个周期内逐渐减小的趋势是每个系统的固有特性，采样之后信号由内部处理，提高了同步整流开通控制的可靠性；
[0022] 3、相对于检测漏端电压下降沿，无需考虑原边开关管的驱动特性，可以灵活设计原边的驱动。
附图说明
[0023] 图1为现有技术中隔离变换器副边同步整流管漏端电压的典型波形；
[0024] 图2为本发明提出的同步整流开通控制电路的框图；
[0025] 图3为本发明实施例一的同步整流管开通控制电路中的漏端负压采样保持单元的原理图；
[0026] 图4为本发明实施例一的同步整流管开通控制电路中的相邻负压正向比较单元、负向比较单元和逻辑处理单元的原理图；
[0027] 图5为本发明实施例二的同步整流管开通控制电路中的漏端负压采样保持单元的原理图；
[0028] 图6为本发明实施例三的同步整流管开通控制电路中的漏端负压采样保持单元的原理图；
[0029] 图7为本发明电路的工作流程图。
具体实施方式
[0030] 如图2所示，本发明的同步整流管开通控制方法及电路由漏端负压采样保持单元电路209、相邻负压负向比较单元电路210、相邻负压正向比较单元电路211和逻辑处理单元电路212实现。图中，除了关断比较器213为芯片内部电路外，其它部分器件为变换器系统的部件。其中，201为隔离变压器的磁芯，202为匝数为NS的副边绕组，203为N型的同步整流管，204为同步整流管体二极管的寄生电阻，205为体二极管，206为变换器的输出电容，207为变换器的输出正，208为变换器输出的参考地。此处，为了便于理解，将上述发明之外的部件画出。
[0031] 本发明中，所述漏端负压采样保持电路209接同步整流管203的漏端，209的输出端接相邻负压负向比较电路210和相邻负压正向比较电路211；201和211的输出端接逻辑处理电路212；212给出同步整流管的开通信号on。
[0032] 209检测同步整流管203漏端的电压，检测到负压时产生一个窄脉冲采样信号，将203漏端的负电压值转换为对应的正电压值，再通过上述窄脉冲采样信号采样对应的正电压值并保存下来，即先将负电压转换为电流，再将此电流转换为正电压，然后再采样保存到
209中。每次检测到漏端存在负电压都会产生一个负电压窄脉冲采样信号，209将相邻两次采样的正电压同时输出给相邻负压负向比较电路210和相邻负压正向比较电路211。210检测相邻两次采样的正电压大小，如果本次采样的电压比上一次采样的电压低，则说明系统工作在DCM模式下且谐振的部分存在负压。211检测相邻两次采样的正电压大小，如果本次采样的电压比上一次采样的电压高，则说明处于某个周期消磁的开始时刻。210和211将比较的结果输出到逻辑处理电路212。212在210检测到本次采样的电压低于上一次采样的电压时，使211的比较结果有效，在211检测到本次采样的电压值高于上一次采样电压值时，
212输出同步整流管开通信号；若210未检测到采样的电压低于保存的上一次采样电压，则说明系统工作于CCM/BCM模式或者无谐振负压的DCM模式下，此时，212使211的比较结果无效，210将本次采样的电压不低于上次采样的电压这一比较结果输出给逻辑处理电路212，则当漏端负压采样保持单元209检测到同步整流管漏端电压存在负电压时，逻辑处理电路输出同步整流管开通信号。
[0033] 为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图3，附图4，附图5，附图6，附图7对本发明中的重要环节进一步详细说明。
[0034] 实施例一
[0035] 如图3所示，为本发明同步整流管开通控制电路中的漏端负压采样保持电路，包括，窄脉冲发生器301、PMOS管302、PMOS管303、PMOS管304、NPN管305、NPN管306、NPN管307、电阻308、开关309、电容310、开关311、电容312。所述窄脉冲发生器301的输入端接PMOS管302的漏端和NPN管305的集电极，301的输出端给出每次负压的采样信号Samp_H；所述PMOS管302的源端接电源，栅端接PMOS管303的漏端和NPN管307的集电极；所述NPN管305的发射极接地，基极接NPN管306的集电极；所述NPN管306的发射极接地，基极接自身的集电极并接偏置电流Ibias；所述NPN管307的基极接306的基极，发射极接同步整流管漏端的电压信号VD；
所述PMOS管303的源端接电源，栅端接自身的漏端和PMOS管304的栅端；所述PMOS管304的源端接电源，漏端接电阻308的一端和开关309的一端；所述电阻308的另一端接地；所述开关
309的另一端接电容310的上极板和开关311的一端，并给出本次采样的负电压值Vnow，309的控制端接采样信号Samp_H；所述电容310的下极板接地；所述开关311的控制端接采样信号Samp_H的反相信号Samp_L，另一端接电容312的上极板，并给出保存的负电压值Vpre；所述电容312的下极板接地。
[0036] 偏置电流Ibias给二极管连接的306提供静态偏置，305和307分别镜像306的电流。当同步整流管漏端电压VD变负，则307通过的集电极电流大于305通过的电流；PMOS管303、
302、304形成电流镜，303通过的电流等于307通过的电流，则302通过的电流等于307通过的电流；而305通过的电流等于306通过的电流；从而305的集电极和302的漏端电压变高，窄脉冲发生器301检测到此变高的电压即给出固定宽度的窄脉冲采样信号Samp_H。通过PMOS管
304镜像303的电流，将VD的负电压转换为电阻308上的正电压值。同时，采样信号将开关309开通，电压被采样到电容310的上极板，即Vnow的电压值。Samp_H信号变低之后，开通开关
311，将310上极板的电压采样到电容311的上极板上，即Vpre的电压值。所述电容311的电容值远小于310的电容值。现在的采样电压值Vnow和上个周期保存的电压值Vpre输出到负压比较和逻辑处理电路。
[0037] 如图4所示，为相邻负压负向比较电路、相邻负压正向比较电路和逻辑处理电路，包括，比较器401、比较器402、延时器403、RS触发器404、二路选择器405。所述比较器401的正向端和402的负向端接漏端负压采样保持电路给出的上次保存电压值Vpre；401的负向端和402的正向端接漏端负压采样保持电路给出的本次采样电压值Vnow；401的输出端接延时器403的输入端和二路选择器405的一个输入端；402的输出端接RS触发器404的复位端R；所述延时器403的输出端接404的置位端S；所述RS触发器404的输出端Q接二路选择405的选择端；所述二路选择器405的另外一个输入端接采样信号Samp_L，输出端给出同步整流管开通信号。
[0038] 当402的输出给出低电平，即说明系统工作在DCM模式下，而且谐振部分存在低于0V的波谷，则将404复位，Q端输出低电平。405选择401的输出作为输出，401在下个周期才会检测到本次采样电压值高于保存的上次采样的电压值，所以405给出下个周期同步整流管开通信号。如果402的输出一直保持为高电平，即谐振部分不存在低于0V的波谷或者根本不存在谐振，则每次在消磁的时刻才会有负电压。据此，405选择采样信号Samp_L作为输出，只要检测到负电压，即给出同步整流管开通信号。
[0039] 此处实施例以开通信号为低电平有效为例，也可以改变比较器输入端的接法，使得开通信号为高电平有效。
[0040] 实施例二
[0041] 如图5所示，为漏端负压采样保持电路的另一种结构。与实施例一相比，去掉了电容310，另外开关309和311的连接关系有所改动，其它部分与实施例一相同。开关309的一端接电阻308的一端，309的另一端不需再接电容，直接给出本次采样的电压值；开关311的一端越过开关503，直接接到电阻308的一端，311的另一端接电容312并给出上次采样并保存的电压值，311的控制端改接采样信号Samp_H的延时信号Samp_H2。Samp_H2仍然为窄脉冲，由外部的延时电路产生，只是时间上相对Samp_H延后。
[0042] Samp_H信号控制开关309采样出本次的电压值Vnow，等相邻负压负向比较电路及逻辑处理电路进行运算之后，才通过Samp_H2信号开通开关311将上次保存的电压值Vpre刷新。
[0043] 实施例三
[0044] 如图6所示，为漏端负压采样保持电路的另一种结构。去掉实施例一中的电阻308，添加第三开关601；所述第三开关601的一端接电容310的上极板，601的另一端接地，601的控制端接采样信号Samp_H3。采样信号Samp_H的部分信号Samp_H3先将电容310的电荷泄放掉，对电容进行初始化。部分信号Samp_H3的下降沿先于Samp_H的下降沿到来。Samp_H为高电平并且Samp_H3为低电平的时间段内，负压转换为电流，经过PMOS管304给电容310充电。此后，Samp_H变为低电平，反相信号Samp_L变为高电平，将开关311打开，刷新电容312上的电压。电容312的电容值仍然远小于电容310。
[0045] 如图7所示，为本发明同步整流管开通控制方法及电路的工作流程图。一旦检测到同步整流管漏端存在负电压，即产生窄脉冲采样信号。用此采样信号采样负电压值，并保存下来。采样在时序上先于保存，每次保存之前都会完成本次采样电压值与保存的上次采样电压值的比较。若本次采样的负电压值比上次低，则说明变换器系统工作在DCM模式，且存在低于0V的谐振波谷。此波谷会干扰同步整流管的正常开通，通过检测是否本次采样的负电压值比上次高，判断出正确的消磁开始时刻，给出同步整流管开通信号。若一直没有发生本次采样的负电压值比上次低，则说明变换器系统工作于DCM模式，但不存在低于0V的谐振波谷，或者变换器系统工作于CCM/BCM模式。这种情况下，一旦检测到负电压，即给出同步整流管开通信号。
[0046] 本发明的实施方式不限于此，根据上述内容，按照本领域的普通技术知识和惯用手段，在不脱离本发明上述根据单周期内同步整流管漏端负电压值减小的趋势来判断同步整流管何时开通的思想前提下，本发明的同步整流管开通控制方法和电路还有其它的实施方式；因此本发明还可以做出其它多种形式的修改、替换或变更，均落在本发明权利保护范围之内。
