本发明实施例提供一种用于检测FPCA和PCBA的信号输出方法及设备。该方法包括：所述单片机在输出时间段的每一预设周期的第一时间间隔内，控制所述第一输出端口和所述第三输出端口，分别输出第一电平信号和第二电平信号；所述单片机在所述每一预设周期的第二时间间隔内，控制所述第二输出端口和所述第四输出端口，分别输出所述第一电平信号和所述第二电平信号；所述单片机在所述每一预设周期的第三时间间隔内，控制所述第一输出端口和所述第三输出端口，分别输出所述第二电平信号和所述第一电平信号；所述单片机在所述每一预设周期的第四时间间隔内，控制所述第二输出端口和所述第四输出端口，分别输出所述第二电平信号和所述第一电平信号。本发明实施例为FPCA和PCBA提供了CLK波形信号，用于检测FPCA和PCBA的功能。
1.一种用于检测FPCA和PCBA的信号输出方法，其特征在于，所述方法应用于检测FPCA和PCBA的信号输出系统，所述系统包括单片机和FPCA；或，所述单片机和PCBA，所述单片机的第一输出端口和所述FPCA的第一时钟信号输入端口连接，或，所述单片机的第一输出端口和所述PCBA的第一时钟信号输入端口连接；所述单片机的第二输出端口和所述FPCA的第二时钟信号输入端口连接，或，所述单片机的第二输出端口和所述PCBA的第二时钟信号输入端口连接；所述单片机的第三输出端口和所述FPCA的第三时钟信号输入端口连接，或，所述单片机的第三输出端口和所述PCBA的第三时钟信号输入端口连接；所述单片机的第四输出端口和所述FPCA的第四时钟信号输入端口连接，或，所述单片机的第四输出端口和所述PCBA的第四时钟信号输入端口连接；所述方法包括：S1：定义全局变量guT0Cnt0，guT0Cnt1和guTdivCnt，并初始化guT0Cnt0，guT0Cnt1和guTdivCnt以及五个输出端口；所述guT0Cnt0用于处理第五输出端口前25us；所述guT0Cnt1用于处理第五输出端口按60HZ频率转换；所述guTdivCnt用于按1/4T，2/4T，3/4T分割周期，处理第一、二、三、四输出端口；
然后，初始化第一、二、三、四输出端口为低电平，第五输出端口为高电平；全局变量值设置0；
S2：发出指令DI关闭全局中断；设置触发周期T0为12.5us；
S4：判断时间是否达到12.5us即一个触发周期，是则进行guTdivCnt加1，否则进行步骤S9；
S5：判断guT0Cnt0是否小于3，是则进行guT0Cnt0加1，第五输出端口值不变，否则进行步骤S6；
S6：判断guT0Cnt0是否等于3，是则guTdivCnt加1，否则控制所述第二输出端口和所述第四输出端口，分别输出所述第一电平信号和所述第二电平信号；
S7：判断guTdivCnt是否等于5，是则进行步骤S8；否则进行步骤S9；
S8：判断guTdivCnt是否等于1，是则进行步骤S9；否则进行guTdivCnt加1；
S9：判断guTdivCnt是否等于13333，是则guTdivCnt为0，第五输出端口值不变，否则进行步骤S10；
S10：判断guTdivCnt是否等于1，是则控制所述第一输出端口和所述第三输出端口，分别输出第一电平信号和第二电平信号；否则进行步骤S11；
S11：判断guTdivCnt是否等于2，是则控制所述第二输出端口和所述第四输出端口，分别输出所述第二电平信号和所述第一电平信号；否则进行步骤S12；
S12：判断guTdivCnt是否等于3，是则控制所述第一输出端口和所述第三输出端口，分别输出第一电平信号和第二电平信号；否则进行步骤S13；
S13：判断guTdivCnt是否等于3，无论是否，都控制所述第一输出端口和所述第三输出端口，分别输出所述第二电平信号和所述第一电平信号；
所述单片机在输出时间段的每一预设周期的第一时间间隔内，控制所述第一输出端口和所述第三输出端口，分别输出第一电平信号和第二电平信号；
所述单片机在所述每一预设周期的第二时间间隔内，控制所述第二输出端口和所述第四输出端口，分别输出所述第一电平信号和所述第二电平信号；
所述单片机在所述每一预设周期的第三时间间隔内，控制所述第一输出端口和所述第三输出端口，分别输出所述第二电平信号和所述第一电平信号；
所述单片机在所述每一预设周期的第四时间间隔内，控制所述第二输出端口和所述第四输出端口，分别输出所述第二电平信号和所述第一电平信号；
所述单片机的第五输出端口和所述FPCA的起始信号输入端口连接，或，所述单片机的第五输出端口和所述PCBA的起始信号输入端口连接；所述方法还包括：在起始时间段内，控制所述第五输出端口输出所述第一电平信号；
在所述输出时间段内，控制所述第五输出端口输出所述第二电平信号；
所述第一电平信号为高电平信号；所述第二电平信号为低电平信号。；
所述第一时间间隔、所述第二时间间隔、所述第三时间间隔和所述第四时间间隔相等。
2.一种用于检测FPCA和PCBA的信号输出设备，其特征在于，应用于检测FPCA和PCBA的信号输出系统，所述系统包括所述信号输出设备和FPCA；或，所述信号输出设备和PCBA，所述信号输出设备的第一输出端口和所述FPCA的第一时钟信号输入端口连接，或，所述信号输出设备的第一输出端口和所述PCBA的第一时钟信号输入端口连接；所述信号输出设备的第二输出端口和所述FPCA的第二时钟信号输入端口连接，或，所述信号输出设备的第二输出端口和所述PCBA的第二时钟信号输入端口连接；所述信号输出设备的第三输出端口和所述FPCA的第三时钟信号输入端口连接，或，所述信号输出设备的第三输出端口和所述PCBA的第三时钟信号输入端口连接；所述信号输出设备的第四输出端口和所述FPCA的第四时钟信号输入端口连接，或，所述信号输出设备的第四输出端口和所述PCBA的第四时钟信号输入端口连接；所述信号输出设备包括：第一处理模块，用于在输出时间段的每一预设周期的第一时间间隔内，控制所述第一输出端口和所述第三输出端口，分别输出第一电平信号和第二电平信号；
第二处理模块，用于在所述每一预设周期的第二时间间隔内，控制所述第二输出端口和所述第四输出端口，分别输出所述第一电平信号和所述第二电平信号；
第三处理模块，用于在所述每一预设周期的第三时间间隔内，控制所述第一输出端口和所述第三输出端口，分别输出所述第二电平信号和所述第一电平信号；
第四处理模块，用于在所述每一预设周期的第四时间间隔内，控制所述第二输出端口和所述第四输出端口，分别输出所述第二电平信号和所述第一电平信号。
3.根据权利要求2所述的设备，其特征在于，所述系统中，所述信号输出设备的第五输出端口和所述FPCA的起始信号输入端口连接，或，所述信号输出设备的第五输出端口和所述PCBA的起始信号输入端口连接；所述设备，还包括：第五处理模块，用于：在起始时间段内，控制所述第五输出端口输出所述第一电平信号；
在所述输出时间段内，控制所述第五输出端口输出所述第二电平信号。
4.根据权利要求2或3所述的设备，其特征在于，所述第一电平信号为高电平信号；所述第二电平信号为低电平信号；或，所述第一电平信号为低电平信号；所述第二电平信号为高电平信号。
用于检测FPCA和PCBA的信号输出方法及设备
技术领域
[0001] 本发明实施例涉及设备检测技术领域，尤其涉及一种用于检测FPCA和PCBA的信号输出方法及设备。
背景技术
[0002] 印刷线路板组件(Printed Circuit Board Assembly，PCBA)是电子设备必不可少的供电模块。由于电子设备(如智能手机和平板电脑等产品)更轻、更薄的要求，目前很多电子设备的液晶模组中PCBA已经被柔性电路板组件(Printed Circuit Board Assembly，简称FPCA)所代替。由于FPCA的柔性、轻薄、易变形等特点，给表面贴装技术(Surface Mount Technology，简称SMT)过程带来了一定的困难，设备的误差、人员操作等对FPCA的功能均有影响，因而不能保证所有SMT后的产品都是良品。FPCA由于其本身的制程限制，在元器件和IC引脚间等无法涂覆阻焊油墨，易发生连焊、虚焊等外观检查无法检出的不良。因此，为了保证出货的FPCA品质得到保证，在生产的末端增加功能测试尤为必要。特别是在薄膜晶体管液晶显示器(thin film transistor-liquid crystal display，简称TFT-LCD)领域，FPCA的功能测试尤为重要，不仅要提供稳定的电压，还要保证画面的正常显示，任何的瑕疵对于显示领域都是无法接受的。因此，为了保证显示正常、生产中不造成浪费，引入PCBA、FPCA的功能测试格外重要。
[0003] 在实现本发明的过程中，发明人发现，现有技术中在未完成(Chip on Glass，简称COG)Bonding封装前，GOA驱动电路输入FPCA的时钟(Clock，简称CLK)波形信号无法产生。
发明内容
[0004] 本发明实施例提供一种用于检测FPCA和PCBA的信号输出方法及设备，用于解决现有技术中输入FPCA的时钟波形信号无法产生的技术问题。
[0005] 第一方面，本发明实施例提供一种用于检测FPCA和PCBA的信号输出方法，包括：
[0006] 所述单片机在输出时间段的每一预设周期的第一时间间隔内，控制所述第一输出端口和所述第三输出端口，分别输出第一电平信号和第二电平信号；
[0007] 所述单片机在所述每一预设周期的第二时间间隔内，控制所述第二输出端口和所述第四输出端口，分别输出所述第一电平信号和所述第二电平信号；
[0008] 所述单片机在所述每一预设周期的第三时间间隔内，控制所述第一输出端口和所述第三输出端口，分别输出所述第二电平信号和所述第一电平信号；
[0009] 所述单片机在所述每一预设周期的第四时间间隔内，控制所述第二输出端口和所述第四输出端口，分别输出所述第二电平信号和所述第一电平信号。
[0010] 第二方面，本发明实施例提供一种用于检测FPCA和PCBA的信号输出设备，包括：
[0011] 第一处理模块，用于在输出时间段的每一预设周期的第一时间间隔内，控制所述第一输出端口和所述第三输出端口，分别输出第一电平信号和第二电平信号；
[0012] 第二处理模块，用于在所述每一预设周期的第二时间间隔内，控制所述第二输出端口和所述第四输出端口，分别输出所述第一电平信号和所述第二电平信号；
[0013] 第三处理模块，用于在所述每一预设周期的第三时间间隔内，控制所述第一输出端口和所述第三输出端口，分别输出所述第二电平信号和所述第一电平信号；
[0014] 第四处理模块，用于在所述每一预设周期的第四时间间隔内，控制所述第二输出端口和所述第四输出端口，分别输出所述第二电平信号和所述第一电平信号。
[0015] 本发明实施例提供的用于检测FPCA和PCBA的信号输出方法及设备，单片机在输出时间段的每一预设周期的第一时间间隔内，控制所述第一输出端口和所述第三输出端口，分别输出第一电平信号和第二电平信号；在所述每一预设周期的第二时间间隔内，控制所述第二输出端口和所述第四输出端口，分别输出所述第一电平信号和所述第二电平信号；在所述每一预设周期的第三时间间隔内，控制所述第一输出端口和所述第三输出端口，分别输出所述第二电平信号和所述第一电平信号；在所述每一预设周期的第四时间间隔内，控制所述第二输出端口和所述第四输出端口，分别输出所述第二电平信号和所述第一电平信号，为FPCA和PCBA提供了CLK波形信号，用于检测FPCA和PCBA的功能。
附图说明
[0016] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0017] 图1为本发明提供的检测FPCA和PCBA的信号输出系统的示意图；
[0018] 图2为现有的产品连接示意图；
[0019] 图3为图2所示的FPC输出的波形信号示意图；
[0020] 图4为本发明提供的用于检测FPCA和PCBA的信号输出方法实施例一的流程示意图；
[0021] 图5为图4所示方法的软件流程示意图。
[0022] 图6为本发明提供的用于检测FPCA和PCBA的信号输出设备实施例的结构图。
具体实施方式
[0023] 为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0024] 本发明实施例的方法应用于检测FPCA和PCBA的信号输出系统，为了检测FPCA和PCBA的功能，即FPCA和PCBA输出的CLK波形信号，必须克服的一个难点是，需要提供波形信号输入，但由于此波形信号不允许在FPCA上通过电阻或电容亦无法从外界飞针输入，因此，在未完成COG Bonding封装前，输入FPCA的CLK波形信号无法产生。
[0025] 图2为现有的产品连接示意图。图3为图2所示的FPC输出的波形信号示意图。如图2所示，提供了现有的产品中的连接示意图，在基于阵列基板行驱动电路(Gate Driver on Array，简称GOA)的产品中，取消了栅极驱动电路(Gate IC)，将其功能在玻璃基板(Glass)上实现，导致整个模组的Source IC工作过程发生了一些变化。图2中(1)为驱动电路输出的信号，(2)为经过FPC的电平转换之后的信号，如图3所示，STV1为电平转换之后的起始信号，CLK1、CLK2、CLK1B、CLK2B分别为电平转换之后的时钟信号。由于FPCA Bonding区域本身很薄，金手指也不如PCBA金手指区域硬度大，测试对其造成形变不利于FOG Bonding，因此，测试时需要在FPCA Bonding之前，但是图2中给出了Bonding之后的信号输出，因此本发明实施例是针对FPCA Bonding之前，产生输入FPCA的CLK波形信号。
[0026] 本发明实施例的方法应用于检测FPCA和PCBA的信号输出系统，所述系统包括单片机和FPCA；或，所述单片机和PCBA，如图1所示，所述单片机的第一输出端口1和所述FPCA的第一时钟信号输入端口c1连接，或，所述单片机的第一输出端口和所述PCBA的第一时钟信号输入端口连接；所述单片机的第二输出端口2和所述FPCA的第二时钟信号输入端口c2连接，或，所述单片机的第二输出端口和所述PCBA的第二时钟信号输入端口连接；所述单片机的第三输出端口3和所述FPCA的第三时钟信号输入端口c3连接，或，所述单片机的第三输出端口和所述PCBA的第三时钟信号输入端口连接；所述单片机的第四输出端口4和所述FPCA的第四时钟信号输入端口c4连接，或，所述单片机的第四输出端口和所述PCBA的第四时钟信号输入端口连接；所述单片机的第五输出端口5和所述FPCA的起始信号输入端口s1连接，或，所述单片机的第五输出端口和所述PCBA的起始信号输入端口连接。
[0027] 以下实施例中仅以FPCA为例进行说明。
[0028] 图1为本发明提供的用于检测FPCA和PCBA的信号输出方法实施例一的流程示意图。如图1、图2所示，本实施例的方法可以包括：
[0029] 步骤401、单片机在输出时间段的每一预设周期的第一时间间隔内，控制第一输出端口和第三输出端口，分别输出第一电平信号和第二电平信号；
[0030] 步骤402、单片机在所述每一预设周期的第二时间间隔内，控制第二输出端口和第四输出端口，分别输出所述第一电平信号和所述第二电平信号；
[0031] 步骤403、单片机在所述每一预设周期的第三时间间隔内，控制所述第一输出端口和所述第三输出端口，分别输出所述第二电平信号和所述第一电平信号；
[0032] 步骤404、单片机在所述每一预设周期的第四时间间隔内，控制所述第二输出端口和所述第四输出端口，分别输出所述第二电平信号和所述第一电平信号。
[0033] 具体的，如图1所示，单片机的输出端口和FPCA的时钟信号输入端口一一对应连接。
[0034] 本发明实施例中用单片机实现FPCA的CLK信号波形输入，并通过FPCA测试治具提供给FPCA，形成回路。通过FPCA后，电平转换(Level shift)之后的CLK信号波形便产生了，如图3所示，即为经过FPCA输出的CLK信号波形。在本发明实施例中，电平转换之后的CLK信号波形的检测，通过测试治具实现。
[0035] 首先，单片机在输出时间段的每一预设周期的第一时间间隔内，控制第一输出端口和第三输出端口，分别输出第一电平信号和第二电平信号，相应的FPCA的第一时钟信号输入端口和第三时钟信号输入端口分别接收第一电平信号和第二电平信号；
[0036] 所述单片机在所述每一预设周期的第二时间间隔内，控制第二时钟信号输出端口和第四时钟信号输出端口，分别输出所述第一电平信号和所述第二电平信号，相应的FPCA的第二时钟信号输入端口和第四时钟信号输入端口分别接收第一电平信号和第二电平信号；
[0037] 所述单片机在所述每一预设周期的第三时间间隔内，控制所述第一时钟信号输出端口和所述第三时钟信号输出端口，分别输出所述第二电平信号和所述第一电平信号，相应的FPCA的第一时钟信号输入端口和第三时钟信号输入端口分别接收第二电平信号和第一电平信号；
[0038] 所述单片机在所述每一预设周期的第四时间间隔内，控制所述第二时钟信号输出端口和所述第四时钟信号输出端口，分别输出所述第二电平信号和所述第一电平信号，相应的FPCA的第二时钟信号输入端口和第四时钟信号输入端口分别接收第二电平信号和第一电平信号。
[0039] 其中，第一电平信号为高电平信号；第二电平信号为低电平信号。
[0040] 上述四个时间间隔可以相等，即可以将一个预设周期分为四个相等的时间间隔。
[0041] 例如，在每一预设周期的第1个1/4周期内，控制第一输出端口和第三输出端口，分别输出高电平信号和低电平信号；同时第二输出端口和第四输出端口输出的信号保持前一周期的第4个1/4周期输出的信号电平；
[0042] 在每一预设周期的第2个1/4周期内，控制第二输出端口和第四输出端口，分别输出高电平信号和低电平信号；同时第一输出端口和第三输出端口输出的信号保持第1个1/4周期输出的信号电平；
[0043] 在每一预设周期的第3个1/4周期内，控制第一输出端口和第三输出端口，分别输出低电平信号和高电平信号；同时第二输出端口和第四输出端口输出的信号保持第3个1/4周期输出的信号电平；
[0044] 在每一预设周期的第4个1/4周期内，控制第二输出端口和第四输出端口，分别输出低电平信号和高电平信号；同时第一输出端口和第三输出端口输出的信号保持第3个1/4周期输出的信号电平。
[0045] 在执行本发明实施例的方法之前，可以初始化第一-第四输出端口的电平为低电平，第五输出端口为高电平。
[0046] 第一输出端口、第二输出端口、第三输出端口和第四输出端口输出的信号依次向后推迟1/4相位。
[0047] 可选的，所述方法还包括：
[0048] 在起始时间段内，控制所述第五输出端口输出所述第一电平信号；
[0049] 在所述输出时间段内，控制所述第五输出端口输出所述第二电平信号。
[0050] 具体的，在输出时间段之前的初始时间段，控制第五输出端口输出所述第一电平信号，相应的，FPCA的起始信号输入端口接收第一电平信号；
[0051] 在输出时间段，控制所述第五输出端口输出所述第二电平信号，相应的，FPCA的起始信号输入端口接收第二电平信号。
[0052] 本发明实施例中输出的波形信号与图3所示的波形信号类似。
[0053] 本实施例提供的方法中，单片机在输出时间段的每一预设周期的第一时间间隔内，控制所述第一输出端口和所述第三输出端口，分别输出第一电平信号和第二电平信号；在所述每一预设周期的第二时间间隔内，控制所述第二输出端口和所述第四输出端口，分别输出所述第一电平信号和所述第二电平信号；在所述每一预设周期的第三时间间隔内，控制所述第一输出端口和所述第三输出端口，分别输出所述第二电平信号和所述第一电平信号；在所述每一预设周期的第四时间间隔内，控制所述第二输出端口和所述第四输出端口，分别输出所述第二电平信号和所述第一电平信号，为FPCA和PCBA提供了CLK波形信号，用于检测FPCA和PCBA的功能。
[0054] 对FPCA经过电平转换后的输出波形信号进行测试的过程如下：
[0055] 测试机准备：测试机可以采用FPC厂家自制的测试治具，FPC的金手指一侧要通过假压的方式连接，代替COG Bonding。按照当前金手指的尺寸，Pitch值(即两个金手指之间的宽度)在0.11mm，金手指尺寸在0.07mm，无法实现下针，只能通过假压的方式实现。此时测试机台需要配备电荷耦合元件(Charge-coupled Device，简称CCD)放大，实现对位精准，否则影响测试效果；同时为了检测方便需要配备一台电脑显示器，以便检查员能够很容易看到对位情况，确保对位准确性，从而减少测试误差。
[0056] 对位显示要求：CCD主要用于把图像像素转换成数字信号，传输到显示器上；CCD影像以一个角为放大视觉窗口，调试清晰，视频显示无杂物，刮花现象。
[0057] 测试治具与单片机通过排线连接。
[0058] 测试流程如下：
[0059] 步骤一、在柔性电路板FPC进行SMT之后形成基本电学断路(此时没有玻璃(glass)负载)，只有驱动电路IC输出信号没有电学回路无法进行相关检测。之前的测试是只进行线路通断检测和X线检测，只能保证线路通断无法保证信号完整性。
[0060] 步骤二、将FPCA放到任意可固定的平台(如前述的测试机台)上，将所需测试信号通过测试点与单片机输出端口相连。
[0061] 步骤三：根据FPCA工作需求启动信号源，此时FPCA上的芯片具有信号输出能力。同时启动单片机，产生检测验证标准信号。
[0062] 步骤四：单片机的IO口接收FPCA发出信号，进行校验。根据幅值、相位、频率等进行信号完整性校验。
[0063] 步骤五：校验结果输出，进行FPCA筛选的工艺流程。
[0064] 图5为图4所示方法的软件流程示意图。在上述实施例的基础上，在实际应用中，上述方法步骤具体可以通过单片机中如图5所示的程序流程实现，首先，定义单片机的4个输出频率为20KHZ的输出端口P10,P11,P12,P13(对应图1中前4个输出端口)；定义输出频率60HZ的输出端口P20(对应图1中第5个输入端口)；定义全局变量guT0Cnt0用于处理P20端口前25us；定义全局变量guT0Cnt1用于处理P20端口按60HZ频率转换；定义全局变量guTdivCnt用于按1/4T,2/4T,3/4T分割周期，处理P10～P13.
[0065] 然后，初始化输出端口P10～P13为低电平，P20为高电平；全局变量值设置0。
[0066] 然后，设置T0触发周期为12.5us，方法如下：晶振频率为16MHZ，设置定时器T0的时钟1/8us，设置定时器数据计数器T0DR的值＝12.5us/(1/8us)＝100。
[0067] 其中，DI为关闭全局中断的指令，即中断不可用使能。
[0068] EI为打开全局中断的指令，即中断可用使能。
[0069] 然后，每12.5us，T0触发一次，guTdivCnt加一次；
[0070] 上电前25us，P20输出不变；上电25us后，P20输出0；
[0071] 每隔50us，guTdivCnt重置成1；其中，guTdivCnt值的变化过程为从1到4再到1，以此类推；
[0072] 第一个1/4周期，P10输出高电平，P12输出低电平；
[0073] 第二个1/4周期，P11输出高电平，P13输出低电平；
[0074] 第三个1/4周期，P10输出低电平，P12输出高电平；
[0075] 第四个1/4周期，P11输出低电平，P13输出高电平.
[0076] 在上述实施例的基础上，进一步的，用于检测FPCA和PCBA的信号输出方法中是使用的单片机，可以采用如下实施例中描述的单片机。
[0077] 单片机各功能的运行都是以时钟频率为基础的，有条不紊的进行工作。因而时钟频率直接影响单片机的速度，单片机中电路的连接也直接影响单片机系统的稳定性。常用的时钟电路方式有两种：一种是内部时钟方式，一种是外部时钟方式，本实施例可以采用内部时钟方式，外接晶振。时钟电路由片外晶体、微调电容和单片机的内部电路组成。选取频率为12MHz的晶振，微调电容可以为陶瓷电容。
[0078] 单片机的4个输出频率为20KHZ的输出端口，若接示波器可通过示波器来观察波形是一个方波。
[0079] 时钟电路：单片机内部有一个用于构成振荡器的高增益反向放大器，引脚XTAL1和XTAL2分别是此放大器的输入端和输出端。这个放大器与作为反馈原件的片外晶体和陶瓷谐振器构成一个自激励振荡器。外接晶体以及电容C1和C2构成并联谐振电路，接在放大器的反馈电路中。(晶体可在1.2MHz～12MHz之间选择，电容C1和C2的典型值在20pF～100pF之间)
[0080] 复位电路：单片机的复位电路是采取按键复位的电路，复位引脚RST为单片机提供了初始化的手段。当单片机的ALE和PSEN两个引脚输出高电平，RST引脚低电平到时，单片机复位。
[0081] 图6为本发明提供的用于检测FPCA和PCBA的信号输出设备实施例的结构图，如图6所示，本实施例的信号输出设备应用于检测FPCA和PCBA的信号输出系统，所述系统包括所述信号输出设备和FPCA；或，所述信号输出设备和PCBA，所述信号输出设备的第一输出端口和所述FPCA的第一时钟信号输入端口连接，或，所述信号输出设备的第一输出端口和所述PCBA的第一时钟信号输入端口连接；所述信号输出设备的第二输出端口和所述FPCA的第二时钟信号输入端口连接，或，所述信号输出设备的第二输出端口和所述PCBA的第二时钟信号输入端口连接；所述信号输出设备的第三输出端口和所述FPCA的第三时钟信号输入端口连接，或，所述信号输出设备的第三输出端口和所述PCBA的第三时钟信号输入端口连接；所述信号输出设备的第四输出端口和所述FPCA的第四时钟信号输入端口连接，或，所述信号输出设备的第四输出端口和所述PCBA的第四时钟信号输入端口连接；所述信号输出设备可以包括：
[0082] 第一处理模块61，用于在输出时间段的每一预设周期的第一时间间隔内，控制所述第一输出端口和所述第三输出端口，分别输出第一电平信号和第二电平信号；
[0083] 第二处理模块62，用于在所述每一预设周期的第二时间间隔内，控制所述第二输出端口和所述第四输出端口，分别输出所述第一电平信号和所述第二电平信号；
[0084] 第三处理模块63，用于在所述每一预设周期的第三时间间隔内，控制所述第一输出端口和所述第三输出端口，分别输出所述第二电平信号和所述第一电平信号；
[0085] 第四处理模块64，用于在所述每一预设周期的第四时间间隔内，控制所述第二输出端口和所述第四输出端口，分别输出所述第二电平信号和所述第一电平信号。
[0086] 进一步的，所述系统中，所述信号输出设备的第五输出端口和所述FPCA的起始信号输入端口连接，或，所述信号输出设备的第五输出端口和所述PCBA的起始信号输入端口连接；
[0087] 还包括：第五处理模块，用于：
[0088] 在起始时间段内，控制所述第五输出端口输出所述第一电平信号；
[0089] 在所述输出时间段内，控制所述第五输出端口输出所述第二电平信号。
[0090] 可选的，所述第一电平信号为高电平信号；所述第二电平信号为低电平信号。
[0091] 可选的，所述第一时间间隔、所述第二时间间隔、所述第三时间间隔和所述第四时间间隔相等。
[0092] 本实施例的装置，可以用于执行上述方法实施例的技术方案，其实现原理和技术效果类似，此处不再赘述。
[0093] 本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
[0094] 最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
