显示面板驱动装置转让专利
申请号 : CN201710729475.8
文献号 : CN107507584B
文献日 : 2019-05-10
发明人 : 王明良
申请人 : 惠科股份有限公司 , 重庆惠科金渝光电科技有限公司
摘要 :
权利要求 :
1.一种显示面板驱动装置,其特征在于,包括:
一控制单元;其中,所述控制单元包括:
多个第一驱动芯片,与一显示面板电性连接;以及
多个第二驱动芯片,与所述显示面板电性连接,其中每一所述第二驱动芯片连接一端口;
时序控制器,包括多个数据输出接口与时序输出接口,所述时序控制器分别与该些第一驱动芯片及该些第二驱动芯片电性连接,并用以驱动与传递该些第二驱动芯片所传递的信息;以及电路板,包括多个数据输入接口与多个时序输入接口,所述多个数据输入接口与多个时序输入接口电性耦接源极驱动电路;
其中,所述多个数据输入接口数量大于所述多个数据输出接口的数量,每一个所述数据输出接口电性耦接一条以上的所述数据输入接口,所述多个时序输入接口电性耦接所述时序输出接口;所述源极驱动电路包括多组源极覆晶薄膜,每一组配置有数据传输触发线路,所述数据传输触发线路相互电性耦接;所述数据传输触发线路电性耦接至所述时序控制器,所述时序控制器控制所述数据传输触发线路之间的通路与断路;所述时序控制器包括模式信号接口,通过所述电路板的线路而电性耦接至栅极驱动电路,所述时序控制器通过所述模式信号接口输出模式信号,令栅极驱动电路切换于单线扫描模式与多线扫描模式之间;所述多线扫描模式为双线扫描模式或三线扫描模式;所述电路板连接至显示基板,其中,所述栅极驱动电路运行所述多线扫描模式;所述端口用以电性耦接所述时序控制单元,所述端口具有多组信息信号及至少1对频率信号;所述端口包括多条相邻可传递数据传输触发信号的电路线及至少1条可传递栅极的双模式控制信号的电路线;所述端口为一微型低电压差分信号;所述传递栅极的双模式控制信号的电路线传递数据对短接后为一高电压。
2.如权利要求1所述显示面板驱动装置,其特征在于,所述多个数据输入接口为所述多个数据输出接口的n倍,每一个所述数据输出接口电性耦接n条的所述数据输入接口,其中n为正整数。
3.如权利要求2所述显示面板驱动装置,其特征在于,所述多个数据输出接口为m个,第j条所述数据输入接口连接至第i条所述数据输出接口,其中,i为j除以m的余数,i,j,m为正整数。
4.一种显示面板驱动装置,其特征在于,包括:
一控制单元;其中,所述控制单元包括:
多个第一驱动芯片,与一显示面板电性连接;以及
多个第二驱动芯片,与所述显示面板电性连接,其中每一所述第二驱动芯片连接一端口;
时序控制器,包括多个数据输出接口与时序输出接口,所述时序控制器分别与该些第一驱动芯片及该些第二驱动芯片电性连接,并用以驱动与传递该些第二驱动芯片所传递的信息;以及电路板,包括多个数据输入接口与多个时序输入接口,所述多个数据输入接口与多个时序输入接口电性耦接源极驱动电路;
其中,所述多个数据输入接口数量大于所述多个数据输出接口的数量,每一个所述数据输出接口电性耦接一条以上的所述数据输入接口,所述多个时序输入接口电性耦接所述时序输出接口;
其中,所述多个数据输入接口为所述多个数据输出接口的n倍,每一个所述数据输出接口电性耦接n条的所述数据输入接口,其中n为正整数;所述多个数据输出接口为m个,第j条所述数据输入接口连接至第i条所述数据输出接口,其中,i为j除以m的余数,i,j,m为正整数;
其中,所述源极驱动电路包括多组源极覆晶薄膜,每一组配置有数据传输触发线路,所述数据传输触发线路相互电性耦接;
其中,所述数据传输触发线路电性耦接至所述时序控制器,所述时序控制器控制所述数据传输触发线路之间的通路与断路;
其中,所述时序控制器包括模式信号接口,通过所述电路板的线路而电性耦接至栅极驱动电路,所述时序控制器通过所述模式信号接口输出模式信号,令栅极驱动电路切换于单线扫描模式与多线扫描模式之间;所述多线扫描模式为双线扫描模式或三线扫描模式;
所述电路板连接至显示基板,其中,所述栅极驱动电路运行所述多线扫描模式;
其中,所述端口用以电性耦接所述时序控制单元,所述端口具有多组信息信号及至少1对频率信号;所述端口包括多条相邻可传递数据传输触发信号的电路线及至少1条可传递栅极的双模式控制信号的电路线;所述端口为一微型低电压差分信号;所述传递栅极的双模式控制信号的电路线传递数据对短接后为一高电压。
说明书 :
显示面板驱动装置
技术领域
背景技术
摄录放影机、笔记本电脑、桌上型显示器及各种投影设备上。
依据源极驱动电路提供的数据讯号,显示数据画面。
Circuit Board Assembly,PCBA)的设计,进而显示超高清(Ultra High Definition,UD)的
屏幕,但是不可避免的超高清(Ultra High Definition,UD)的组件会有一些消耗测试品需
要使用最便宜的方案进行点亮,如果继续使用现有的超高清(Ultra High Definition,UD)
方案成本就会较高。
发明内容
的整合式系统单芯片的成本大大降低,因而提升整体产品质量。
第二驱动芯片连接一端口;时序控制器,包括多个数据输出接口与时序输出接口,所述时序
控制器分别与该些第一驱动芯片及该些第二驱动芯片电性连接,并用以驱动与传递该些第
二驱动芯片所传递的信息;以及电路板,包括多个数据输入接口与多个时序输入接口,所述
多个数据输入接口与多个时序输入接口电性耦接源极驱动电路;其中,所述多个数据输入
接口数量大于所述多个数据输出接口的数量,每一个所述数据输出接口电性耦接一条以上
的所述数据输入接口,所述多个时序输入接口电性耦接所述时序输出接口;所述源极驱动
电路包括多组源极覆晶薄膜,每一组配置有数据传输触发线路,所述数据传输触发线路相
互电性耦接;所述数据传输触发线路电性耦接至所述时序控制器,所述时序控制器控制所
述数据传输触发线路之间的通路与断路;所述时序控制器包括模式信号接口,通过所述电
路板的线路而电性耦接至栅极驱动电路,所述时序控制器通过所述模式信号接口输出模式
信号,令栅极驱动电路切换于单线扫描模式与多线扫描模式之间;所述多线扫描模式为双
线扫描模式或三线扫描模式;所述电路板连接至显示基板,其中,所述栅极驱动电路运行所
述多线扫描模式;所述端口用以电性耦接所述时序控制单元,所述端口具有多组信息信号
及至少1对频率信号;所述端口包括多条相邻可传递数据传输触发信号的电路线及至少1条
可传递栅极的双模式控制信号的电路线;所述端口为一微型低电压差分信号;所述传递栅
极的双模式控制信号的电路线传递数据对短接后为一高电压。
路线,其中所述时序控制器用以驱动与传递该些第二驱动芯片所传递的信息;以及通过所
述端口,分别连接该些第二驱动芯片及所述时序控制器。
令栅极驱动电路切换于单线扫描模式与多线扫描模式之间;所述多线扫描模式为双线扫描
模式或三线扫描模式;所述电路板连接至显示基板,其中,所述栅极驱动电路运行所述多线
扫描模式。
路线及至少1条可传递栅极的双模式控制信号的电路线。
制器上左右各一组多条电路线及至少1条频率讯号线,来对接该些第二驱动芯片给予传递
信息,进行信息匹配,进而达到信息复制的功能。
面板电性连接,其中每一所述第二驱动芯片连接一端口;时序控制器,包括多个数据输出接
口与时序输出接口,所述时序控制器分别与该些第一驱动芯片及该些第二驱动芯片电性连
接,并用以驱动与传递该些第二驱动芯片所传递的信息;以及电路板,包括多个数据输入接
口与多个时序输入接口,所述多个数据输入接口与多个时序输入接口电性耦接源极驱动电
路;其中,所述多个数据输入接口数量大于所述多个数据输出接口的数量,每一个所述数据
输出接口电性耦接一条以上的所述数据输入接口,所述多个时序输入接口电性耦接所述时
序输出接口;所述多个数据输入接口为所述多个数据输出接口的n倍,每一个所述数据输出
接口电性耦接n条的所述数据输入接口,其中n为正整数;所述多个数据输出接口为m个,第j
条所述数据输入接口连接至第i条所述数据输出接口,其中,i为j除以m的余数,i,j,m为正整数;所述源极驱动电路包括多组源极覆晶薄膜,每一组配置有数据传输触发线路,所述数
据传输触发线路相互电性耦接;所述数据传输触发线路电性耦接至所述时序控制器,所述
时序控制器控制所述数据传输触发线路之间的通路与断路;所述时序控制器包括模式信号
接口,通过所述电路板的线路而电性耦接至栅极驱动电路,所述时序控制器通过所述模式
信号接口输出模式信号,令栅极驱动电路切换于单线扫描模式与多线扫描模式之间;所述
多线扫描模式为双线扫描模式或三线扫描模式;所述电路板连接至显示基板;所述栅极驱
动电路运行所述多线扫描模式;其中,所述端口用以电性耦接所述时序控制单元,所述端口
具有多组信息信号及至少1对频率信号;所述端口包括多条相邻可传递数据传输触发信号
的电路线及至少1条可传递栅极的双模式控制信号的电路线;所述端口为一微型低电压差
分信号;所述传递栅极的双模式控制信号的电路线传递数据对短接后为一高电压;其中所
述多个第二驱动芯片为一对称设计。
附图说明
具体实施方式
限制本发明。
任意示出的,但是本发明不限于此。
特征及其功效,详细说明如后。
(color filter,CF)基板与形成于两基板之间的液晶层,显示面板亦或为OLED(Organic
Light-Emitting Diode)面板,或QLED(Quantum Dots Light-Emitting Diode)面板。
由多条资料线D1、D2...Dn以及多条扫描线G1、G2...Gm所控制及驱动。每一条数据线的数据
讯号是由一数据驱动芯片30所提供以及每一条栅极线的栅极讯号系由一栅极驱动芯片40
所提供。
显示面板驱动装置110包括:一控制单元120;其中,所述控制单元120包括:多个第一驱动芯片150,与一显示面板155电性连接;以及多个第二驱动芯片130,与所述显示面板155电性连
接,其中每一所述第二驱动芯片130连接一端口112、122;以及一时序控制器160,分别与该
些第二驱动芯片130及该些第一驱动芯片150电性连接,并用以驱动与传递该些第二驱动芯
片130所传递的信息;其中所述控制单元120为一对称设计。
中每一所述第二驱动芯片130连接一端口122;时序控制器160,包括多个数据输出接口与时
序输出接口,所述时序控制器160分别与该些第一驱动芯片150及该些第二驱动芯片130电
性连接,并用以驱动与传递该些第二驱动芯片130所传递的信息;以及电路板170,包括多个
数据输入接口与多个时序输入接口,所述多个数据输入接口与多个时序输入接口电性耦接
源极驱动电路;其中,所述多个数据输入接口数量大于所述多个数据输出接口的数量,每一
个所述数据输出接口电性耦接一条以上的所述数据输入接口,所述多个时序输入接口电性
耦接所述时序输出接口。
令栅极驱动电路切换于单线扫描模式与多线扫描模式之间。
格,其中,所述栅极驱动电路运行所述多线扫描模式。
时序控制器驱动全高清(FHD)显示面板。
动芯片130连接一端口112;以及一时序控制器160,包括多个数据输出接口与时序输出接
口,所述时序控制器160分别与该些第一驱动芯片150及该些第二驱动芯片130电性连接,并
用以驱动与传递该些第二驱动芯片130所传递的信息;以及电路板170,包括多个数据输入
接口与多个时序输入接口,所述多个数据输入接口与多个时序输入接口电性耦接源极驱动
电路;其中,所述多个数据输入接口数量大于所述多个数据输出接口的数量,每一个所述数
据输出接口电性耦接一条以上的所述数据输入接口,所述多个时序输入接口电性耦接所述
时序输出接口。
令栅极驱动电路切换于单线扫描模式与多线扫描模式之间。
格,其中,所述栅极驱动电路运行所述多线扫描模式。
时序控制器驱动全高清(FHD)显示面板。其中,显示面板可例如为LCD显示面板、OLED显示面
板、QLED显示面板、曲面显示面板或其他显示面板。
单元120的端口122上原本的R1、R2对应短接。
述第二驱动芯片130连接一端口112、122;一时序控制器160,包括多个数据输出接口与时序
输出接口,所述时序控制器160分别与该些第一驱动芯片150及该些第二驱动芯片130电性
连接,并用以驱动与传递该些第二驱动芯片130所传递的信息;以及电路板170,包括多个数
据输入接口与多个时序输入接口,所述多个数据输入接口与多个时序输入接口电性耦接源
极驱动电路;其中,所述多个数据输入接口数量大于所述多个数据输出接口的数量,每一个
所述数据输出接口电性耦接一条以上的所述数据输入接口,所述多个时序输入接口电性耦
接所述时序输出接口;所述多个数据输入接口为所述多个数据输出接口的n倍,每一个所述
数据输出接口电性耦接n条的所述数据输入接口,其中n为正整数;所述多个数据输出接口
为m个,第j条所述数据输入接口连接至第i条所述数据输出接口,其中,i为j除以m的余数,
i,j,m为正整数;所述源极驱动电路包括多组源极覆晶薄膜,每一组配置有数据传输触发线路,所述数据传输触发线路相互电性耦接;所述数据传输触发线路电性耦接至所述时序控
制器160,所述时序控制器160控制所述数据传输触发线路之间的通路与断路;所述时序控
制器160包括模式信号接口,通过所述电路板170的线路而电性耦接至栅极驱动电路,所述
时序控制器160通过所述模式信号接口输出模式信号,令栅极驱动电路切换于单线扫描模
式与多线扫描模式之间;所述多线扫描模式为双线扫描模式或三线扫描模式;所述电路板
170连接至显示基板155;所述栅极驱动电路运行所述多线扫描模式;其中所述多个第二驱
动芯片130为一对称设计。
第二驱动芯片131~136连接一端口122;通过一时序控制器160设置多条电路线,其中所述
时序控制器160用以驱动与传递该些第二驱动芯片131~136所需的信息;以及通过所述端
口122,分别连接该些第二驱动芯片131~136及所述时序控制器160。
述时序控制器160上右边一组多条电路线R3及至少1条频率讯号线,来对接该些第二驱动芯
片131~136给予传递信息,进行信息匹配,进而达到信息复制的功能。
线31。
二驱动芯片131~136连接一端口112;通过一时序控制器160设置多条电路线,其中所述时
序控制器160用以驱动与传递该些第二驱动芯片131~136所需的信息;以及通过所述端口
112,分别连接该些第二驱动芯片131~136及所述时序控制器160。
序控制器160上左边一组多条电路线L3及至少1条频率讯号线,来对接该些第二驱动芯片
130给予传递信息,进行信息匹配,进而达到信息复制的功能。
路线(图未示)。
口。
驱动芯片130,其中所述第二驱动芯片130连接一端口112、122;通过一时序控制器160设置
多条电路线,其中所述时序控制器160用以驱动与传递该些第二驱动芯片130所传递的信
息;以及通过所述端口112、122,分别连接该些第二驱动芯片130及所述时序控制器160。
启动双模式13,即同时打开两行的功能,如图6b所示,当开启功能的时候,该些栅极G1~
G2160由逐行打开变为成对打开栅极信号。
不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同
变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上
实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。