半导体元件的制造方法、半导体元件

摘要

本发明的目的在于，提供能够无不良影响地抑制n连接的半导体元件的制造方法和通过该方法制造的半导体元件。具备下述工序：台面部形成工序，形成台面部，该台面部在衬底的上方具有p型层、该p型层的上方的有源层及该有源层的上方的n型层；电流限制部形成工序，形成电流限制部，该电流限制部在该台面部的左右具有p型电流阻挡层、该p型电流阻挡层的上方的n型电流阻挡层及该n型电流阻挡层的上方的i型或p型的电流阻挡层；以及p型化工序，对该i型或p型的电流阻挡层、该n型电流阻挡层的上侧的部分及该n型层的左右的部分进行p型杂质的气相扩散或固相扩散，使该n型电流阻挡层的上侧的部分和该n型层的左右的部分成为p型半导体。

权利要求

1.一种半导体元件的制造方法，其特征在于，具备下述工序：台面部形成工序，形成台面部，该台面部在衬底的上方具有p型层、所述p型层的上方的有源层、以及所述有源层的上方的n型层；

电流限制部形成工序，形成电流限制部，该电流限制部在所述台面部的左右具有p型电流阻挡层、所述p型电流阻挡层的上方的n型电流阻挡层、以及所述n型电流阻挡层的上方的i型或p型的电流阻挡层；以及p型化工序，对所述i型或p型的电流阻挡层、所述n型电流阻挡层的上侧的部分、以及所述n型层的左右的部分进行p型杂质的气相扩散或固相扩散，使所述n型电流阻挡层的上侧的部分和所述n型层的左右的部分成为p型半导体。

2.根据权利要求1所述的半导体元件的制造方法，其特征在于，所述衬底是InP，

所述p型层是掺杂有Zn的InP，

所述n型层是掺杂有S的InP，

所述p型电流阻挡层是掺杂有Zn的InP，所述n型电流阻挡层是掺杂有S的InP，所述p型杂质是Zn。

3.根据权利要求1或2所述的半导体元件的制造方法，其特征在于，在所述p型化工序中，将成为所述p型杂质的扩散源的膜形成于电流限制部之上，使所述p型杂质进行固相扩散。

4.一种半导体元件，其特征在于，具备：衬底；

台面部，其具有在所述衬底的上方形成的p型层、在所述p型层的上方形成的有源层、以及在所述有源层的上方形成的n型层；以及电流限制部，其在所述台面部的左右具有n型电流阻挡层和位于所述n型电流阻挡层上下的p型电流阻挡层，所述n型层的宽度比所述有源层小，

所述p型层、所述有源层、所述n型层与所述n型电流阻挡层被所述p型电流阻挡层隔开。

5.根据权利要求4所述的半导体元件，其特征在于，所述n型层的宽度比所述有源层的宽度小100nm以上。

说明书

半导体元件的制造方法、半导体元件

技术领域

[0001] 本发明涉及例如在光通信等中使用的半导体元件的制造方法以及通过该制造方法制造的半导体元件。

背景技术

[0002] 通信系统激光器具备晶闸管构造的电流限制层。该电流限制层有时被称为BH构造，有时被称为电流阻挡层。不应该由于形成电流限制层而使得n型包覆层与电流限制层的n型区域连接。将n型包覆层与电流限制层的n型区域连接这一情况称为“n连接”。为了抑制n连接，有时是优化电流限制层中的杂质浓度，有时是在生长过程中导入蚀刻性气体而对电流限制层的形状进行控制。

[0003] 在专利文献1中，公开了下述技术，即，通过使p型的电流阻挡层中的高浓度杂质扩散至n型的电流阻挡层，从而使n型的电流阻挡层的台面部附近的一部分区域反转成p型。

[0004] 专利文献1：日本特开昭63-202985号公报

[0005] 在电流限制层的生长过程中的蚀刻不充分的情况下、或者是在台面部或选择性生长掩膜附近发生了晶体的异常生长的情况下，有时会发生“n连接”。在电流限制层的形成过程中导入蚀刻性气体的情况下，若蚀刻性气体的导入量产生波动、或产生了难以蚀刻的部分，则不能可靠地消除n连接。另外，在提高电流阻挡层的p型杂质浓度的情况下，p型杂质扩散至有源层而使元件特性变差、或p型杂质扩散至n型电流阻挡层而损害电流泄露的抑制效果。尚未发现无不良影响地抑制n连接的方法。

发明内容

[0006] 本发明是为了解决上述的课题而提出的，其目的在于，提供能够无不良影响地抑制n连接的半导体元件的制造方法、和通过该方法制造的半导体元件。

[0007] 本发明涉及的半导体元件的制造方法的特征在于，具备下述工序：台面部形成工序，形成台面部，该台面部在衬底的上方具有p型层、该p型层的上方的有源层、以及该有源层的上方的n型层；电流限制部形成工序，形成电流限制部，该电流限制部在该台面部的左右具有p型电流阻挡层、该p型电流阻挡层的上方的n型电流阻挡层、以及该n型电流阻挡层的上方的i型或p型的电流阻挡层；以及p型化工序，对该i型或p型的电流阻挡层、该n型电流阻挡层的上侧的部分、以及该n型层的左右的部分进行p型杂质的气相扩散或固相扩散，使该n型电流阻挡层的上侧的部分和该n型层的左右的部分成为p型半导体。

[0008] 本发明涉及的半导体元件的特征在于，具备：衬底；台面部，其具有在该衬底的上方形成的p型层、在该p型层的上方形成的有源层、以及在该有源层的上方形成的n型层；以及电流限制部，其在该台面部的左右具有p型电流阻挡层和n型电流阻挡层，该n型层的宽度比该有源层小。

[0009] 发明的效果

[0010] 根据本发明，通过使p型杂质进行气相扩散或者固相扩散而消除n连接，从而能够无不良影响地抑制n连接。

附图说明

[0011] 图1是实施方式涉及的半导体元件的剖视图。

[0012] 图2是表示在衬底之上形成有多个层这一情况的图。

[0013] 图3是表示形成有台面部这一情况的图。

[0014] 图4是表示形成有电流限制部这一情况的图。

[0015] 图5是表示消除了n连接这一情况的图。

[0016] 图6是表示形成有接触层这一情况的图。

[0017] 标号的说明

[0018] 1 衬底、2 p型层、3 有源层、4 n型层、5 n型电流阻挡层、6 p型电流阻挡层具体实施方式

[0019] 参照附图对本发明的实施方式涉及的半导体元件的制造方法及半导体元件进行说明。对相同或对应的结构要素标注相同的标号，有时省略重复的说明。

[0020] 实施方式.

[0021] 图1是实施方式涉及的半导体元件的剖视图。该半导体元件是在以掺杂有Zn的p型InP作为材料的衬底1之上，形成有台面部及将台面部埋入的电流限制部的半导体激光元件。台面部具有：p型层2，其形成在衬底1的上方；有源层3，其形成在p型层2的上方；以及n型层4，其形成在有源层3的上方。台面部提供脊波导。

[0022] p型层2例如是p型包覆层，但也可以具备缓冲层或导光层等。n型层4例如是n型包覆层，但也可以具备缓冲层或导光层等。n型层4的宽度小于有源层3。例如n型层4的宽度比有源层3的宽度小100nm以上。

[0023] 电流限制部在台面部的左右具有p型电流阻挡层6和n型电流阻挡层5。p型电流阻挡层6与台面部接触，n型电流阻挡层5不与台面部接触。在n型电流阻挡层5和台面部之间有p型电流阻挡层6。在台面部和电流限制部之上形成有接触层7。

[0024] 参照图2-6，对本发明的实施方式涉及的半导体元件的制造方法进行说明。构成半导体元件的各半导体层能够利用金属有机气相生长法或分子束外延生长法等而形成。

[0025] 1.台面部形成工序

[0026] 首先，制作图2所示的构造。即，在衬底1之上，利用金属有机气相生长法依次形成p型层2A、有源层3A以及n型层4A。p型层2A例如以生长温度550～700℃形成为，厚度成为0.5～2.0μm，载流子浓度成为0.05～2.5E18cm-3。p型层2A例如是掺杂有Zn的p型InP包覆层。

[0027] 有源层3A例如是厚度为0.05～0.2μm的InGaAsP。n型层4A例如是掺杂有S的厚度为0.5～2μm的n型InP包覆层。n型层4A的载流子浓度例如设为0.05～5.0E18cm-3。

[0028] 接下来，通过蚀刻而形成图3所示的台面部。在形成台面部时，首先，利用溅射装置在n型层4A之上形成SiO2掩膜10。然后，通过由ICP装置进行的蚀刻，蚀刻至衬底1露出的程度为止，形成高度1.5～4.0μm的台面部。台面部在衬底1的上方具有p型层2、p型层2的上方的有源层3、以及有源层3的上方的n型层4。形成台面部的工序称为台面部形成工序。

[0029] 2.电流限制部形成工序

[0030] 接下来，形成如图4所示的电流限制部。在该工序中，在台面部的左右，通过金属有机气相生长法而形成电流限制部，该电流限制部具有：p型电流阻挡层6A；p型电流阻挡层6A的上方的n型电流阻挡层5A；以及n型电流阻挡层5A的上方的i型的电流阻挡层6B。生长温度例如是550～700℃左右。此外，i型是指未掺杂。

[0031] P型电流阻挡层6A例如是厚度为0.1～0.5μm，将载流子浓度设定为0.5～2.0E18cm-3的、掺杂有Zn的p型InP层。n型电流阻挡层5A例如是厚度为0.5～2.0μm，将载流子浓度设定为5.0～10.0E18cm-3的、掺杂有S的n型InP层。i型的电流阻挡层6B例如是厚度0.5～2.0μm的i-InP层。如上所示，形成电流限制部的工序称为电流限制部形成工序。另外，也可以形成掺杂了p型掺杂剂的层而替换i型的电流阻挡层6B。

[0032] 在刚刚进行了电流限制部形成工序之后，如图4所示，n型电流阻挡层5A包含有薄的延长部5a。该延长部5a是在台面部附近形成的不必要的部分。由于该延长部5a而使n型电流阻挡层5A与n型层4B连接。这种现象称为“n连接”。

[0033] 3.p型化工序

[0034] 接下来，利用金属有机气相生长装置例如使Zn等p型杂质进行气相扩散，使i型的电流阻挡层6B、n型电流阻挡层5A的上侧的部分以及n型层4B的左右的部分成为p型半导体。更具体而言，对i型的电流阻挡层6B、n型电流阻挡层5A的上侧的部分以及n型层4B的左右的部分进行p型杂质的气相扩散，至少使n型电流阻挡层5A的上侧的部分和n型层4B的左右的部分成为p型半导体。该工序称为p型化工序。在图5中示出了p型化工序后的半导体元件的剖面图。n型电流阻挡层5A的上侧的部分被p型化，被p型化的部分在图5中用虚线表示。n型层4B的左右的部分被p型化，被p型化的部分在图5中用虚线表示。通过p型化工序，图4的延长部5a被p型化，消除了“n连接”。另外，n型层4B的左右被p型化，其结果，n型层4的宽度变得比有源层3的宽度小。

[0035] 在p型化工序中，也可以用固相扩散代替气相扩散而使p型杂质进行扩散。在固相扩散的情况下，将成为p型杂质的扩散源的膜形成在电流限制部之上，使p型杂质进行固相扩散。关于成为扩散源的膜，例如是ZnO等氧化膜。

[0036] 4.接触层形成工序

[0037] 接下来，去除SiO2掩膜10，利用金属有机气相生长法形成接触层。在图6中，示出在台面部和电流限制部之上形成的接触层7。接触层7例如是S掺杂n型InP层，以生长温度550～700℃形成为，作为载流子的S的浓度成为1.0～15.0E18cm-3。接触层7的厚度例如是1.0～3.0μm。

[0038] 通过实施上述的各工序，完成图1所示的半导体元件。根据本发明的实施方式涉及的半导体元件的制造方法，为了抑制“n连接”，通过p型化工序，对图4的延长部5a进行p型化。由此，能够消除n连接。

[0039] 此外，也能够想到，在形成了图4的构造的阶段或者形成了n型电流阻挡层5A的阶段，为了消除n连接，导入HCl等蚀刻气体而去除延长部5a。但是，有时因蚀刻性气体的导入量的波动以及台面加工时的表面粗糙而出现难以蚀刻的生长面，因而不能够消除n连接。另外，若因蚀刻性气体而使SiO2掩膜10受到损伤，则存在电流限制层的生长异常等问题。

[0040] 另外，也能够想到，向图4的p型电流阻挡层6A或者i型的电流阻挡层6B掺杂比n型电流阻挡层5A的杂质浓度充分高的p型杂质。在该情况下，p型电流阻挡层6A或者i型的电流阻挡层6B的p型杂质扩散到n型电流阻挡层5A，从而能够期待延长部5a的消除。但是，在该情况下，有可能因在后续的接触层形成工序中施加的热量，p型电流阻挡层6A或者i型的电流阻挡层6B的p型杂质扩散至有源层3而使激光器发光效率降低。另外，若使p型电流阻挡层6A或者i型的电流阻挡层6B的p型杂质浓度比n型电流阻挡层5A的杂质浓度充分高，则n型电流阻挡层5A的n型载流子得到补偿，导致损害电流限制部的电流泄露抑制效果。

[0041] 与此相对，在本发明的实施方式涉及的半导体元件的制造方法中，通过p型杂质的气相扩散或者固相扩散而消除n连接，因此没有在通过蚀刻气体去除延长部5a的情况下产生的不良影响。另外，也不需要使p型电流阻挡层6A或者是i型的电流阻挡层6B的p型杂质浓度比n型电流阻挡层5A的杂质浓度充分高，所以不存在激光器发光效率的降低以及对电流泄露抑制效果的损害。

[0042] 如上所述，根据本发明的实施方式涉及的半导体元件的制造方法，能够无不良影响地抑制n连接。并且，在p型化工序中，将n型层4B的左右的部分p型化，所以能够得到下述效果，即，提高电流限制效果。

[0043] 本发明的实施方式涉及的半导体元件的制造方法能够在不丧失其特征的范围进行各式各样的变形。例如，对于SiO2膜的形成，也可以使用热CVD等氧化膜形成装置，对于台面部的形成，也能利用通过RIE装置进行的干式蚀刻或者通过药液进行的湿式蚀刻。对于p型化工序中的Zn的杂质扩散，也可以利用热扩散炉，还能够利用固相扩散。