一种零静态功耗的启动电路

摘要

本发明公开了一种零静态功耗的启动电路，其利用具有三态输出的反相器和对电容器的充放电控制，达到控制主电路的关闭和启动功能。当启动电路的信号输入端无效时，所述主电路处于关闭状态；当启动电路的信号输入端从无效到有效的跳变时，所述主电路被启动。在主电路启动后，启动电路对主电路没有任何影响。该启动电路仅仅在启动的瞬间消耗瞬态电流，在启动前和启动后该启动电路耗电均为零，从而实现零静态功耗。

权利要求

1.一种零静态功耗的启动电路，其特征在于：一种零静态功耗的启动电路，所述启动电路由通用的场效应晶体管MOS管、反相器、电容构成，产生启动被控制电路的启动信号：

PBIAS信号、NBIAS信号，且在启动被控制电路后，关闭所述启动信号，实现零静态功耗；其中所述启动电路由信号输入端控制，在信号输入端的信号无效时，PBIAS信号为电源电压VDD，NBIAS信号为地电平GND，启动电路自身消耗的电流为零，同时使得所述被控制电路处于关闭状态，被控制电路电流为零；当启动电路中信号输入端的信号有效时，在信号输入端的信号跳变的瞬间，NBIAS信号为一，所述被控制电路处于启动状态；所述PBIAS信号由输出状态变为输入状态；同时所述电容进入充电状态，当电容电压达到阀值，所述NBIAS信号由输出状态变为输入状态，所述启动电路关闭对被控制电路的控制。

2.根据权利要求1所述的一种零静态功耗的启动电路，其特征在于：所述反相器包括第一反相器I0、第二反相器I1，所述场效应晶体管MOS管包括第一NMOS管M1、第二PMOS管M2、第三PMOS管M3、第五PMOS管M5、第六PMOS管M6；其中所述信号输入端与第一反相器I0的输入端连接，第一反相器I0的输出端与第二反相器I1输入端相接；其中所述第二反相器I1的输出端分别与第一NMOS管M1和第二PMOS管M2的栅极连接，所述第一NMOS管M1的源极接地，第一NMOS管M1的漏极和第二PMOS管M2的漏极相连，其中所述第一NMOS管M1的漏极和第二PMOS管M2的漏极相连并输出NBIAS信号；所述第三PMOS管M3的漏极和第二PMOS管M2的源极相连，第三PMOS管M3的源极接电源电压VDD，所述第三PMOS管M3的栅极与第五PMOS管M5的漏极连接，所述第六PMOS管M6的栅极与第一反相器I0的输出端连接，所述第五PMOS管M5与第六PMOS管M6的源极与电源电压VDD相接，其中所述第五PMOS管M5的栅极和第六PMOS管M6的漏极连接，第六PMOS管M6的漏极输出PBIAS信号。

3.根据权利要求2所述的一种零静态功耗的启动电路，其特征在于：所述场效应晶体管MOS管还包括第四NMOS管M4，所述电容为电容C1；其中第四NMOS管M4、电容C1、第五PMOS管M5组成电容充放电电路，其中第二反相器I1的输出端接到第四NMOS管M4的栅极，所述第五PMOS管M5的漏极和第四NMOS管M4的漏极相连，所述第四NMOS管M4的源极接地；电容C1的一端接地，另一端与第五PMOS管M5的漏极连接。

4.根据权利要求2所述的一种零静态功耗的启动电路，其特征在于：所述第一NMOS管M1、第二PMOS管M2和第三PMOS管M3组成带三态输出的反相器；当第一NMOS管M1和第二PMOS管M2的栅极电压为一时，第一NMOS管M1和第二PMOS管M2的漏极输出电压为零；当第一NMOS管M1和第二PMOS管M2的栅极电压为零时，第一NMOS管M1和第二PMOS管M2的漏极输出电压取决于第三PMOS管M3的栅极电压；当第三PMOS管M3的栅极电压为零时，并且当第一NMOS管M1和第二PMOS管M2的栅极电压为零时，第一NMOS管M1和第二PMOS管M2的漏极输出电压为一；

当第三PMOS管M3的栅极电压为一时，并且当第一NMOS管M1和第二PMOS管M2的栅极电压为零时，第一NMOS管M1和第二PMOS管M2的漏极输出电压为高阻，即关闭输出。

说明书

一种零静态功耗的启动电路

技术领域

[0001] 本发明涉及集成电路技术领域，特别涉及一种零静态功耗的启动电路。

背景技术

[0002] 在申请号为201510146925.1的专利中，如图3所示，此专利的静态功耗不为零，这样芯片正常工作时，启动电路会一直耗电。

[0003] 在申请号为201611203919.6的专利中，如图4所示，此专利需要耗尽型MOS管这个特殊器件，有的晶圆代工厂的工艺不支持此器件，因而限制了用途。并且此电路在启动后，启动电路也是一直在耗电。

[0004] 在申请号为201611217626.3的专利中，如图5所示，此技术在启动后，启动电路也是在耗电。

[0005] 在申请号为201580051556.6的专利中，如图6所示，此技术在启动后，启动电路也是在耗电。

[0006] 在对现有技术进行分析后，我们发现目前的启动电路存在着各种问题：电路启动后一直耗电，并且有的器件不通用。

[0007] 特别是，在SOC芯片设计中，有的模块根据应用需要随时控制打开或关闭，以降低芯片整体功耗。

发明内容

[0008] 为解决上述问题，本发明提供一种零静态功耗的启动电路，启动电路配有控制信号，以控制相应主电路的关闭或打开，并且使启动电路的静态功耗为零，并使电路元件工艺通用，电路简单可靠。

[0009] 为实现上述目的，本发明采用的技术方案是：一种零静态功耗的启动电路，所述启动电路由通用的场效应晶体管MOS管、反相器、电容等构成，产生启动被控制电路的启动信号：PBIAS信号、NBIAS信号，且在启动被控制电路后，关闭所述启动信号，实现零静态功耗。

[0010] 其中所述启动电路由信号输入端控制，在信号输入端无效时，PBIAS信号为电源电压VDD，NBIAS信号为地电平GND，启动电路自身消耗的电流为零，同时使得所述被控制电路处于关闭状态，被控制电路电流为零；当启动电路中信号输入端输入的信号有效时，在信号输入端输入的信号跳变的瞬间，NBIAS信号为一，所述被控制电路处于启动状态；所述PBIAS信号由输出状态变为输入状态；同时所述电容进入充电状态，当电容电压达到阀值，所述NBIAS信号由输出状态变为输入状态，所述启动电路关闭对被控制电路的控制。

[0011] 具体地，所述反相器包括第一反相器I0、第二反相器I1，所述场效应晶体管MOS管包括第一NMOS管M1、第二PMOS管M2、第三PMOS管M3、第四NMOS管M4、第五PMOS管M5、第六PMOS管M6，所述电容为电容C1；其中所述信号输入端与第一反相器I0的输入端连接，第一反相器I0的输出端与第二反相器I1的输入端相接；其中第二反相器I1的输出端接到第四NMOS管M4的栅极，所述第五PMOS管M5的漏极和第四NMOS管M4的漏极相连，所述第四NMOS管M4的源极接地；电容C1的一端接地，电容C1的另一端与第五PMOS管M5的漏极连接；其中所述第二反相器I1的输出端分别与第一NMOS管M1的栅极和第二PMOS管M2的栅极连接，所述第一NMOS管M1的源极接地，第一NMOS管M1的漏极和第二PMOS管M2的漏极相连，其中所述第一NMOS管M1的漏极和第二PMOS管M2的漏极相连并输出NBIAS信号；所述第三PMOS管M3的漏极和第二PMOS管M2的源极相连，第三PMOS管M3的源极接电源电压VDD，所述第三PMOS管M3的栅极与第五PMOS管M5的漏极连接，其中所述第五PMOS管M5的栅极和第六PMOS管M6的漏极相连，第六PMOS管M6的漏极输出PBIAS信号。所述第六PMOS管M6的栅极与第一反相器I0的输出端连接，所述第五PMOS管M5的源极与第六PMOS管M6的源极与电源电压VDD相接。

[0012] 具体地，第四NMOS管M4、电容C1、第五PMOS管M5组成电容充放电电路，当第四NMOS管M4的栅极电压为一时，第四NMOS管M4对电容C1进行放电；当第四NMOS管M4的栅极电压为零时，第四NMOS管M4对电容C1的电压无影响。当第五PMOS管M5的栅极电压为零时，第五PMOS管M5对电容C1进行充电；当第五PMOS管M5的栅极电压为一时，第五PMOS管M5对电容C1的电压无影响。

[0013] 具体地，所述第一NMOS管M1、第二PMOS管M2和第三PMOS管M3组成带三态输出的反相器。当第一NMOS管M1和第二PMOS管M2的栅极电压为一时，第一NMOS管M1和第二PMOS管M2的漏极输出电压为零；当第一NMOS管M1和第二PMOS管M2的栅极电压为零时，第一NMOS管M1和第二PMOS管M2的漏极输出电压取决于第三PMOS管M3的栅极电压；当第三PMOS管M3的栅极电压为零时，并且当第一NMOS管M1和第二PMOS管M2的栅极电压为零时，第一NMOS管M1和第二PMOS管M2的漏极输出电压为一；当第三PMOS管M3的栅极电压为一时，并且当第一NMOS管M1和第二PMOS管M2的栅极电压为零时，第一NMOS管M1和第二PMOS管M2的漏极输出电压为高阻，即关闭输出。

[0014] 具体地，第六PMOS管M6的作用是控制第五PMOS管M5的栅极电压PBIAS信号。当第六PMOS管M6的栅极电压为零时，第六PMOS管M6将第五PMOS管M5的栅极电压PBIAS信号拉为一；当第六PMOS管M6的栅极电压为一时，第六PMOS管M6对第五PMOS管M5的栅极电压PBIAS信号无影响。

[0015] 本发明的有益效果在于：当启动电路中信号输入端输入的信号有效时，在信号输入端输入的信号跳变的瞬间，NBIAS信号为一，所述被控制电路处于启动状态；所述PBIAS信号由输出状态变为输入状态；同时所述电容进入充电状态，当电容电压达到阀值，所述NBIAS信号由输出状态变为输入状态，所述启动电路关闭对被控制电路的控制；通过上述模块达到被控制电路的关闭和启动功能；在被控制电路启动后，对被控制电路没有任何影响。相对与现技术，本发明的启动电路仅仅在启动的瞬间消耗瞬态电流，在启动前和启动后耗电均为零，从而实现零静态功耗；而且本发明中的启动电路采用的元器件通用，选择芯片工艺时不受特别的限制。

附图说明

[0016] 图1是本发明启动电路的电路原理图。

[0017] 图2是本发明启动电路用于产生偏置电流的电路原理图。

[0018] 图3是引用的专利申请号201510146925.1的一个实施例电路原理图；

[0019] 图4是引用的专利申请号201611203919.6的一个实施例电路原理图；

[0020] 图5是引用的专利申请号201611217626.3的一个实施例电路原理图；

[0021] 图6是引用的专利申请号201580051556.6的一个实施例电路原理图；

[0022] 附图标号说明：10-启动电路；20-偏置电流产生电路

具体实施方式

[0023] 为了使本发明专利更容易理解，特配合附图详细阐述如下。应当理解，此处所描述的实施例仅用于说明和解释本发明，并不限定本发明。

[0024] 一种零静态功耗的启动电路，所述启动电路10由通用的场效应晶体管MOS管、反相器、电容器等构成，产生启动被控制电路的启动信号：PBIAS信号、NBIAS信号，且在启动被控制电路后，关闭所述启动信号，实现零静态功耗。

[0025] 所述启动电路10由信号输入端控制，在信号输入端输入的信号无效时，输出控制PMOS的偏置电压PBIAS信号为电源电压VDD，输出控制NMOS的偏执电压NBIAS信号为地电平GND，使得被控制电路电流为零，同时启动电路10自身消耗电流为零，所述被控制电路处于关闭状态。当所述启动电路10的信号输入端输入的信号有效时，在输入端信号从无效跳变到有效的瞬间，NBIAS信号为一，所述被控制电路处于启动状态；所述PBIAS信号由输出状态变为输入状态；同时所述电容进入充电状态，当电容电压达到阀值，所述NBIAS信号由输出状态变为输入状态，所述启动电路10关闭对被控制电路的控制。

[0026] 如图1所示，是本发明的启动电路10一个实施例的原理图，其输入端输入控制信号ENB，是低电平有效。在此启动电路10中，当控制信号ENB为一时，表示启动电路10不工作；当控制信号ENB为零时，表示启动电路10工作，启动和其相连的被控制电路。

[0027] 如图2所示，是本发明的启动电路10一个实施例和作为主电路的偏置电流产生电路20的原理图。其中模块10是本发明的启动电路10一个实施例，模块20是作为主电路的偏置电流产生电路20的原理图，和主电路连接的两个信号分别是偏置PMOS的PBIAS信号和偏置NMOS的NBIAS信号。

[0028] 在图2中，偏置电流产生电路20有两个状态，一个状态是第七PMOS管M7和第八PMOS管M8的栅极电压PBIAS信号为电源电压VDD，同时第九NMOS管M9和第十NMOS管M10的栅极电压NBIAS信号为地电压零，这个状态是非正常状态，即产生的偏置电流为零。偏置电流产生电路20另一个工作状态是第七PMOS管M7和第八PMOS管M8的栅极电压PBIAS信号小于电源电压VDD，第九NMOS管M9和第十NMOS管M10的栅极电压NBIAS信号大于地电压GND，即第七PMOS管M7、第八PMOS管M8、第九NMOS管M9和第十NMOS管M10都被正确偏置，则偏置电流产生电路20输出偏置电流。

[0029] 为了使图2中偏置电流产生电路20工作正常，本发明的启动电路10需要产生相应的NBIAS信号和PBIAS信号，从而启动图2中偏置电流产生电路20。并且在偏置电流产生电路20启动以后，关闭输出的NBIAS信号和PBIAS信号，使启动电路10的NBIAS信号和PBIAS信号为输入信号。

[0030] 具体地，所述反相器包括第一反相器I0、第二反相器I1，所述场效应晶体管MOS管包括第一NMOS管M1、第二PMOS管M2、第三PMOS管M3、第四NMOS管M4、第五PMOS管M5、第六PMOS管M6，所述电容为电容C1；其中所述信号输入端与第一反相器I0的输入端连接，第一反相器I0的输出端与第二反相器I1的输入端相接；其中第二反相器I1的输出端接到第四NMOS管M4的栅极，所述第五PMOS管M5的漏极和第四NMOS管M4的漏极相连，所述第四NMOS管M4的源极接地；电容C1的一端接地，电容C1的另一端与第五PMOS管M5的漏极连接；其中所述第二反相器I1的输出端分别与第一NMOS管M1的栅极和第二PMOS管M2的栅极连接，所述第一NMOS管M1的源极接地，第一NMOS管M1的漏极和第二PMOS管M2的漏极相连，其中所述第一NMOS管M1的漏极和第二PMOS管M2的漏极相连并输出NBIAS信号；所述第三PMOS管M3的漏极和第二PMOS管M2的源极相连，第三PMOS管M3的源极接电源电压VDD，所述第三PMOS管M3的栅极与第五PMOS管M5的漏极连接，其中所述第五PMOS管M5的栅极和第六PMOS管M6的漏极相连，第六PMOS管M6的漏极输出PBIAS信号。所述第六PMOS管M6的栅极与第一反相器I0的输出端连接，所述第五PMOS管M5的源极与第六PMOS管M6的源极与电源电压VDD相接。

[0031] 具体地，第四NMOS管M4、电容C1、第五PMOS管M5组成电容充放电电路，当第四NMOS管M4的栅极电压为一时，第四NMOS管M4对电容C1进行放电；当第四NMOS管M4的栅极电压为零时，第四NMOS管M4对电容C1的电压无影响。当第五PMOS管M5的栅极电压为零时，第五PMOS管M5对电容C1进行充电；当第五PMOS管M5的栅极电压为一时，第五PMOS管M5对电容C1的电压无影响。

[0032] 具体地，所述第一NMOS管M1、第二PMOS管M2和第三PMOS管M3组成带三态输出的反相器。当第一NMOS管M1和第二PMOS管M2的栅极电压为一时，第一NMOS管M1和第二PMOS管M2的漏极输出电压为零；当第一NMOS管M1和第二PMOS管M2的栅极电压为零时，第一NMOS管M1和第二PMOS管M2的漏极输出电压取决于第三PMOS管M3的栅极电压；当第三PMOS管M3的栅极电压为零时，并且当第一NMOS管M1和第二PMOS管M2的栅极电压为零时，第一NMOS管M1和第二PMOS管M2的漏极输出电压为一；当第三PMOS管M3的栅极电压为一时，并且当第一NMOS管M1和第二PMOS管M2的栅极电压为零时，第一NMOS管M1和第二PMOS管M2的漏极输出电压为高阻，即关闭输出。

[0033] 具体地，第六PMOS管M6的作用是控制第五PMOS管M5的栅极电压PBIAS信号。当第六PMOS管M6的栅极电压为零时，第六PMOS管M6将第五PMOS管M5的栅极电压PBIAS信号拉为一；当第六PMOS管M6的栅极电压为一时，第六PMOS管M6对第五PMOS管M5的栅极电压PBIAS信号无影响。

[0034] 如图2所示，启动电路10中，当输入端输入的控制信号ENB为一时，NBIAS信号输出为零，PBIAS信号输出为一，即关闭了偏置电流产生电路20。在控制信号ENB为一时，第四NMOS管M4对电容C1放电，即图2中的VC1节点电压为零，则第三PMOS管M3导通，则第二PMOS管M2的源极电压为电源电压VDD，则第二PMOS管M2和第一NMOS管M1构成了标准的反相器，且此反相器的输出的NBIAS信号为零。

[0035] 当输入端输入的控制信号ENB由一跳变为零时，启动电路10的第六PMOS管M6栅极电压为电源电压VDD，PBIAS信号转为输入。同时，NBIAS信号瞬间反转到一，即电源电压VDD，马上启动偏置电流产生电路20，从而使PBIAS信号拉低，使第七PMOS管M7和第八PMOS管M8正常偏置，产生偏置电流输出。在PBIAS信号拉低时，给启动电路10中的电容C1充电，即节点电压VC1升高，关闭第三PMOS管M3，即原来的三态输出反相器，在控制信号ENB为零后，所述的三态反相器输出NBIAS信号为高阻，即释放NBIAS信号。从而完成整个电路的启动，并且启动电路10静态功耗为零。

[0036] 通过上述模块达到控制被控制电路的关闭和启动功能；在被控制电路启动后，对被控制电路没有任何影响。相对于现技术，本发明的启动电路10仅仅在启动的瞬间消耗瞬态电流，在启动前和启动后耗电均为零，从而实现零静态功耗。而且本发明中的启动电路10采用的元器件通用，在选择芯片工艺时不受特别的限制。

[0037] 同时，和本发明的启动电路10配合的被控制电路不应限定在只是偏置电流产生电路20，可根据不同的被控制电路，本发明的启动电路10输出信号可能需要做相应修改，但启动电路10的原理不变。

[0038] 以上实施方式仅仅是对本发明的优选实施方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通工程技术人员对本发明的技术方案作出的各种变形和改进，均应落入本发明的权利要求书确定的保护范围内。