一种芯片双面封装结构及其制造方法

摘要

本发明涉及一种芯片双面封装结构及其制造方法。封装结构包括：存储器芯片堆栈体设置在基板上，第一重布线层形成存储器芯片堆栈体上；缓存芯片设置在基板的表面；端子设置于基板上；第一塑封体密封存储器芯片堆栈体；第二塑封体密封缓存芯片及端子与基板连接处。制造方法包括：将存储器芯片堆栈体设置在基板上；形成第一塑封体密封存储器芯片堆栈体；缓存芯片设置在基板上；形成第二塑封体密封缓存芯片；对缓存芯片和第二塑封体进行薄化；对第二塑封体进行钻孔，在钻孔中植入与金属垫连接的端子并焊接固定。本发明的芯片堆栈立体封装结构整体结构尺寸小，信号传输距离短，且能够根据使用需要对性能灵活配置。

权利要求

1.一种芯片双面封装结构，其特征在于，包括：

基板，具有相对设置的第一表面和第二表面；

存储器芯片堆栈体，覆晶接合方式设置在所述基板的所述第一表面上，主要由多个存储芯片堆栈组成，所述存储器芯片堆栈体具有一安装表面；

第一重布线层，形成于所述存储器芯片堆栈体的所述安装表面上，电性连接各所述存储芯片至所述基板；

缓存芯片，覆晶接合方式设置在所述基板的所述第二表面的中央区域；

端子，设置于所述基板的所述第二表面上；及

第一塑封体和第二塑封体；所述第一塑封体形成于所述基板的所述第一表面上，密封所述存储器芯片堆栈体；所述第二塑封体形成于所述基板的所述第二表面上，密封所述缓存芯片及所述端子与所述基板的所述第二表面的连接位置处，构成双面模封型态；

第一底胶，形成于所述存储器芯片堆栈体与所述基板的所述第一表面之间，并使所述第一底胶延伸扩散到所述存储器芯片堆栈体靠近所述基板一端的外缘，且所述第一底胶在所述存储器芯片堆栈体外缘的侧面的覆盖高度使设有所述第一重布线层的所述存储芯片的侧面被实质覆盖；

所述第一重布线层的一侧表面上形成多个第一连接垫，所述基板的所述第一表面上形成多个与所述第一连接垫对应的第二连接垫，各所述第一连接垫与各所述第二连接垫电性连接。

2.如权利要求1所述的芯片双面封装结构，其特征在于，所述基板包括电性贯穿所述基板的导通线路和在所述第二表面上的扇出线路，所述导通线路电性连接所述缓存芯片和所述端子至所述第一重布线层，所述扇出线路电性连接所述缓存芯片至所述端子。

3.如权利要求1所述的芯片双面封装结构，其特征在于，每一所述存储芯片上均包括有多个用于电性沟通的导电穿孔，所述第一重布线层电性连接各所述导电穿孔至所述基板。

4.如权利要求3所述的芯片双面封装结构，其特征在于，各所述存储芯片通过设置在各所述导电穿孔端部的第一凸块相互电性连接。

5.如权利要求1所述的芯片双面封装结构，其特征在于，所述端子包含设置在所述缓存芯片外围的多个焊球。

6.如权利要求5所述的芯片双面封装结构，其特征在于，所述基板在所述第二表面上形成金属垫，使所述焊球与所述基板的接合更稳固。

7.如权利要求5所述的芯片双面封装结构，其特征在于，所述缓存芯片的厚度小于所述端子的焊球直径。

8.如权利要求1所述的芯片双面封装结构，其特征在于，还包括第二底胶，形成于所述缓存芯片的一侧表面与所述基板的所述第二表面之间。

9.如权利要求1所述的芯片双面封装结构，其特征在于，所述基板为所述第二表面具有单面重布线层和硅穿孔结构的硅中介板。

10.如权利要求1所述的芯片双面封装结构，其特征在于，各所述第一连接垫与各所述第二连接垫通过形成在所述第一连接垫上的第二凸块电性连接。

11.一种芯片双面封装结构的制造方法，其特征在于，包括：

提供具有相对设置的第一表面和第二表面的基板；

提供由多个存储芯片堆栈组成的存储器芯片堆栈体，在所述存储器芯片堆栈体的安装表面形成第一重布线层，在每一所述存储芯片上形成多个用于电性沟通的导电穿孔，所述第一重布线层电性连接各所述存储芯片的各所述导电穿孔至所述基板；

第一次覆晶接合，将所述存储器芯片堆栈体通过覆晶接合方式设置在所述基板的所述第一表面上，包括：在所述第一重布线层的一侧表面上形成多个第一连接垫，在所述基板的所述第一表面上形成多个与所述第一连接垫对应的第二连接垫，各所述第一连接垫与各所述第二连接垫电性连接；

第一次点胶，在所述存储器芯片堆栈体与所述基板的所述第一表面之间形成第一底胶，并使所述第一底胶延伸扩散到所述存储器芯片堆栈体靠近所述基板一端的外缘，使设有所述第一重布线层的所述存储芯片的侧面被实质覆盖；

第一次模封制程，形成第一塑封体在所述基板的所述第一表面上，密封所述存储器芯片堆栈体；

第二次覆晶接合，提供缓存芯片并将其通过覆晶接合方式设置在所述基板的所述第二表面中央区域上，并在所述第二表面上形成多个金属垫；

第二次模封制程，形成第二塑封体在所述基板的所述第二表面上，密封所述缓存芯片；

薄化处理，通过研磨方式对所述缓存芯片和所述第二塑封体进行薄化，并保证所述第二塑封体薄化后仍能密封薄化后的所述缓存芯片；

在所述第二塑封体表面与各所述金属垫相对应的位置处进行钻孔，直至暴露出所述第二表面上的各所述金属垫；

在所述钻孔中植入与所述金属垫连接的端子并焊接固定，所述第二塑封体密封所述端子与所述基板的所述第二表面的连接位置处。

12.如权利要求11所述的芯片双面封装结构的制造方法，其特征在于，在所述第二次模封制程前进行第二次点胶，在所述缓存芯片的一侧表面与所述基板的所述第二表面之间形成第二底胶。

13.如权利要求11所述的芯片双面封装结构的制造方法，其特征在于，所述端子包含设置在所述缓存芯片外围的多个焊球。

14.如权利要求13所述的芯片双面封装结构的制造方法，其特征在于，薄化后的所述缓存芯片的厚度小于所述焊球直径。

15.如权利要求11所述的芯片双面封装结构的制造方法，其特征在于，所述存储器芯片堆栈体直接由多个单独的所述存储芯片堆栈组成，或将多个未切割的由若干所述存储芯片组成的晶圆堆栈后再切割为独立的所述存储器芯片堆栈体。

说明书

一种芯片双面封装结构及其制造方法

技术领域

[0001] 本发明涉及半导体技术领域，特别涉及一种芯片双面封装结构及其制造方法。

背景技术

[0002] 在现有的多芯片封装结构中，各芯片均是封装在基板的一侧，如图1所示，现有的多芯片堆栈封装结构包括基板200，在基板200的一侧表面设置有缓存芯片201，缓存芯片
201通过重布线层202与基板200电性连接，在缓存芯片201的表面堆栈设置有存储器芯片
203，在基板200的该侧表面形成有塑封体204，以密封缓存芯片201和存储器芯片203，从而
形成单面模封型态。在基板200的另一侧表面设置有球栅阵列端子205，球栅阵列端子205通
过基板200电性连接缓存芯片201和存储器芯片203，球栅阵列端子205通过位于基板200中
的导线206与存储器芯片203、缓存芯片201电性沟通。由于存储器芯片203和缓存芯片201堆
栈在基板200同一侧，因此导致封装结构的厚度变大。同时通过上述方式制造的封装结构需
要在生产过程中一次性实现完整封装，因此不仅造成生产周期过长，而且芯片功能配置的
灵活性差，无法根据用户需要实时调整各芯片的型号和种类，不能够满足个性化订购的需
求。

[0003] 在背景技术中公开的上述信息仅用于加强对本发明的背景的理解，因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。

发明内容

[0004] 有鉴于此，本申请实施例希望提供一种芯片双面封装结构及其制造方法，以至少解决现有技术中存在的问题。

[0005] 本申请实施例的技术方案是这样实现的，根据本申请的一个实施例，提供一种芯片双面封装结构，包括：

[0006] 基板，具有相对设置的第一表面和第二表面；

[0007] 存储器芯片堆栈体，覆晶接合方式设置在所述基板的所述第一表面上，主要由多个存储芯片堆栈组成，所述存储器芯片堆栈体具有一安装表面；

[0008] 第一重布线层，形成于所述存储器芯片堆栈体的所述安装表面上，电性连接各所述存储芯片至所述基板；

[0009] 缓存芯片，覆晶接合方式设置在所述基板的所述第二表面的中央区域；

[0010] 端子，设置于所述基板的所述第二表面上；及

[0011] 第一塑封体和第二塑封体；所述第一塑封体形成于所述基板的所述第一表面上，密封所述存储器芯片堆栈体；所述第二塑封体形成于所述基板的所述第二表面上，密封所
述缓存芯片及所述端子与所述基板的所述第二表面的连接位置处，构成双面模封型态。

[0012] 在一些实施例中，所述基板包括电性贯穿所述基板的导通线路和在所述第二表面上的扇出线路，所述导通线路电性连接所述缓存芯片和所述端子至所述第一重布线层，所
述扇出线路电性连接所述缓存芯片至所述端子。

[0013] 在一些实施例中，每一所述存储芯片上均包括有多个用于电性沟通的导电穿孔，所述第一重布线层电性连接各所述导电穿孔至所述基板。

[0014] 在一些实施例中，各所述存储芯片通过设置在各所述导电穿孔端部的第一凸块相互电性连接。

[0015] 在一些实施例中，还包括第一底胶，形成于所述存储器芯片堆栈体与所述基板的所述第一表面之间。

[0016] 在一些实施例中，所述端子包含设置在所述缓存芯片外围的多个焊球。

[0017] 在一些实施例中，所述基板在所述第二表面上形成金属垫，使所述焊球与所述基板的接合更稳固。

[0018] 在一些实施例中，所述缓存芯片的厚度小于所述端子的焊球直径。

[0019] 在一些实施例中，还包括第二底胶，形成于所述缓存芯片的一侧表面与所述基板的所述第二表面之间。

[0020] 在一些实施例中，所以基板为所述第二表面具有单面重布线层和硅穿孔结构的硅中介板。

[0021] 一种芯片双面封装结构的制造方法，包括：

[0022] 提供具有相对设置的第一表面和第二表面的基板；

[0023] 提供由多个存储芯片堆栈组成的存储器芯片堆栈体，在所述存储器芯片堆栈体的安装表面形成第一重布线层，在每一所述存储芯片上形成多个用于电性沟通的导电穿孔，
所述第一重布线层电性连接各所述存储器芯片的各所述导电穿孔至所述基板；

[0024] 第一次覆晶接合，将所述存储器芯片堆栈体通过覆晶接合方式设置在所述基板的所述第一表面上；

[0025] 第一次模封制程，形成第一塑封体在所述基板的所述第一表面上，密封所述存储器芯片堆栈体；

[0026] 第二次覆晶接合，提供缓存芯片并将其通过覆晶接合方式设置在所述基板的所述第二表面中央区域上，并在所述第二表面上形成多个金属垫；

[0027] 第二次模封制程，形成第二塑封体在所述基板的所述第二表面上，密封所述缓存芯片；

[0028] 薄化处理，通过研磨方式对所述缓存芯片和所述第二塑封体进行薄化，并保证所述第二塑封体薄化后仍能密封薄化后的所述缓存芯片；

[0029] 在所述第二塑封体表面与各所述金属垫相对应的位置处进行钻孔，直至暴露出所述第二表面上的各所述金属垫；

[0030] 在所述钻孔中植入与所述金属垫连接的端子并焊接固定。

[0031] 在一些实施例中，在所述第一次模封制程前进行第一次点胶，在所述存储器芯片堆栈体与所述基板的所述第一表面之间形成第一底胶；

[0032] 在所述第二次模封制程前进行第二次点胶，在所述缓存芯片的一侧表面与所述基板的所述第二表面之间形成第二底胶。

[0033] 在一些实施例中，所述端子包含设置在所述缓存芯片外围的多个焊球。

[0034] 在一些实施例中，薄化后的所述缓存芯片的厚度小于所述焊球直径。

[0035] 在一些实施例中，所述存储器芯片堆栈体直接由多个单独的所述存储芯片堆栈组成，或将多个未切割的由若干所述存储芯片组成的晶圆堆栈后再切割为独立的所述存储器
芯片堆栈体。

[0036] 本发明由于采用以上技术方案，其具有以下优点：1、本发明的缓存芯片由于设置在基板的第二表面，因此在对本装置进行封装时，可先对基板一侧的存储器芯片堆栈体进
行封装，而缓存芯片可根据工作需要及芯片使用性能的需求，在后续进行缓存芯片的安装
及封装，不必在一次完成全部封装过程，从而提高本发明的封装结构的灵活性，根据不同需
求随时进行灵活的配置和封装，不仅降低了制造周期同时还降低了生产成本。2、本发明由
于在基板的第二表面通过第二塑封体将整个缓存芯片和端子的部分区域进行了密封，因此
能够对缓存芯片起到保护作用防止芯片断裂，以及使端子连接更稳固，减少了在制造和装
运过程中的外力冲击对芯片造成的损坏。3、本发明由于先将缓存芯片通过覆晶接合方式设
置在基板的第二表面，再形成第二塑封体在第二表面并密封缓存芯片，最后再对密封后的
缓存芯片进行薄化处理，因此由于第二塑封体对缓存芯片的包覆起到保护作用，使得在薄
化处理时缓存芯片不会出现破裂和芯片热变形等问题，同时第二塑封体可以平衡热膨胀系
数，减小对热变形的参数控制，提高了工艺控制的稳定性。4、本发明由于将缓存芯片和存储
器芯片堆栈体分别设置在基板的相对两表面上，将存储器芯片堆栈体通过塑封体封装，而
将缓存芯片裸露的设置在焊球的球栅阵列中部，由于将原本一同通过塑封体封装在内的缓
存芯片布置到了与外部元件连接的焊球一侧，因此有效减小了本发明的封装结构的尺寸，
同时缩短了信号传输的距离，提高了信号质量。5、本发明的焊球的直径大于缓存芯片的厚
度，因此能够对裸露在外的缓存芯片起到支撑和保护作用，在于外部元件连接时避免了缓
存芯片受损。

[0037] 上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本发明进一步的
方面、实施方式和特征将会是容易明白的。

附图说明

[0038] 在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本发明
公开的一些实施方式，而不应将其视为是对本发明范围的限制。

[0039] 图1为现有技术中的多芯片堆栈封装结构示意图；

[0040] 图2为本发明的芯片双面封装结构的示意图；

[0041] 图3为本发明的第一重布线层与基板的第一表面的局部连接放大示意图；

[0042] 图4为本发明的缓存芯片与基板的第二表面的局部连接放大示意图；

[0043] 图5为本发明的芯片双面封装结构的的制造流程图；

[0044] 图6为本发明的存储器芯片堆栈体的安装及模封示意图；

[0045] 图7为本发明的缓存芯片的安装及模封示意图；

[0046] 图8为本发明的缓存芯片薄化处理和钻孔示意图；

[0047] 附图标记：

[0048] 1-基板；              11-第一表面；          12-第二表面；

[0049] 13-金属垫；           14-第二连接垫；        15-第四连接垫；

[0050] 16-导通线路；         17-扇出线路；          2-存储器芯片堆栈体；

[0051] 21-存储芯片；         22-导电穿孔；          23-第一凸块；

[0052] 3-第一重布线层；      31-第一连接垫；        32-第二凸块；

[0053] 4-缓存芯片；          41-第三连接垫；        42-第三凸块；

[0054] 5-端子；              6-第一底胶；           7-第一塑封体；

[0055] 8-第二底胶；          9-第二塑封体；         91-钻孔

[0056] 200-基板；            201-缓存芯片；         202-重布线层；

[0057] 203-存储器芯片；      204-塑封体；           205-球栅阵列端子；

[0058] 206-导线。

具体实施方式

[0059] 在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本发明的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。
因此，附图和描述被认为本质上是示例性的而非限制性的。

[0060] 在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必
须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

[0061] 此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者
隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，
除非另有明确具体的限定。

[0062] 在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连
接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以
是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可
以根据具体情况理解上述术语在本发明中的具体含义。

[0063] 在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它
们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“方”和“上面”包括第一特征
在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第
二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第
一特征水平高度小于第二特征。

[0064] 下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并
且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，
这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的
关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以
意识到其他工艺的应用和/或其他材料的使用。

[0065] 具体的，如图2、3及4所示，本实施例中提供了一种芯片双面封装结构，包括：

[0066] 基板1，具有相对设置的第一表面11和第二表面12；

[0067] 存储器芯片堆栈体2，覆晶接合方式设置在基板1的第一表面11上，主要由多个存储芯片21堆栈组成，存储器芯片堆栈体2具有一安装表面；其中，每一存储芯片21上均包括
有多个用于电性沟通的导电穿孔22，安装表面为存储器芯片堆栈体2靠近第一表面11一侧
的表面，各存储芯片21通过设置在各导电穿孔22端部的第一凸块23接合为一体且相互电性
连接；

[0068] 存储器芯片堆栈体2还包括第一重布线层3，形成于存储器芯片堆栈体2的安装表面上，电性连接各存储芯片21的各导电穿孔22至基板1；

[0069] 缓存芯片4，覆晶接合方式设置在基板1的第二表面12的中央区域上；

[0070] 端子5，设置于基板1的第二表面12上；及

[0071] 第一塑封体7和第二塑封体9；

[0072] 第一塑封体7，形成于基板1的第一表面11上，以密封存储器芯片堆栈体2，并且具有单面模封型态，从而不干涉缓存芯片4的设置。使缓存芯片4可根据工作需要及芯片使用
性能的需求，在后续进行缓存芯片4的安装，不必在一次完成全部封装过程，从而提高本发
明的封装结构的灵活性，根据不同需求随时进行灵活的配置和封装，不仅降低了制造周期
同时还降低了生产成本；

[0073] 第二塑封体9，形成于基板1的第二表面12上，密封缓存芯片4及端子5与基板1的第二表面12的连接位置处，从而构成双面模封型态，第二塑封体9能够对缓存芯片4和端子5起
到保护作用，避免缓存芯片4出现破裂问题，同时提高端子5的连接稳固性。

[0074] 其中，基板1包括电性贯穿基板1的导通线路16和在第二表面12上的扇出线路17，导通线路16电性连接缓存芯片4至第一重布线层3，扇出线路17电性连接缓存芯片4至端子
5。

[0075] 需要说明的是，导电穿孔22中填充有金属导电介质，用于与第一凸块23连接进行导电。同时，由于多数存储芯片21中存在硅元素，因此导电穿孔22即为硅穿孔。

[0076] 为了提高连接稳固性，在一些实施例中，还包括形成于存储器芯片堆栈体2与基板1的第一表面11之间的第一底胶6；

[0077] 为了便于后续的芯片安装，端子5包含设置在缓存芯片4外围的多个焊球，焊球用于与外部其他元件连接。

[0078] 在一个优选的实施例中，各焊球可采用焊球阵列封装(BGA，Ball Grid Array)的方式植设于缓存芯片4外部的基板1的第二表面12上；具体的，焊球阵列的排列方式可为：沿
缓存芯片4的周向等间隔分布，或沿缓存芯片4的相对两侧等间隔排布多个焊球。需要说明
的是，各焊球的排布方式并不限于上述所提及内容，具体的焊球的布置方式可根据工作需
要和基板1及缓存芯片4的尺寸大小进行适应性调整。

[0079] 在一些实施例中，为了提高各存储芯片21件的连接稳定性，并且确保各存储芯片21保持水平，可将导电穿孔22等间隔的均布在存储芯片21中，并贯穿存储芯片21。优选地，
可在存储芯片21上间隔设置有多组导电连接部，每组导电连接部由多个间隔设置的导电穿
孔22组成。其中，设置的导电连接部的组数和每组导电连接部中导电穿孔22的数量可根据
工作需要及芯片尺寸进行适应性调整，只要能够满足各存储芯片21间的稳固连接，并且接
合后各存储芯片21水平间隔排布即可。

[0080] 如图2所示，在一些实施例中，基板1在第二表面11上形成金属垫13(UBM pad，Under Bump Metallurgy pad)，使焊球与基板1的接合更稳固。金属垫13同时还可作为氧化
阻挡层起到保护基板1的作用。需要说明的是，金属垫13可为多个，且数量与焊球的数量相
同。

[0081] 在一个优选的实施例中，植设于基板1的第二表面12上的各焊球的高度保持一致，以便在将本实施例的芯片堆栈立体封装结构与外部元件连接时连接稳定，避免影响使用时
信号传输不稳定。

[0082] 为了减小封装尺寸及信号传输距离，虽然将缓存芯片4和存储器芯片堆栈体2分别设置在基板1的相对两侧，但是由于缓存芯片4裸露在基板1的外部，在与外部元件进行安装
时容易对缓存芯片4造成损伤；因此，在一个优选的实施例中，缓存芯片4的厚度小于端子5
的焊球直径，以保证芯片堆栈立体封装结构与外部元件连接时，焊球能够起到支撑保护作
用，使缓存芯片4位于外部的焊球阵列的内部，避免缓存芯片4安装或工作中受外界影响，影
响性能。

[0083] 如图3所示，在一些实施例中，第一底胶6还形成于各存储芯片21之间，以密封第一凸块23。

[0084] 如图3所示，在一些实施例中，在第一重布线层3的一侧表面上形成多个第一连接垫31，在基板1的第一表面11上形成多个与第一连接垫31对应的第二连接垫14，各第一连接
垫31与各第二连接垫14通过形成在第一连接垫31上的第二凸块电性32连接。其中，各第一
连接垫31均布阵列在第一重布线层3的一侧表面上，第二连接垫14均布阵列在基板1的第一
表面11上，以保证第一重布线层3与基板1的连接稳定性。

[0085] 如图4所示，在一些实施例中，在缓存芯片4的一侧表面上形成多个第三连接垫41，在基板1的第二表面12上形成多个与第三连接垫41对应的第四连接垫15，各第三连接垫41
与各第四连接垫15通过形成在第三连接垫41上的第三凸块42电性连接。其中，各第三连接
垫41均布阵列在缓存芯片4的一侧表面上，第四连接垫15均布阵列在基板1的第二表面12
上，以保证缓存芯片4与基板1的连接稳定性。

[0086] 在一些实施例中，在各第一连接垫31、各第二连接垫14和各第二凸块32接合后，形成于第一重布线层3的一侧表面与基板1的第一表面11之间的间隙中填充满第一底胶6，以
密封第二凸块32；第一底胶6更延伸扩散到存储器芯片堆栈体2靠近基板1一端的外缘，以连
接存储芯片21之间的部位。即第一底胶6在存储器芯片堆栈体2靠近基板1一端的外缘覆盖
第一重布线层3以及第一重布线层3外缘周向的部分基板1，进而完成了存储器芯片堆栈体2
与基板1的扇出晶圆级封装(FOWLP，Fan-Out Wafer-Level Package)。

[0087] 需要说明的是，当第一连接垫31、第二连接垫14和第二凸块32接合后会形成一体的柱状导电结构，由于第一连接垫31和第二连接垫14是均布阵列的，因此形成的各柱状导
电结构间会存在间隙，因此需要在间隙中填充满底胶6使第一重布线层3与基板1能够连接
更稳固，同时底胶6包裹各柱状导电结构可以起到保护作用。

[0088] 在一个优选的实施例中，涂覆在存储器芯片堆栈体2一端的外缘处的底胶6形成倒角结构，进一步加强存储器芯片堆栈体2与基板1的连接稳固性。

[0089] 在一些实施例中，还包括第二底胶8，形成于缓存芯片4的一侧表面与基板1的第二表面12之间。

[0090] 具体的，在各第三连接垫41、各第四连接垫15和各第三凸块42接合后，形成于缓存芯片4的一侧表面与基板1的第二表面12之间的间隙中填充满第二底胶8；在缓存芯片4靠近
基板1一端的外缘涂覆有覆盖缓存芯片4外缘周向的部分基板1的第二底胶6。

[0091] 需要说明的是，当第三连接垫41、第四连接垫15和第三凸块42接合后会形成一体的柱状导电结构，由于第三连接垫41和第四连接垫15是均布阵列的，因此形成的各柱状导
电结构间会存在间隙，因此需要在间隙中填充满第二底胶8使缓存芯片4与基板1能够连接
更稳固，同时第二底胶8包裹各柱状导电结构可以起到保护作用。

[0092] 在一个优选的实施例中，涂覆在缓存芯片4一端的外缘处的第二底胶8形成倒角结构，进一步加强缓存芯片4与基板1的连接稳固性。

[0093] 在上述实施例中，第一底胶6和第二底胶8的材料包含氧化硅填料。

[0094] 在上述实施例中，第一塑封体7的材料包含氧化硅和/或氧化铝填料。

[0095] 在上述实施例中，基板1选自于印制线路板(PCB板)、硅中介板(Si interposer)与重布线膜(RDL)所构成群组的其中之一。在一个优选的实施方式中，基板1为硅中介板，基板
1的第二表面12具有由扇出线路17形成的第二重布线层，导通线路16为硅穿孔(Through 
Silicon Via)结构并与第二重布线层电性连接。基板1的第二表面12为具有单面重布线层
和硅穿孔结构的硅中介板。

[0096] 在上述实施例中，缓存芯片4与存储器芯片堆栈体2在基板1的两侧对称设置，即轴线重合，以保证最大限度减小信号传输的距离。

[0097] 如图5所示，本实施例还提供了一种芯片双面封装结构的制造方法，包括：

[0098] 提供具有相对设置的第一表面11和第二表面12的基板1；

[0099] 提供由多个存储芯片21堆栈组成的存储器芯片堆栈体2；在存储器芯片堆栈体2的安装表面形成第一重布线层3，在每一存储芯片21上形成多个用于电性沟通的导电穿孔22，
第一重布线层3电性连接各存储芯片21的各导电穿孔22至基板1；

[0100] 第一次覆晶接合，将存储器芯片堆栈体2通过覆晶接合方式设置在基板1的第一表面11上(如图6所示)；

[0101] 第一次模封制程，形成第一塑封体7在基板1的第一表面11上，以密封存储器芯片堆栈体2(如图6所示)；

[0102] 第二次覆晶接合，提供缓存芯片4并将其通过覆晶接合方式设置在基板1的第二表面12的中央区域上，并在所述第二表面上形成多个金属垫13(如图6所示)；

[0103] 第二次模封制程，形成第二塑封体9在基板1的第二表面12上，密封缓存芯片4(如图7所示)；

[0104] 薄化处理，通过研磨方式对缓存芯片4和第二塑封体9进行薄化，并保证第二塑封体9薄化后仍能密封薄化后的缓存芯片4(如图8所示)；

[0105] 在第二塑封体9表面与各金属垫13相对应的位置处进行钻孔91，直至暴露出第二表面12上的各金属垫13(如图8所示)；

[0106] 在钻孔91中植入与金属垫13连接的端子5并焊接固定(如图2所示)。

[0107] 其中，在基板1中形成电性贯穿基板1的导通线路16，在第二表面12上形成扇出线路17，使导通线路16电性连接缓存芯片4至第一重布线层3，扇出线路17电性连接缓存芯片4
至端子5。

[0108] 在一些实施例中，在第一次模封制程前进行第一次点胶，在存储器芯片堆栈体2与基板1的第一表面11之间形成第一底胶6；

[0109] 在一些实施例中，在第二次模封制程前进行第二次点胶，在缓存芯片4的一侧表面与基板1的第二表面12之间形成第二底胶8。

[0110] 在一些实施例中，缓存芯片4设置在基板1的第二表面12的中央区域，端子5包含设置在缓存芯片4外围的多个焊球。

[0111] 在一些实施例中，薄化后的缓存芯片4的厚度小于焊球直径。

[0112] 在一些实施例中，在存储器芯片堆栈体2、第一重布线层3和基板1接合完成后，在第一重布线层3与基板1的间隙中灌注第一底胶6，并使第一底胶6延伸扩散到存储器芯片堆
栈体2靠近基板1一端的外缘，当三者稳固连接后，在基板1的第一表面11上形成第一塑封体
7，以密封存储器芯片堆栈体2进行封装。

[0113] 在一些实施例中，在缓存芯片4与基板1之间的间隙中灌注第二底胶8，并使第二底胶8延伸扩散到缓存芯片4靠近基板1一端的外缘，提高两者连接稳固性。

[0114] 在一些实施例中，存储器芯片堆栈体2直接由多个单独的存储芯片21堆栈组成，或将多个未切割的由若干存储芯片21组成的晶圆堆栈后再切割为独立的存储器芯片堆栈体。
需要说明的是，采用多个单独的存储芯片21堆栈时，在每一存储芯片21上形成导电穿孔22
和第一凸块23后进行接合；或将晶圆上的每个存储芯片21上形成导电穿孔22和第一凸块23
后，通过第一凸块23将各晶圆堆栈接合，然后再将堆栈后的晶圆堆栈体切割为单个的存储
器芯片堆栈体2。

[0115] 在上述实施例中，缓存芯片4通过背面研磨(backside grinding)技术进行薄化处理。

[0116] 在上述实施例中，通过激光钻孔方式实现在第二塑封体9的表面进行钻孔。

[0117] 在上述实施例中，端子5通过印刷工艺、电镀法或球滴法实现端子5植入第二塑封体9的钻孔91中，并通过回流焊将端子5稳固焊接。

[0118] 在本制造方法中，需要特别说明的是，当位于基板1的第一表面11一侧的各构件封装完毕后，可不立即在基板1的第二表面12上封装缓存芯片4，当客户根据工作需要选择不
同芯片时，可根据性能及型号需求再将需要的特定缓存芯片4安装到基板1的第二表面12
上，从而提高本发明装置的封装及生产的灵活性，满足不同的使用需求。

[0119] 以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到其各种变化或替换，
这些都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保
护范围为准。