本发明公开了一种基于PCIe和HDMI的PG信号传输控制装置和方法，所述装置包括依次连接的PC、PHY、ARM、FPGA和显示器，ARM与FPGA之间通过HDMI接口和PCIe接口通讯，HDMI接口用于传输视频数据，PCIe接口用于传输图片数据和控制信号。和传统PG相比，本发明在物理通道上的不同点为PCIe和HDMI，同时PC也不再进行视频解码。由于传统PGARM上又没有视频硬解码功能，所以解码的工作只能交由PC来执行，再由网络通过ARM，从EBI或EMIF接口传到FPGA，EBI和EMIF又存在带宽的限制，导致PG不能播放高清视频，本发明新增HDMI接口后，从ARM到FPGA的视频数据从HDMI接口传输，HDMI为专用视频传输接口，带宽高，适合各种清晰度视频的传输。
1.一种基于PCIe和HDMI的PG信号传输控制装置，包括依次连接的PC、PHY、ARM、FPGA和显示器，其特征在于：所述ARM与FPGA之间通过HDMI接口和PCIe接口通讯，所述HDMI接口用于传输视频数据，所述PCIe接口用于传输图片数据和控制信号；所述ARM包括GPU和CPU，所述GPU用于将视频数据解码并转换为RGB数据并发送至HDMI接口，所述CPU用于将图片数据解码并转换为RGB数据、并连同控制信号一起发送至PCIe接口。
2.根据权利要求1所述的基于PCIe和HDMI的PG信号传输控制装置，其特征在于：所述ARM还包括MAC、DDR、HDMI接口和PCIe接口，所述MAC用于控制与连接物理层的物理介质，所述DDR用于缓存。
3.根据权利要求1所述的基于PCIe和HDMI的PG信号传输控制装置，其特征在于：所述FPGA包括HDMI接口、PCIe接口、串并转换模块、DDR、视频转换功能模块，所述视频转换功能模块与显示器的视频接口连接，所述串并转换模块用于将串行信号转换为并行信号，所述DDR用于缓存，所述视频转换功能模块用于转换视频信号。
4.根据权利要求3所述的基于PCIe和HDMI的PG信号传输控制装置，其特征在于：所述视频转换功能模块包括MIPI模块或/和DP模块或/和LVDS模块或/和VBYONE模块，所述显示器的视频接口类型与视频转换功能模块的类型相对应。
5.根据权利要求1所述的基于PCIe和HDMI的PG信号传输控制装置，其特征在于：所述PC与PHY之间通过G-ETH接口通讯，所述PHY与ARM之间通过RGMII接口通讯。
6.一种根据权利要求1所述的基于PCIe和HDMI的PG信号传输和控制装置的方法，其特征在于：对于视频数据的传输采用的步骤包括：A1)ARM将接收的视频数据和控制信号分别缓存；
A2)ARM利用GPU读取缓存的视频数据，解压后解码为RGB数据并传送至ARM的HDMI接口；
ARM利用CPU传送控制信号至ARM的PCIe接口；
A3)ARM的HDMI接口将RGB数据进行串化处理，形成HDMI串行信号，进入HDMI的PHY发送器；ARM的PCIe接口将控制信号存入PCIe收发器；
A4)FPGA的HDMI接口将所述HDMI串行信号进行解串处理，形成RGB数据并缓存；FPGA的PCIe接口将从ARM的PCIe接口接收的控制信号缓存；
A5)视频转换功能模块根据所述缓存的控制信号对所述缓存的RGB数据进行转换，形成接口信号传输至显示器相应的接口。
7.一种根据权利要求1所述的基于PCIe和HDMI的PG信号传输和控制装置的方法，其特征在于：对于图片数据的传输采用的步骤包括：B1)ARM将接收的图片数据和控制信号同时缓存；
B2)ARM利用CPU读取缓存的图片数据，解压后解码为RGB数据并传送至ARM的PCIe接口；
ARM利用CPU传送控制信号至ARM的PCIe接口；
B3)ARM的PCIe接口将RGB数据进行串化处理，形成PCIe串行信号，进入PCIe收发器；ARM的PCIe接口将控制信号存入PCIe收发器；
B4)FPGA的PCIe接口将所述PCIe串行信号进行解串处理，形成RGB数据并缓存；FPGA的PCIe接口将从ARM的PCIe接口接收的控制信号缓存；
B5)视频转换功能模块根据所述缓存的控制信号对所述缓存的RGB数据进行转换，形成接口信号传输至显示器相应的接口。
8.根据权利要求6所述的基于PCIe和HDMI的PG信号传输和控制方法，其特征在于：所述步骤A5)中的接口信号包括MIPI信号、DP信号、LVDS信号、VBYONE信号。
9.根据权利要求6或7所述的基于PCIe和HDMI的PG信号传输和控制方法，其特征在于：所述控制信号包括视频编码标准控制信号、视频色阶位宽控制信号、视频信号线序控制信号、视频同步模式控制信号、视频同步模式控制信号；所述视频编码标准控制信号、视频色阶位宽控制信号、视频信号线序控制信号根据视频信号解码参数产生，所述视频同步模式控制信号、视频同步模式控制信号根据同步模式控制参数产生。
10.根据权利要求9所述的基于PCIe和HDMI的PG信号传输和控制方法，其特征在于：所述视频信号解码参数包括：视频信号传输编码标准有VESA和JEIDA；视频源的像素色阶位宽有6位、8位、10位；同步模式控制参数包括高电平有效与低电平有效。
基于PCIe和HDMI的PG信号传输控制装置和方法
技术领域
[0001] 本发明涉及LED/LCM屏幕测试技术，具体地指一种基于PCIe和HDMI的PG信号传输控制装置和方法。
背景技术
[0002] 目前市面上LED/LCM点屏的PG(Pattern Generator)通常是ARM+FPGA架构，如图2所示，ARM和FPGA通讯物理上都是通过EBI(External Bus Interface)接口或都EMIF(External MemoryInterface)接口实现。EBI和EMIF接口有如下缺点：
[0003] 1)单端信号，信号速率不能太高；
[0004] 2)信号数量多，不利于板级设计；
[0005] 3)带宽有限，传输大数据时时间长。
发明内容
[0006] 针对现有技术的不足，本发明的目的在于提供一种基于PCIe和HDMI的PG信号传输控制装置和方法，将EBI和EMIF接口变更为PCIe接口，有效的提高了数据传输的带宽，同时减少信号线的数量，方便了电路图和PCB设计。
[0007] 为实现上述目的，本发明所设计的基于PCIe和HDMI的PG信号传输控制装置，包括依次连接的PC、PHY、ARM、FPGA和显示器，其特殊之处在于，所述ARM与FPGA之间通过HDMI接口和PCIe接口通讯，所述HDMI接口用于传输视频数据，所述PCIe接口用于传输图片数据和控制信号。
[0008] 进一步地，所述ARM包括MAC、DDR、GPU、CPU、HDMI接口和PCIe接口，所述GPU用于将视频数据解码并转换为RGB数据并发送至HDMI接口，所述CPU用于将图片数据解码并转换为RGB数据、并连同控制信号一起发送至PCIe接口，所述MAC用于控制与连接物理层的物理介质，所述DDR用于缓存。
[0009] 更进一步地，所述FPGA包括HDMI接口、PCIe接口、串并转换模块、DDR、视频转换功能模块，所述视频转换功能模块与显示器的视频接口连接，所述串并转换模块用于将串行信号转换为并行信号，所述DDR用于缓存，所述视频转换功能模块用于转换视频信号。
[0010] 更进一步地，所述视频转换功能模块包括MIPI模块或/和DP模块或/和LVDS模块或/和VBYONE模块，所述显示器的视频接口类型与视频转换功能模块的类型相对应。
[0011] 更进一步地，所述PC与PHY之间通过G-ETH接口通讯，所述PHY与ARM之间通过RGMII接口通讯。
[0012] 本发明提出一种基于PCIe和HDMI的PG信号传输和控制方法，其特殊之处在于，对于视频数据的传输采用的步骤包括：
[0013] A1)ARM将接收的视频数据和控制信号分别缓存；
[0014] A2)ARM利用GPU读取缓存的视频数据，解压后解码为RGB数据并传送至ARM的HDMI接口；ARM利用CPU传送控制信号至ARM的PCIe接口；
[0015] A3)ARM的HDMI接口将RGB数据进行串化处理，形成HDMI串行信号，进入HDMI的PHY发送器；ARM的PCIe接口将控制信号存入PCIe收发器；
[0016] A4)FPGA的HDMI接口将所述HDMI串行信号进行解串处理，形成RGB数据并缓存；FPGA的PCIe接口将从ARM的PCIe接口接收的控制信号缓存；
[0017] A5)视频转换功能模块根据所述缓存的控制信号对所述缓存的RGB数据进行转换，形成接口信号传输至显示器相应的接口。
[0018] 本发明还提出一种基于PCIe和HDMI的PG信号传输和控制方法，其特殊之处在于，对于图片数据的传输采用的步骤包括：
[0019] B1)ARM将接收的视频数据和控制信号同时缓存；
[0020] B2)ARM利用CPU读取缓存的图片数据，解压后解码为RGB数据并传送至ARM的PCIe接口；ARM利用CPU传送控制信号至ARM的PCIe接口；
[0021] B3)ARM的PCIe接口将RGB数据进行串化处理，形成PCIe串行信号，进入PCIe收发器；ARM的PCIe接口将控制信号存入PCIe收发器；
[0022] B4)FPGA的PCIe接口将所述PCIe串行信号进行解串处理，形成RGB数据并缓存；FPGA的PCIe接口将从ARM的PCIe接口接收的控制信号缓存；
[0023] B5)视频转换功能模块根据所述缓存的控制信号对所述缓存的RGB数据进行转换，形成接口信号传输至显示器相应的接口。
[0024] 优选地，所述步骤A5)中的接口信号包括MIPI信号、DP信号、LVDS信号、VBYONE信号。
[0025] 优选地，所述控制信号包括视频编码标准控制信号、视频色阶位宽控制信号、视频信号线序控制信号、视频同步模式控制信号、视频同步模式控制信号。所述视频编码标准控制信号、视频色阶位宽控制信号、视频信号线序控制信号根据视频信号解码参数产生，所述视频同步模式控制信号、视频同步模式控制信号根据同步模式控制参数产生。
[0026] 优选地，所述视频信号解码参数包括：视频信号传输编码标准有VESA和JEIDA；视频源的像素色阶位宽有6位、8位、10位；同步模式控制参数包括高电平有效与低电平有效。
[0027] 和传统PG相比，本发明在物理通道上的不同点为PCIe和HDMI，同时PC也不再进行视频解码。由于传统PGARM上又没有视频硬解码功能，所以解码的工作只能交由PC来执行，再由网络通过ARM，从EBI或EMIF接口传到FPGA，EBI和EMIF又存在带宽的限制，导致PG不能播放高清视频，本发明新增HDMI接口后，从ARM到FPGA的视频数据从HDMI接口传输，HDMI为专用视频传输接口，带宽高，适合各种清晰度视频的传输。
[0028] 本发明较现有技术的有益之处在于：
[0029] (1)ARM和FPGA之间信号数量少；
[0030] (2)ARM和FPGA带宽高；
[0031] (3)交互信息和视频播放信号通道独立，互不影响；
[0032] (4)视频播放为硬件解码，减少上层的工作量，提高了解码的效率和质量。
附图说明
[0033] 图1为本发明基于PCIe和HDMI的PG信号传输控制装置的结构示意图。
[0034] 图2为现有PG信号传输和控制装置的结构示意图。
[0035] 图3为图1中ARM的结构示意图。
[0036] 图4为图1中FPGA的结构示意图。
具体实施方式
[0037] 以下结合附图和具体实施例对本发明作进一步的详细描述。
[0038] 如图1所示，本发明所提供的基于PCIe和HDMI的PG信号传输控制装置，依次连接的PC、PHY、ARM、FPGA和显示器。所述PC与PHY之间通过G-ETH接口通讯，所述PHY与ARM之间通过RGMII接口通讯。ARM与FPGA之间通过HDMI接口和PCIe接口通讯，所述HDMI接口用于传输视频数据，所述PCIe接口用于传输图片数据和控制信号。
[0039] 如图3所示，ARM包括MAC、DDR、GPU、CPU、HDMI接口和PCIe接口，MAC用于控制与连接物理层的物理介质，DDR用于缓存，GPU用于将视频数据解码并转换为RGB数据并发送至HDMI接口，CPU用于将图片数据解码并转换为RGB数据、并连同控制信号一起发送至PCIe接口。
[0040] FPGA包括HDMI接口、PCIe接口、串并转换模块、DDR、视频转换功能模块，视频转换功能模块与显示器的视频接口连接。转换模块用于将串行信号转换为并行信号，DDR用于缓存，所述视频转换功能模块用于转换视频信号。视频转换功能模块包括MIPI模块或/和DP模块或/和LVDS模块或/和VBYONE模块，显示器的视频接口类型与视频转换功能模块的类型相对应。
[0041] PCIe接口和HDMI接口的职能如下：
[0042] 1)PCIe接口负责ARM和FPGA之间的信息交互，如点上层下发的点屏参数，控制信号，FPGA返回的应答信息等，支持PCIe x1Gen2，最高传输速率可达5Gbps；
[0043] 2)HDMI接口负责解码后的视频流的传输，支持HDMI1.4B，可播放2160@30的视频流。
[0044] 本发明提出一种基于PCIe和HDMI的PG信号传输和控制方法，包括视频传输步骤和图片传输步骤。
[0045] 对于视频数据的传输采用的步骤包括：
[0046] A1)ARM将接收的视频数据和控制信号分别缓存。
[0047] 压缩格式的图像数据通过网络进入ARM的MAC，存储于DDR缓存区。
[0048] 控制信号包括视频编码标准控制信号、视频色阶位宽控制信号、视频信号线序控制信号、视频同步模式控制信号、视频同步模式控制信号。所述视频编码标准控制信号、视频色阶位宽控制信号、视频信号线序控制信号根据视频信号解码参数产生，所述视频同步模式控制信号、视频同步模式控制信号根据同步模式控制参数产生。其中，视频信号解码参数包括：视频信号传输编码标准有VESA和JEIDA；视频源的像素色阶位宽有6位、8位、10位；同步模式控制参数包括高电平有效与低电平有效。
[0049] A2)ARM利用GPU从DDR内取压缩格式的图像数据信号，解压后解码为RGB数据并传送至ARM的HDMI接口；ARM利用CPU传送控制信号至ARM的PCIe接口；
[0050] A3)ARM的HDMI接口将RGB数据进行串化处理，形成HDMI串行信号，进入HDMI的PHY发送器；ARM的PCIe接口将控制信号存入PCIe收发器；
[0051] A4)FPGA的HDMI接口将HDMI串行信号进行解串处理，形成RGB数据并存入DDR；FPGA的PCIe接口将从ARM的PCIe接口接收的控制信号存入DDR；
[0052] A5)视频转换功能模块根据所述缓存的控制信号对所述缓存的RGB数据进行转换，形成接口信号传输至显示器相应的接口。接口信号包括MIPI信号、DP信号、LVDS信号、VBYONE信号。显示器将接收的视频显示。
[0053] 对于图片数据的传输采用的步骤包括：
[0054] B1)ARM将接收的视频数据和控制信号同时缓存。
[0055] 图像数据和控制信号通过网络进入ARM的MAC，存储在DDR缓存区。
[0056] 控制信号包括视频编码标准控制信号、视频色阶位宽控制信号、视频信号线序控制信号、视频同步模式控制信号、视频同步模式控制信号。所述视频编码标准控制信号、视频色阶位宽控制信号、视频信号线序控制信号根据视频信号解码参数产生，所述视频同步模式控制信号、视频同步模式控制信号根据同步模式控制参数产生。其中，视频信号解码参数包括：视频信号传输编码标准有VESA和JEIDA；视频源的像素色阶位宽有6位、8位、10位；同步模式控制参数包括高电平有效与低电平有效。
[0057] B2)ARM利用CPU读取DDR缓存的图片数据，解压后解码为RGB数据并传送至ARM的PCIe接口；ARM利用CPU传送控制信号至ARM的PCIe接口；
[0058] B3)ARM的PCIe接口将RGB数据进行串化处理，形成PCIe串行信号，进入PCIe收发器；ARM的PCIe接口将控制信号存入PCIe收发器；
[0059] B4)FPGA的PCIe接口将所述PCIe串行信号进行解串处理，形成RGB数据并缓存至DDR；FPGA的PCIe接口将从ARM的PCIe接口接收的控制信号缓存至DDR；
[0060] B5)视频转换功能模块根据所述缓存的控制信号对所述缓存的RGB数据进行转换，形成接口信号传输至显示器相应的接口。接口信号包括MIPI信号、DP信号、LVDS信号、VBYONE信号。显示器将接收的图片显示。控制信号包括视频编码标准控制信号、视频色阶位宽控制信号、视频信号线序控制信号、视频同步模式控制信号、视频同步模式控制信号。所述视频编码标准控制信号、视频色阶位宽控制信号、视频信号线序控制信号根据视频信号解码参数产生，所述视频同步模式控制信号、视频同步模式控制信号根据同步模式控制参数产生。其中，视频信号解码参数包括：视频信号传输编码标准有VESA和JEIDA；视频源的像素色阶位宽有6位、8位、10位；同步模式控制参数包括高电平有效与低电平有效。
[0061] 实施例1：
[0062] 目前需要用PG点一款1080p分辨率的屏，则用来点屏的图像的有效像素为1920x 1080，一张图的大小为1920*1080*32/1024/1021＝63.3M。
[0063] 如果用EBI(带宽约为1G)来传输，则1秒种可传输1000/63.3＝15张。
[0064] 如果传输相同大小的图片，，但是如果本发明装置来传输，则1秒钟可传输5000/63.3＝78张，使用本装置的时间约为使用EBI传输时间的5分之1，大大节约传输时间。
[0065] 实施例2：
[0066] 现客户需要一款高带宽的可以支持视频播放的PG，要求支持1080@30的视频播放功能。
[0067] 使用传统的EBI通讯的PG，EBI的有效带宽只支持1080@15，这还不包括ARM和FPGA的其它通信数据，明显不能满足要求。
[0068] 采用本发明装置，除了ARM和FPGA的交互信号是通过PCIe传输不占用视频传输的带宽外，HDMI可支持分辨率到2160@30，完全满足客户需求。
[0069] 以上仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以设计出若干改进，这些改进也应视为本发明的保护范围。
