基于CMOS硅基平台的低成本多芯片选区异质集成方法

摘要

本发明公开了一种基于CMOS硅基平台的低成本多芯片选区异质集成方法，涉及硅与非硅材料的异质集成领域。该方法包括：在非硅衬底上通过外延，光刻，刻蚀等工艺制作出共面电极非硅芯片；然后在非硅芯片的晶圆正面注入热固性聚合物溶剂并固化，通过选择性腐蚀工艺去掉衬底与缓冲层，并通过光刻溅射等工艺形成键合金属层；利用集成了非硅芯片台面与对版标记的版图通过CMOS工艺在SOI晶圆的顶层硅上制作出硅基器件结构与键合金属层；利用集成非硅芯片与硅基芯片的版图完成对准贴合，并通过真空键合完成非硅芯片在硅基芯片上异质集成。本发明操作简单，工艺兼容性好，制作成本低，集成度高，可用于硅基平台上非硅材料功能器件的有效集成。

权利要求

1.一种基于CMOS硅基平台的低成本多芯片选区异质集成方法，其特征在于，该集成方法包括以下步骤：S1、在非硅衬底上依次外延出非硅功能芯片所需的外延片材料结构，该外延片材料结构包括缓冲层，腐蚀停止层，键合缓冲层，N型接触层，有源层以及P型接触层；

S2、在该外延片材料结构上通过刻蚀形成至少两个非硅功能芯片台面；然后在每个非硅功能芯片台面的基础上，通过刻蚀、光刻、剥离工艺制作出共面电极的非硅功能芯片；

S3、在由非硅衬底和非硅功能芯片组成的晶圆的电极面旋涂热固性聚合物溶剂，使该溶剂完全渗入到腐蚀停止层；然后将该晶圆放入灌有热固性聚合物溶剂的盒中，并放入真空烘烤箱中固化，形成聚合物印章；

S4、将带有聚合物印章的晶圆放入湿法腐蚀液中，通过选择性湿法腐蚀工艺去掉非硅衬底与缓冲层，直到腐蚀停止层完全暴露；

S5、通过光刻、表面蒸镀或溅射、以及剥离工艺，在腐蚀停止层底面形成键合金属层，成为制作好的非硅功能芯片晶圆；

S6、利用包含非硅功能芯片台面与对版标记的光刻版，通过CMOS工艺在一个SOI晶圆的顶层硅上制作出硅基功能芯片结构与非硅键合区域结构，并在非硅键合区域结构中通过光刻、表面蒸镀或溅射、以及剥离工艺，形成键合金属层；

S7、利用集成了非硅功能芯片台面、硅基功能芯片结构的版图以及对版标记，将步骤S5中制作好的非硅功能芯片晶圆与当前SOI晶圆对准贴合；

S8、将贴合好的两个晶圆放入真空键合设备并抽真空；再充入惰性气体并抽真空；然后升温并加压，促使两个晶圆的键合金属层通过范德华力充分结合，最后降温冷却至常温；

S9、取出键合好的晶圆后去除顶部的聚合物印章，并水浴清洗。

2.如权利要求1所述的基于CMOS硅基平台的低成本多芯片选区异质集成方法，其特征在于，步骤S2具体包括以下操作：在该外延片材料结构上通过两次曝光与多步刻蚀，分别刻蚀至缓冲层与N型接触层之上，形成至少两个非硅功能芯片台面；然后在每个非硅功能芯片台面的基础上，利用SiO2作掩膜刻蚀出P型与N型电极窗口，再利用光刻，磁空溅射/蒸发工艺，以及光刻胶剥离工艺形成P型电极与N型电极，并通过高温退火使金属与半导体形成欧姆接触，最终形成共面电极的非硅功能芯片。

3.如权利要求1所述的基于CMOS硅基平台的低成本多芯片选区异质集成方法，其特征在于，步骤S5还包括以下操作：将当前形成有键合金属层的晶圆放入退火炉中合金，使键合金属层与腐蚀停止层形成欧姆接触。

4.如权利要求1所述的基于CMOS硅基平台的低成本多芯片选区异质集成方法，其特征在于，步骤S6还包括以下操作：将当前SOI晶圆放入退火炉中合金，使键合金属层与SOI晶圆的顶层硅形成欧姆接触。

5.如权利要求1所述的基于CMOS硅基平台的低成本多芯片选区异质集成方法，其特征在于：步骤S3中所述热固性聚合物为硅氧烷聚合物或苯并环丁烯聚合物。

6.如权利要求1所述的基于CMOS硅基平台的低成本多芯片选区异质集成方法，其特征在于：步骤S4中所述湿法腐蚀液为HCL：H2O的湿法腐蚀液；或HCL：H3PO4的湿法腐蚀液；或NH4OH:H2O2:H2O的湿法腐蚀液；或HBr:Br:H2O的湿法腐蚀液。

7.如权利要求1所述的基于CMOS硅基平台的低成本多芯片选区异质集成方法，其特征在于：步骤S8中，将贴合好的两个晶圆放入真空键合设备并抽真空时，抽真空至10^-1～10^-3Pa；充入惰性气体并抽真空时，抽真空至10^-3～10^-5Pa。

8.如权利要求1所述的基于CMOS硅基平台的低成本多芯片选区异质集成方法，其特征在于：所述键合金属层的材料为AuSn，TiPtAu，TiAu或AuGeNi。

9.如权利要求1所述的基于CMOS硅基平台的低成本多芯片选区异质集成方法，其特征在于：步骤S1中所述非硅衬底为N型非硅衬底，缓冲层为N型缓冲层。

10.如权利要求1至9中任一项所述的基于CMOS硅基平台的低成本多芯片选区异质集成方法，其特征在于：所述非硅功能芯片为半导体调制器芯片、半导体放大器芯片、半导体激光器芯片、半导体探测器芯片或LED；所述非硅功能芯片采用的材料为III-V族半导体材料或Ⅱ-Ⅵ族半导体材料。

说明书

基于CMOS硅基平台的低成本多芯片选区异质集成方法

技术领域

[0001] 本发明涉及硅与非硅材料的异质集成领域，具体涉及一种基于CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)硅基平台的低成本多芯片选区异质集成方法。

背景技术

[0002] 随着信息技术和CMOS工艺技术的发展，人们对于系统的运算速度要求越来越快、芯片的尺寸要求越来越小。然而，建立在传统蚀刻工艺基础的硅集成电路在尺寸上已经小到了极限，这限制了系统运行速度和集成度的提升。此外，传统硅电路的一些“先天不足”也使其无法在一些特殊条件下获得应用，如250摄氏度以上的高温环境，高功率、高电压电路，以及一些光学电路等。而III-V族化合物和IV-V族化合物半导体材料因具有高的载流子迁移率和大的禁带宽度而在发光器件、高速器件、高温器件、高频器件、大功率器件等方面得到越来越广泛的应用。因此，不少科学家设想将其他非硅材料引入硅集成电路，使其适应能力更强。但经过尝试后人们发现，传统微电路制造中所采用的蚀刻工艺并不适用，在晶格失配和热性能的差异作用下，硅与非硅材料很难结合在一起。

[0003] 近年来，由于异质键合技术与倒转焊接(Flip-chip)的发展，人们看到了在硅基集成平台引入非硅材料的希望。然而，传统的异质键合技术尽管可以做到晶圆量级的混合集成，但还需要经过后端特殊工艺在混合晶圆上制作出非硅的功能器件，其工艺的特殊性以及复杂性导致器件成品率无法保证。Flip-chip技术可以直接将制作好的功能芯片集成到硅基集成芯片上，但贴片精度高与集成度低的特点限制了它的进一步发展。

[0004] 目前，纳米压印技术的提出突破了以传统光刻为主的图形转移技术的瓶颈，同时为器件在不同衬底间转移提供的新的思路。爱尔兰考克大学的R.Loi等人利用制备好的高分子材料PDMS(polydimethylsiloxane，聚二甲基硅氧烷)印章实现了III-V族激光器在硅基光子回路的片上集成。对比异质键合与Flip-chip，该技术凸显了操作简单，成本低且集成度高的优势。但是，该技术需要单独制作PDMS印章以及较高的贴片精度，不利于大规模生产；并且器件是在非气密环境下完成制作，其质量与强度得不到保障，依然需要进一步优化。

发明内容

[0005] 针对现有技术中存在的缺陷，本发明的目的在于提供一种基于CMOS硅基平台的低成本多芯片选区异质集成方法，不但实现了非硅材料芯片在硅基平台的异质集成，而且制作成本低、工艺简单、集成度高且利于大规模生产。

[0006] 为达到以上目的，本发明采取的技术方案是：提供一种基于CMOS硅基平台的低成本多芯片选区异质集成方法，包括以下步骤：

[0007] S1、在非硅衬底上依次外延出非硅功能芯片所需的外延片材料结构，该外延片材料结构包括缓冲层，腐蚀停止层，键合缓冲层，N型接触层，有源层以及P型接触层；

[0008] S2、在该外延片材料结构上通过刻蚀形成至少两个非硅功能芯片台面；然后在每个非硅功能芯片台面的基础上，通过刻蚀、光刻、剥离工艺制作出共面电极的非硅功能芯片；

[0009] S3、在由非硅衬底和非硅功能芯片组成的晶圆的电极面旋涂热固性聚合物溶剂，使该溶剂完全渗入到腐蚀停止层；然后将该晶圆放入灌有热固性聚合物溶剂的盒中，并放入真空烘烤箱中固化，形成聚合物印章；

[0010] S4、将带有聚合物印章的晶圆放入湿法腐蚀液中，通过选择性湿法腐蚀工艺去掉非硅衬底与缓冲层，直到腐蚀停止层完全暴露；

[0011] S5、通过光刻、表面蒸镀或溅射、以及剥离工艺，在腐蚀停止层底面形成键合金属层，成为制作好的非硅功能芯片晶圆；

[0012] S6、利用包含非硅功能芯片台面与对版标记的光刻版，通过CMOS工艺在一个SOI晶圆的顶层硅上制作出硅基功能芯片结构与非硅键合区域结构，并在非硅键合台面区域结构中通过光刻、表面蒸镀或溅射、以及剥离工艺，形成键合金属层；

[0013] S7、利用集成了非硅功能芯片台面、硅基功能芯片结构的版图以及对版标记，将步骤S5中制作好的非硅功能芯片晶圆与当前SOI晶圆对准贴合；

[0014] S8、将贴合好的两个晶圆放入真空键合设备并抽真空；再充入惰性气体并抽真空；然后升温并加压，促使两个晶圆的键合金属层通过范德华力充分结合，最后降温冷却至常温；

[0015] S9、取出键合好的晶圆后去除顶部的聚合物印章，并水浴清洗。

[0016] 在上述技术方案的基础上，步骤S2具体包括以下操作：在该外延片材料结构上通过两次曝光与多步刻蚀，分别刻蚀至缓冲层与N型接触层之上，形成至少两个非硅功能芯片台面；然后在每个非硅功能芯片台面的基础上，利用SiO2作掩膜刻蚀出P型与N型电极窗口，再利用光刻，磁空溅射/蒸发工艺，以及光刻胶剥离工艺形成P型电极与N型电极，并通过高温退火使金属与半导体形成欧姆接触，最终形成共面电极的非硅功能芯片。

[0017] 在上述技术方案的基础上，步骤S5还包括以下操作：将当前形成有键合金属层的晶圆放入退火炉中合金，使键合金属层与腐蚀停止层形成欧姆接触。

[0018] 在上述技术方案的基础上，步骤S6还包括以下操作：将当前SOI晶圆放入退火炉中合金，使键合金属层与SOI晶圆的顶层硅形成欧姆接触。

[0019] 在上述技术方案的基础上，步骤S3中所述热固性聚合物为硅氧烷聚合物或苯并环丁烯聚合物。

[0020] 在上述技术方案的基础上，步骤S4中所述湿法腐蚀液为HCL：H2O的湿法腐蚀液；或HCL：H3PO4的湿法腐蚀液；或NH4OH:H2O2:H2O的湿法腐蚀液；或HBr:Br:H2O的湿法腐蚀液。

[0021] 在上述技术方案的基础上，步骤S8中，将贴合好的两个晶圆放入真空键合设备并抽真空时，抽真空至10^-1～10^-3Pa；充入惰性气体并抽真空时，抽真空至10^-3～10^-5Pa。

[0022] 在上述技术方案的基础上，所述键合金属层的材料为AuSn，TiPtAu，TiAu或AuGeNi。

[0023] 在上述技术方案的基础上，步骤S1中所述非硅衬底为N型非硅衬底，缓冲层为N型缓冲层。

[0024] 在上述技术方案的基础上，所述非硅功能芯片为半导体调制器芯片、半导体放大器芯片、半导体激光器芯片、半导体探测器芯片或LED；所述非硅功能芯片采用的材料为III-V族半导体材料或Ⅱ-Ⅵ族半导体材料。

[0025] 与现有技术相比，本发明的优点在于：

[0026] (1)本发明的制作过程主要在整张晶圆上完成，且主要由标准光刻与刻蚀来完成，制作简单，成本较低。并且，创新性引入特殊结构设计的非硅外延片结构与器件结构，利用热固性聚合物固化成形与高化学温度性的特性，结合光刻版图投影对准与真空键合技术实现多个非硅芯片在硅基平台的异质集成，制作成本低、工艺简单、集成度高且利于大规模生产。

[0027] (2)本发明利用集成了非硅芯片台面与对版标记的版图在SOI上形成硅基芯片与非硅功能芯片键合图形；该版图既用于SOI与非硅晶圆上的图形制作，也用于异质键合的对准贴合，使得贴片操作简单、方便，贴合精度高。

[0028] (3)本发明中，非硅功能芯片与硅基芯片的键合在惰性气体氛围且真空环境完成，确保了键合在气密条件下完成，无其他气体影响键合的质量与强度。

[0029] (4)本发明中，非硅功能芯片设计为共面电极结构，能简化载流子注入通道设计且规避了异质集成对电流注入通道的影响。

[0030] (5)本发明中，为了使键合金属层与腐蚀停止层形成良好的欧姆接触，会将形成有键合金属层的晶圆放入退火炉中合金；为了使键合金属层与SOI晶圆的顶层硅形成良好的欧姆接触，还会将SOI晶圆放入退火炉中合金，从而进一步保证了芯片的异质集成效果。

附图说明

[0031] 图1为本发明实施例中基于CMOS硅基平台的低成本多芯片选区异质集成方法的流程图；

[0032] 图2为本发明实施例中非硅衬底外延出外延片材料结构的结构演化示意图；

[0033] 图3为本发明实施例中步骤S2制作出共面电极的非硅功能芯片的结构演化示意图；

[0034] 图4为本发明实施例中形成聚合物印章并放入湿法腐蚀液的结构演化示意图；

[0035] 图5为本发明实施例中在腐蚀停止层底面形成键合金属层的结构演化示意图；

[0036] 图6为本发明实施例中在SOI晶圆的顶层硅上形成键合金属层的结构演化示意图；

[0037] 图7为本发明实施例中键合好的晶圆去除顶部的聚合物印章的结构演化示意图；

[0038] 图8至图16为依照本发明实施例的硅基量子点波分复用激光器芯片制作过程中结构演化示意图；

[0039] 图17为集成了激光器台面与SOI上硅基器件结构的版图示意图。

[0040] 附图标记：

[0041] 1－P型电极；2－P型接触层；3－有源层；4－N型电极；5－N型接触层；6－键合缓冲层；7－腐蚀停止层；8－键合金属层；9－顶层硅；10－中层盒体；11－底层硅；12－聚合物印章；13－缓冲层；14－非硅衬底；15－湿法腐蚀液；16－下光学限制层；16’－上光学限制层；17－P-InP型掺杂层；18－模斑耦合器；19－微环滤波器；20－MZI调制器；21－激光器键合区域图形；22－QD激光器芯片的晶圆。

具体实施方式

[0042] 下面结合附图及具体实施例对本发明作进一步的详细描述。

[0043] 参见图1所示，本发明提供一种基于CMOS硅基平台的低成本多芯片选区异质集成方法，该集成方法包括以下步骤：

[0044] S1、如图2所示，在非硅衬底14上依次外延出非硅功能芯片所需的外延片材料结构，该外延片材料结构包括缓冲层13，腐蚀停止层7，键合缓冲层6，N型接触层5，有源层3以及P型接触层2。

[0045] 本实施例中，非硅衬底14为N型非硅衬底，缓冲层13为N型缓冲层。可以理解的是，N型缓冲层上面生长一层腐蚀停止层7，能达到腐蚀衬底时，有效阻止腐蚀液侵蚀到键合缓冲层6与N型接触层5的目的；而腐蚀停止层7上面生长一层键合缓冲层6，则能有效抑制金属键合中产生缺陷延伸到有源层3。另外，所述非硅功能芯片为半导体调制器芯片、半导体放大器芯片、半导体激光器芯片、半导体探测器芯片或LED等；所述非硅功能芯片采用的材料可为III-V族半导体材料或Ⅱ-Ⅵ族半导体材料。

[0046] S2、在该外延片材料结构上通过刻蚀形成至少两个非硅功能芯片台面(非硅功能芯片台面是指有源层3部分以及P型接触层2部分)；然后在每个非硅功能芯片台面的基础上，通过刻蚀、光刻、剥离等工艺制作出共面电极的非硅功能芯片。可以理解的是，非硅功能芯片设计为共面电极结构，能简化载流子注入通道设计且规避了异质集成对电流注入通道的影响。另外，非硅功能芯片台面为波导结构，通过倏逝波或对接方式实现与硅波导的耦合。

[0047] 具体来说，还是以非硅衬底14为N型非硅衬底为例，步骤S2具体包括以下操作：在该外延片材料结构上通过两次曝光与多步刻蚀，分别刻蚀至缓冲层13与N型接触层5之上，形成至少两个非硅功能芯片台面；然后在每个非硅功能芯片台面的基础上，利用SiO2作掩膜刻蚀出P型与N型电极4窗口，再利用光刻，磁空溅射/蒸发工艺，以及光刻胶剥离工艺形成P型电极1与N型电极4，并通过高温退火使金属与半导体形成良好的欧姆接触，最终形成共面电极的非硅功能芯片(非硅功能芯片包括P型电极1、P型接触层2、有源层3、N型电极4、N型接触层5、键合缓冲层6、腐蚀停止层7)，如图3所示。

[0048] S3、将由非硅衬底14以及制作好的非硅功能芯片组成的晶圆进行清洗，并在该晶圆的电极面旋涂热固性聚合物溶剂，使该溶剂完全渗入到腐蚀停止层7；然后将该晶圆放入与其同尺寸的盒子中并灌入热固性聚合物溶剂，再放入真空烘烤箱中使上述溶剂固化，形成聚合物印章12，如图4所示。

[0049] 实际操作中，热固性聚合物可以是硅氧烷聚合物(如聚二甲基硅氧烷，又称PDMS)或苯并环丁烯聚合物(BCB)。利用其室温下为液态，固化温度低，黏结强度高，化学稳定性好，吸水性低以及气密性好等特性用于芯片的填充，吸附，固化成形，去衬底与转移。

[0050] S4、如图4所示，将带有聚合物印章12的晶圆放入湿法腐蚀液15中，通过选择性湿法腐蚀工艺去掉晶圆的非硅衬底14与缓冲层13，直到腐蚀停止层7完全暴露。

[0051] 实际操作中，选用的湿法腐蚀液15包括但不限于以下几种：HCL：H2O的湿法腐蚀液；或HCL：H3PO4的湿法腐蚀液；或NH4OH:H2O2:H2O的湿法腐蚀液；或HBr:Br:H2O的湿法腐蚀液。

[0052] S5、对腐蚀停止层7底面进行抛光与清洗，然后通过光刻，表面蒸镀或溅射，以及剥离工艺，在腐蚀停止层7底面形成键合金属层8，成为制作好的非硅功能芯片晶圆，如图5所示。为了进一步保证芯片质量，使键合金属层8与腐蚀停止层7形成良好的欧姆接触，还可将当前形成有键合金属层8的晶圆放入退火炉中合金。其中，形成的键合金属层8的材料可以是AuSn，TiPtAu，TiAu或AuGeNi。

[0053] S6、利用包含非硅功能芯片台面与对版标记的光刻版，通过CMOS工艺在一个SOI晶圆(如图6所示，SOI晶圆通常由顶层硅9、中层盒体10和底层硅11组成)的顶层硅9上制作出硅基功能芯片结构与非硅键合区域结构，并在非硅键合台面区域结构中通过光刻，表面蒸镀或溅射，以及剥离工艺，形成键合金属层8。实际操作中，为了使键合金属层8与顶层硅9形成良好的欧姆接触，还可将SOI晶圆放入退火炉中合金。

[0054] S7、利用集成了非硅功能芯片台面、硅基功能芯片结构的版图以及对版标记，将步骤S5中制作好的非硅功能芯片晶圆与当前SOI晶圆在键合托上对准贴合；然后缓慢放下键合托上盖，并与键合托边缘对齐。

[0055] S8、将已放置好贴合后晶圆的键合托放入真空键合设备腔室中，抽真空至10^-1～10^-3Pa，并往腔室充入惰性气体(如氮气)抽真空至10^-3～10^-5Pa；然后阶梯升温并缓慢施加至一定压力，促使两个晶圆的键合金属层8通过范德华力充分结合，最后降温冷却至常温。

[0056] 可以理解的是，为了确保键合在气密条件下完成，无其他气体影响键合的质量与强度，步骤S8中非硅功能芯片与硅基功能芯片的键合在惰性气体氛围且真空环境完成。

[0057] S9、如图7所示，取出键合好的晶圆利用极性溶剂或氧等离子轰击去除顶部的聚合物印章12，并水浴清洗；最后对集成的混合硅基回路测试筛选，通过划片机解离出性能良好芯片。

[0058] 利用本法实现多芯片选区异质集成，不但操作简单、工艺兼容性好、制作成本低、集成度高，而且可适用于各种硅基平台上非硅材料功能器件的有效集成，在光通信、光互连、硅基光电子等领域应用前景广阔。

[0059] 为了更清楚的理解本发明，下面以InP/InAs硅基量子点波分复用激光器芯片为例对上述集成方法作进一步详细说明。

[0060] 步骤1)、如图8所示，在InP衬底上自组织生长多层InAs量子点。具体来说，从N-InP的非硅衬底14依次向上外延出N-InP的缓冲层13，腐蚀停止层7，键合缓冲层6，N型接触层5，下光学限制层16，量子点的有源层3，上光学限制层16’，P-InP型掺杂层17，以及P型接触层2。该外延片的PL谱宽为1.4—2.0um。

[0061] 步骤2)、如图9所示，在量子点外延晶圆上通过多步曝光与刻蚀形成激光器台面与腔面；然后分别在背光端与出光端溅射高反膜与抗反膜；然后，在上述激光器台面上生长的SiO2，通过光刻与刻蚀形成电极通道与隔离层；然后在表面溅射电极层，通过光刻与剥离制作出P型电极1与N型电极4；再将晶圆放入退火炉中合金，使电极与半导体间形成良好的欧姆接触，最终制成共面电极的QD激光器芯片。

[0062] 步骤3)、如图10所示，对制作好的QD激光器的晶圆进行表面清洗，然后在电极面旋涂PDMS溶剂使溶剂完全渗入到腐蚀停止层7。然后将该晶圆放入与其同尺寸的盒子，往里面灌入PDMS溶剂，然后该晶圆放入真空烘烤箱中烘烤使PDMS完全固化，形成PDMS的聚合物印章12。

[0063] 步骤4)、如图10所示，将上述带有PDMS的聚合物印章12的晶圆放入配比为HCL：H2O＝3:1的湿法腐蚀液15中，通过选择性湿法腐蚀工艺去掉晶圆中N-InP的非硅衬底14与N-InP的缓冲层13，直至上面的腐蚀停止层7完全暴露。

[0064] 步骤5)、如图11所示，对腐蚀停止层7底面进行化学抛光与清洗，然后通过光刻，表面热蒸镀以及剥离工艺形成为AuSn的键合金属层8，成为制作好的QD激光器芯片的晶圆。再将当前晶圆放入退火炉合金，使键合金属层8与腐蚀停止层7形成良好的欧姆接触。

[0065] 步骤6)、如图13所示，利用包含激光器对版标记的光刻版(如图17所示)，通过CMOS工艺在SOI(如图12所示)制作出4路的模斑耦合器18，微环滤波器19，MZI调制器20，波分复用器等硅基器件。4路微环滤波器19设计的谐振波长依次为1490nm，1510nm，1530nm，1550nm。同时利用图17所示光刻版，通过CMOS工艺在SOI晶圆的顶层硅9上刻蚀出出激光器键合区域图形21。

[0066] 如图14所示，在SOI晶圆的激光器键合台面中通过光刻，表面蒸镀AuSn以及剥离工艺，形成为AuSn的键合金属层8；然后将SOI晶圆放入退火炉中合金，使为AuSn的键合金属层8与顶层硅9形成良好的欧姆接触。

[0067] 步骤7)、如图15所示，利用如图17所示的版图将步骤5)中制作好的QD激光器芯片的晶圆22与SOI晶圆在键合托上对准贴合，然后缓慢放下下键合托上盖，并与键合托边缘对齐。

[0068] 步骤8)、如图15所示，将以放置好晶圆的键合托放入真空键合设备腔室中，抽真空至10^-2Pa，并往腔室充入氮气抽真空至5*10^-4Pa，然后阶梯升温并缓慢施加压力，促使两张晶圆的键合金属层8通过范德华力充分结合，最后降温冷却至常温。

[0069] 步骤9)、取出键合好的晶圆利用甲苯溶剂或氧等离子轰击去除顶部的PDMS印章，并水浴清洗。最后在整片晶圆上对混合硅基量子点波分复用芯片逐个进行测试筛选，通过划片机解离出如图16所示的性能良好的硅基波分复用发射器芯片。

[0070] 本发明不局限于上述实施方式，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围之内。

[0071] 本说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。