可编程控制器

摘要

本发明提供可编程控制器(10)，设定与是否允许访问第二顺序程序(42)的执行过程中的第一数据存储部(34)的访问相关的访问规则(60)，一边仅访问所述数据存储部(34)一边执行第一顺序程序(40)，另一方面，一边按照设定了的访问规则(60)来访问第一数据存储部(34)以及第二数据存储部(36)一边执行第二顺序程序(42)。

权利要求

1.一种执行多个顺序程序的可编程控制器，其特征在于，该可编程控制器具有：第一数据存储部，其将在第一顺序程序中定义的信号存储器的识别符与状态值对应起来存储；

第二数据存储部，其将在与所述第一顺序程序不同的第二顺序程序中定义的信号存储器的识别符与状态值对应起来存储；

规则设定部，其设定与是否允许对所述第二顺序程序的执行过程中的所述第一数据存储部的访问相关的访问规则，该访问规则对在所述第一顺序程序以及所述第二顺序程序中共同定义的所述识别符赋予了允许访问与该识别符对应起来的所述状态值的属性；以及程序执行部，其一边仅访问所述第一数据存储部一边执行所述第一顺序程序，另一方面，一边按照所述访问规则来访问所述第一数据存储部以及所述第二数据存储部一边执行所述第二顺序程序，所述程序执行部使在所述访问规则中被赋予了允许写入的属性的所述识别符所对应的所述状态值的更新、即在所述第一顺序程序的执行过程中执行所述第一顺序程序导致的更新无效化。

2.根据权利要求1所述的可编程控制器，其特征在于，

所述程序执行部将所述第一顺序程序中的写入命令变更成指定用于识别所述第一数据存储部中未使用区域的识别符的写入命令，其中，所述第一顺序程序中的写入命令用于对在所述访问规则中被赋予了允许写入的属性的所述识别符所对应的所述状态值进行更新。

3.根据权利要求1或2所述的可编程控制器，其特征在于，

所述第二顺序程序是对所述第一顺序程序进行定制而制作出的顺序程序。

说明书

可编程控制器

技术领域

[0001] 本发明涉及执行多个顺序程序的可编程控制器。

背景技术

[0002] 以往，开发了能够执行顺序程序的PLC装置(Programmable Logic Controller；以下还称为“可编程控制器”)。例如，提出了使用一台可编程控制器执行多个顺序程序的装置(参照日本特开2005-025545号公报)。

[0003] 机床的生产商有时与机械交货品一起将用于控制该机械的顺序程序(以下，也称为本程序)提供给用户。此时，用户有独自改变所提供的本程序，想要使用定制(customize)的顺序程序(以下，也称为改变程序)这样的要求。

[0004] 例如，如作为比较例的图7所示，假设如下情况：程序执行部1将执行第一顺序程序2过程中产生的数据存储于第一数据存储部3，将执行第二顺序程序4过程中产生的数据存储于第二数据存储部5。并且，构成为：能够通过共享数据存储部6存储想要在第一顺序程序
2以及第二顺序程序4之间共享的数据(例如，紧急停止信号)。

[0005] 然而，有时在改变第二顺序程序4的一部分时，不仅要变更第二数据存储部5，还不得不将共享数据存储部6中的存储器区域的定义一并变更。结果随着共享数据存储部6的定义变更，不得已要进行第一顺序程序2的变更。

[0006] 这样，为了在本程序与改变程序之间共享数据，只有使用图7所示的一般的数据管理方法，需要对本程序的内容施加变更。即，以数据共享的简易化观点来看，十分具有改良的余地。

发明内容

[0007] 本发明是为了解决上述的问题而完成的，其目的在于提供一种可编程控制器，不对特定的顺序程序的内容施加变更，就能在多个顺序程序之间使部分数据共享化。

[0008] 本发明涉及的可编程控制器是一种执行多个顺序程序的可编程控制器，其具有：第一数据存储部，其将在第一顺序程序中定义的信号存储器的识别符与状态值对应起来存储；第二数据存储部，其将在与所述第一顺序程序(40)不同的第二顺序程序中定义的信号存储器的识别符与状态值对应起来存储；规则设定部，其设定与是否允许对所述第二顺序程序的执行过程中的所述第一数据存储部的访问相关的访问规则；以及程序执行部，其一边仅访问所述第一数据存储部一边执行所述第一顺序程序，另一方面，一边按照由所述规则设定部设定了的所述访问规则来访问所述第一数据存储部以及所述第二数据存储部一边执行所述第二顺序程序。

[0009] 由于以上述方式构成，因此能够确保第一顺序程序的独立性，并且即使是第二顺序程序的执行过程中也能在按照访问规则的范围内访问第一数据存储部(也就是，共享数据的存储区域)。由此，不对第一顺序程序的内容施加变更，就能在多个顺序程序间使一部分数据共享化。

[0010] 此外，关于本发明涉及的可编程控制器，可以是，所述规则设定部对在所述第一顺序程序以及所述第二顺序程序中共同定义的所述信号存储器的每一个识别符，设定被赋予了允许访问所述状态值的属性的所述访问规则。由此，能够对共同定义的每一个信号存储器进行细致的设定。

[0011] 此外，关于本发明涉及的可编程控制器，可以是，在所述第一顺序程序的执行过程中，关于按照所述访问规则被赋予了允许写入的属性的所述信号存储器的识别符，所述程序执行部使所述第一数据存储部的状态值的更新无效化。由此，能够防止由于第二顺序程序的执行结果，而产生第一顺序程序进行的非预期的动作。

[0012] 此外，关于本发明涉及的可编程控制器，可以是，所述第二顺序程序是对所述第一顺序程序进行定制而制作出的顺序程序。能够不考虑与第一顺序程序的整合性，而以高自由度的方式进行定制。

[0013] 根据本发明涉及的可编程控制器，不对特定的顺序程序的内容施加变更，就能在多个顺序程序间使一部分数据共享化。

附图说明

[0014] 从参照附图所说明的以下的实施方式的说明中可以容易明确上述的目的、特征以及优点。

[0015] 图1是本发明的一实施方式中的可编程控制器(PLC装置)的框图。

[0016] 图2是说明图1所示的程序执行部的功能的概念图。

[0017] 图3是例示图2的访问规则的内容的图。

[0018] 图4是表示程序执行部进行的第一动作的图。

[0019] 图5是表示程序执行部进行的第二动作的图。

[0020] 图6是表示程序执行部进行的第三动作的图。

[0021] 图7是对设置了共享数据存储部情况下的程序执行部的动作进行说明的概略图。

具体实施方式

[0022] 以下，列举优选的实施方式，一边参照附图一边对本发明涉及的可编程控制器进行说明。

[0023] [PLC装置10的结构]

[0024] <整体结构>

[0025] 图1是本发明的一实施方式中的可编程控制器(以下，称为PLC装置10)的框图。PLC装置10是按照顺序程序中所决定的顺序或条件来控制与I/O设备12连接的一个或多个机床(未图示)的动作的装置。该PLC装置10包含运算部14、存储部16、输入输出I/F18、连接器20、以及显示部22。

[0026] 输入输出I/F18是能够通信地在PLC装置10连接在与I/O设备12之间的接口。连接器20能够插拔作为外部存储介质的一种方式的存储卡24。显示部22根据由运算部14生成的显示用数据能够提供面向作业员的可视信息。

[0027] 运算部14由CPU(Central Processing Unit)或者MPU(Micro-Processing Unit)处理器构成。运算部14通过读出并执行存储于存储部16的顺序程序(未图示)，能够实现包含程序执行部26与规则设定部28在内的各功能，所述程序执行部26执行多个顺序程序，所述规则设定部28设定顺序程序执行过程中的访问规则60(参照图2以及图3)。

[0028] 存储部16由至少一个易失性或者非易失性的存储器装置构成。存储器装置例如由ROM(Read Only Memory)、RAM(Random Access Memory)、PROM(Programmable ROM)、EEPROM(Electrically Erasable Programmable ROM)、闪存等构成。

[0029] 在本图例中，存储部16包含程序存储部32、第一数据存储部34、以及第二数据存储部36，所述程序存储部32能够存储多个顺序程序，所述第一数据存储部34能够存储与执行第一顺序程序40(图2)有关的数据，所述第二数据存储部36能够存储与执行第二顺序程序42(图2)有关的数据。

[0030] <程序执行部26的结构>

[0031] 图2是说明图1所示的程序执行部26的功能的概略图。程序执行部26择一地或者并列地执行从程序存储部32(图1)读出的多个顺序程序(例如，第一顺序程序40或者第二顺序程序42)。这里，第一顺序程序40是未图示的机床的生产商制作出的程序。此外，第二顺序程序42是作为终端用户的作业者对第一顺序程序40的一部分进行定制而制作出的程序。

[0032] 第一顺序程序40例如使用梯形语言，来描述由多个信号存储器构成的第一梯形图44。以下为了容易说明，仅着眼于构成第一梯形图44的信号存储器中的，识别符为“X0.0”的接点46、识别符为“X2.0”的接点47、以及识别符为“Y0.0”的负载48。

[0033] 第二顺序程序42例如使用梯形语言，来描述由多个信号存储器构成的第二梯形图50。以下为了容易说明，仅着眼于构成第二梯形图50的信号存储器中的，识别符为“X2.0”的接点52、识别符为“Y0.0”的负载53、以及识别符为“Y1.0”的负载54。

[0034] 第一数据存储部34具有：第一存储器区域56，其用于存储执行第一顺序程序40过程中产生的信号(即，信号存储器的状态值)。例如，在接点46、47、负载48都是位组件(bit device)时，在第一存储器区域56内，在对应于识别符的地址存储信号存储器的状态值(1比特单位)。

[0035] 第二数据存储部36具有：第二存储器区域58，其用于存储执行第二顺序程序42过程中产生的信号(即，信号存储器的状态值)。例如，在接点52、负载53、54都是位组件时，在第二存储器区域58内，在对应于识别符的地址存储信号存储器的状态值(1比特单位)。

[0036] 规则设定部28设定访问规则60，所述访问规则60与是否允许对执行第二顺序程序42过程中的第一数据存储部34的访问相关。程序执行部26按照由规则设定部28设定的访问规则60来执行第二顺序程序42。

[0037] 如图3所示，访问规则60是与在第一顺序程序40以及第二顺序程序42中共同定义的信号存储器相关的、表示每一个识别符(地址)的允许属性的表数据。三种允许属性中的“R”表示“允许读出”，“W”表示“允许写入”，“R/W”表示“允许读出和写入”。

[0038] 在本图例中，对“X0002.0”(相当于接点47、52的“X2.0”)以及“D0000-0010”的识别符或者地址赋予允许读出的访问权限。此外，对“R0100”以及“Y0000.0”(相当于负载48、53的“Y0.0”)的识别符或者地址赋予允许写入的访问权限。此外，对“G0008”的识别符或者地址赋予允许读出和写入的访问权限。

[0039] 这样，规则设定部28也可以对在第一顺序程序40以及第二顺序程序42中共同定义的信号存储器(接点47、52或负载48、53)的每一个识别符设定被赋予了允许访问状态值的属性的访问规则60。由此，能够对每一个共同定义的信号存储器进行细致的设定。

[0040] “程序执行部26的动作”

[0041] 接着，参照图4～图6对设定了访问规则60(图3)的程序执行部26(图2)的动作进行说明。

[0042] 图4是表示程序执行部26进行的第一动作的图。本图假设对信号存储器的识别符彼此不一致的数据进行访问的情况。程序执行部26针对没有在访问规则60中列举的“X0.0”一边赋予通常的访问权限(这里是“允许读出和写入”)一边执行第一顺序程序40。另一方面，程序执行部26针对没有在访问规则60中列举的“Y1.0”一边赋予通常的访问权限(这里是“允许读出和写入”)一边执行第二顺序程序42。

[0043] 图5是表示程序执行部26进行的第二动作的图。本图假设对信号存储器的识别符彼此一致的数据(允许读出)进行访问的情况。程序执行部26针对在访问规则60中列举的“X2.0”一边赋予通常的访问权限(这里是“允许读出”)一边执行第一顺序程序40。另一方面，程序执行部26针对在访问规则60中列举的“X2.0”一边赋予按照访问规则60的访问权限(这里是“允许读出”)一边执行第二顺序程序42。

[0044] 图6是表示程序执行部26进行的第三动作的图。本图假设对信号存储器的识别符彼此一致的数据(允许写入)进行访问的情况。程序执行部26针对在访问规则60中列举的“Y0.0”一边使访问权限无效化(设定为“不可写入”)一边执行第一顺序程序40。该情况下，程序执行部26可以代替使对“Y0.0”的写入动作无效化，而是变更写入命令来指定第一存储区域56内的未使用地址，由此能够保持第一顺序程序40的动作的同一性。

[0045] 另一方面，程序执行部26针对在访问规则60中列举的“Y0.0”一边赋予按照访问规则60的访问权限(这里是“允许写入”)一边执行第二顺序程序42。

[0046] 这样，在执行第一顺序程序40的过程中，关于按照访问规则60被赋予了允许写入的属性的信号存储器(负载48)的识别符，程序执行部26可以使第一数据存储部34中的状态值的更新无效化。由此，能够防止由于第二顺序程序42的执行结果，由第一顺序程序40产生非预期的动作。

[0047] [基于PLC装置10的效果]·

[0048] 如上所述，PLC装置10具有：[1]第一数据存储部34，其将在第一顺序程序40中定义的信号存储器(接点46、47、负载48)的识别符与状态值对应起来进行存储；[2]第二数据存储部36，其将在与第一顺序程序40不同的第二顺序程序42中定义的信号存储器(接点52、负载53、54)的识别符与状态值对应起来存储；[3]规则设定部28，其设定与是否允许对第二顺序程序42的执行过程中的第一数据存储部34的访问相关的访问规则60；以及[4]程序执行部26，其一边仅访问第一数据存储部34一边执行第一顺序程序40，另一方面，一边按照设定了的访问规则60来访问第一数据存储部34以及第二数据存储部36一边执行第二顺序程序42。

[0049] 此外，由PLC装置10(计算机)进行的程序执行方法具有以下步骤：[1]第一存储步骤，将第一顺序程序40中定义的信号存储器的识别符与状态值对应起来存储于第一数据存储部34；第二存储步骤，将在与第一顺序程序40不同的第二顺序程序42中定义的信号存储器的识别符与状态值对应起来存储于第二数据存储部36；[3]设定步骤，设定与是否允许对第二顺序程序42的执行过程中的第一数据存储部34的访问相关的访问规则60；[4]执行步骤，一边仅访问第一数据存储部34一边执行第一顺序程序40，另一方面，一边按照设定的访问规则60来访问第一数据存储部34以及第二数据存储部36一边执行第二顺序程序42。

[0050] 由于以上述方式构成，因此能够确保第一顺序程序40的独立性，并且即使在第二顺序程序42的执行过程中也能在按照访问规则60的范围内访问第一数据存储部34(也就是说，共享数据的存储区域)。由此，不对第一顺序程序40的内容施加变更，就能在第一顺序程序40与第二顺序程序42之间使一部分数据共享化。

[0051] 特别优选的是，第二顺序程序42是对第一顺序程序40进行定制而制作出的顺序程序。因为不考虑与第一顺序程序40的整合性，就能够进行高自由度的定制。

[0052] [备注]

[0053] 另外，该发明并非局限于上述的实施方式，在不脱离该发明精神的范围内能够自由变更。或者，也可以在技术上不产生矛盾的范围内将各结构任意组合。

[0054] 例如，在本实施方式中，以程序执行部26执行两个顺序程序的情况为例进行了说明，但是本发明也可以应用于三个以上的顺序程序。