一种半导体器件及其制作方法

摘要

本发明提供一种半导体器件及其制作方法，涉及半导体技术领域。所述方法包括：提供半导体衬底，在所述半导体衬底的表面上形成有栅极结构，在所述栅极结构两侧形成有间隙壁结构；在所述半导体衬底的PMOS区域中形成凹槽，所述凹槽用于外延生长嵌入式硅锗层；在H2气氛下实施高温烘焙处理；实施湿法清洗处理；在所述凹槽中外延生长嵌入式硅锗层。根据本发明，可以有效去除污染物，减少外延生长嵌入式硅锗层时产生的杂质、生长错位问题，提升了FinFET器件的性能和良品率。

权利要求

1.一种半导体器件的制作方法，其特征在于，所述方法包括：提供半导体衬底，在所述半导体衬底的表面上形成有栅极结构，在所述栅极结构两侧形成有间隙壁结构；

在所述半导体衬底的PMOS区域中形成凹槽，所述凹槽用于外延生长嵌入式硅锗层；

在H2气氛下实施高温烘焙处理；

实施湿法清洗处理；

预清洗所述凹槽；

在所述凹槽中外延生长嵌入式硅锗层。

2.如权利要求1所述的方法，其特征在于，所述高温烘焙处理的处理温度为200℃～

1000℃。

3.如权利要求1所述的方法，其特征在于，所述高温烘焙处理的处理时间为10s～

1000s。

4.如权利要求1所述的方法，其特征在于，所述湿法清洗处理采用的清洗液包括SC2、H2SO4、HNO3或HCl。

5.如权利要求1所述的方法，其特征在于，所述湿法清洗处理采用的清洗液包括SC2、SC1或NH3·H2O。

6.如权利要求1所述的方法，其特征在于，在所述半导体衬底的PMOS区域中形成凹槽步骤之前还包括形成覆盖半导体衬底其它区域的氧化物阻挡层的步骤。

7.如权利要求6所述的方法，其特征在于，在所述凹槽中外延生长嵌入式硅锗层的步骤之后还包括去除所述氧化物阻挡层的步骤。

8.如权利要求1所述的方法，其特征在于，所述预清洗采用的清洗液包括稀释的氢氟酸。

9.如权利要求1所述的方法，其特征在于，所述半导体器件为FinFET器件。

说明书

一种半导体器件及其制作方法

技术领域

[0001] 本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法。

背景技术

[0002] 集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到22nm或以下时，来自制造和设计方面的挑战已经导致了三维设计如鳍片场效应晶体管(FinFET)的发展。

[0003] 相对于现有的平面晶体管，所述FinFET器件在沟道控制以及降低浅沟道效应等方面具有更加优越的性能，平面栅极结构设置于所述沟道上方，而在FinFET器件中栅极环绕所述鳍片设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出；同时又更加紧凑，提高了器件的集成度，因此在模拟电路(analog circuits)和静态存储器(SRAMs)中得到广泛应用。

[0004] 现有的形成FinFET器件的制作方法中，嵌入式硅锗工艺经常被采用以提升PMOS部分的性能，形成的硅锗层对PMOS的沟道区施加压应力以提升空穴载流子的迁移率。在实际生产过程中，外延生长嵌入式硅锗层之前，需要对形成的凹槽进行预处理，以确保凹槽的侧壁及底部具有清洁的表面。实施所述预处理之前的凹槽的表面附着有氧、金属、聚合物等污染源，如果这些污染源不加以清除，后续外延生长嵌入式硅锗层时，将会产生诸如杂质、生长错位等问题，严重影响FinFET器件的性能和良品率。

[0005] 因此，针对上述问题，本发明提出了一种新的半导体器件及其制作方法。

发明内容

[0006] 在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

[0007] 为了克服目前存在的问题，本发明实施例一提出一种半导体器件的制作方法。

[0008] 包括步骤：

[0009] 提供半导体衬底，在所述半导体衬底的表面上形成有栅极结构，在所述栅极结构两侧形成有间隙壁结构；

[0010] 在所述半导体衬底的PMOS区域中形成凹槽，所述凹槽用于外延生长嵌入式硅锗层；

[0011] 在H2气氛下实施高温烘焙处理；

[0012] 实施湿法清洗处理；

[0013] 在所述凹槽中外延生长嵌入式硅锗层。

[0014] 进一步，所述高温烘焙处理的处理温度为200℃～1000℃。

[0015] 进一步，所述高温烘焙处理的处理时间为10s～1000s。

[0016] 进一步，所述湿法清洗处理采用的清洗液包括SC2、H2SO4、HNO3或HCl。

[0017] 进一步，所述湿法清洗处理采用的清洗液包括SC2、SC1或NH3·H2O。

[0018] 进一步，在所述半导体衬底的PMOS区域中形成凹槽步骤之前还包括形成覆盖半导体衬底其它区域的氧化物阻挡层的步骤。

[0019] 进一步，在所述凹槽中外延生长嵌入式硅锗层的步骤之后还包括去除所述氧化物阻挡层的步骤。

[0020] 进一步，在所述凹槽中外延生长嵌入式硅锗层的步骤之前还包括预清洗所述凹槽的步骤。

[0021] 进一步，所述预清洗采用的清洗液包括稀释的氢氟酸。

[0022] 进一步，所述半导体器件为FinFET器件。

[0023] 本发明实施例还保护一种采用上述制作方法形成的半导体器件，包括：

[0024] 半导体衬底，在所述半导体衬底的表面上形成有栅极结构，在所述栅极结构两侧形成有间隙壁结构；

[0025] 在所述半导体衬底的PMOS区中形成的凹槽，以及在所述凹槽中外延生长的嵌入式硅锗层。

[0026] 根据本发明，可以有效去除污染物，减少外延生长嵌入式硅锗层时产生的杂质、生长错位问题，提升了FinFET器件的性能和良品率。

附图说明

[0027] 本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

[0028] 附图中：

[0029] 图1A-图1C为根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图；

[0030] 图2为根据本发明示例性实施例一的一种半导体器件的制作方法的示意性流程图。

具体实施方式

[0031] 在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

[0032] 应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

[0033] 应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

[0034] 空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

[0035] 在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

[0036] 为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

[0037] 目前，形成FinFET器件的制作方法中，嵌入式硅锗工艺经常被采用以提升PMOS部分的性能，形成的硅锗层对PMOS的沟道区施加压应力以提升空穴载流子的迁移率。在实际生产过程中，外延生长嵌入式硅锗层之前，需要对形成的凹槽进行预处理，以确保凹槽的侧壁及底部具有清洁的表面。然而，在间隙壁或凹槽的表面上附着的污染物，尤其是金属氧化物很难在所述预清洗步骤中去除，这些污染源不加以清除，后续外延生长嵌入式硅锗层时，将会产生诸如杂质、生长错位等问题，严重影响FinFET器件的性能和良品率。

[0038] 为了解决上述技术问题，本发明提出了一种新的半导体器件的制作方法，包括以下步骤：

[0039] 提供半导体衬底，在所述半导体衬底的表面上形成有栅极结构，在所述栅极结构两侧形成有间隙壁结构；

[0040] 在所述半导体衬底的PMOS区域中形成凹槽，所述凹槽用于外延生长嵌入式硅锗层；

[0041] 在H2气氛下实施高温烘焙处理；

[0042] 实施湿法清洗处理；

[0043] 在所述凹槽中外延生长嵌入式硅锗层。

[0044] 所述高温烘焙处理的处理温度为200℃～1000℃。所述高温烘焙处理的处理时间为10s～1000s。所述湿法清洗处理采用的清洗液包括SC2、H2SO4、HNO3或HCl。所述湿法清洗处理采用的清洗液包括SC2、SC1或NH3·H2O。

[0045] 根据本发明，在H2气氛下实施高温烘焙处理可以还原金属氧化物中的金属，所述金属进而可以被后续实施的湿法清洗处理有效的去除，减少了外延生长嵌入式硅锗层时产生的杂质、生长错位问题，提升了FinFET器件的性能和良品率。

[0046] [实施例一]

[0047] 参照图1A-图1C，其中示出了根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图。

[0048] 根据本发明实施例一，本发明的半导体器件的制作方法具体包括以下步骤：

[0049] 首先，提供半导体衬底100，在本发明中所述半导体衬底100可以是以下所提到的材料中的至少一种：单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为一个实例，半导体衬底100的构成材料选用单晶硅。

[0050] 在半导体衬底100中还形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构，隔离结构将半导体衬底100分为NMOS区和PMOS区，为了简化，图示中仅示出PMOS区。对于PMOS区而言，所述阱结构为N阱，并且在形成栅极结构之前，可以对整个N阱进行一次小剂量硼注入，用于调整PMOS的阈值电压Vth。在半导体衬底100中还形成有各种阱(well)结构，为了简化，图示中予以省略。作为一个实例，半导体衬底100中的隔离结构为浅沟槽隔离(STI)结构。

[0051] 在半导体衬底100上形成有栅极结构101，作为示例，栅极结构101包括自下而上依次层叠的栅极介电层101a、栅极材料层101b和栅极硬掩蔽层101c。栅极介电层101a包括氧化物层，例如二氧化硅(SiO2)层。栅极材料层101b包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨(W)、镍(Ni)或钛(Ti)；导电性金属氮化物层包括氮化钛(TiN)层；导电性金属氧化物层包括氧化铱(IrO2)层；金属硅化物层包括硅化钛(TiSi)层。栅极硬掩蔽层101c包括氧化物层、氮化物层、氮氧化物层和无定形碳中的一种或多种，其中，氧化物层的构成材料包括硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、正硅酸乙酯(TEOS)、未掺杂硅玻璃(USG)、旋涂玻璃(SOG)、高密度等离子体(HDP)或旋涂电介质(SOD)；氮化物层包括氮化硅(Si3N4)层；氮氧化物层包括氮氧化硅(SiON)层。栅极介电层101a、栅极材料层101b以及栅极硬掩蔽层101c的形成方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。

[0052] 此外，在半导体衬底100上还形成有位于栅极结构101两侧且紧靠栅极结构101的间隙壁结构102。其中，间隙壁结构102可以包括至少一氧化物层和/或氮化物层。在形成有间隙壁结构102之前，还包括LDD注入以在源/漏区形成轻掺杂漏(LDD)结构及Halo注入以调节阈值电压Vt和防止源/漏耗尽层的穿通。

[0053] 接下来，形成覆盖半导体衬底其它区域的氧化物阻挡层。在形成PMOS区域中用于外延生长嵌入式硅锗层的凹槽前，需要先形成覆盖半导体衬底其它区域的氧化物阻挡层。氧化物阻挡层的形成方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。作为一个实例，所述氧化物阻挡层为氧化硅层。

[0054] 接下来，如图1B所示，在位于PMOS区的间隙壁结构102之间或者间隙壁结构102和浅沟槽隔离结构之间的半导体衬底100中形成凹槽103。为了有效缩短器件沟道的长度，满足器件尺寸按比例缩小的要求，凹槽103的截面形状通常为∑状。作为示例，形成所述∑状凹槽的工艺步骤包括：先采用各向异性的干法蚀刻形成U形凹槽，蚀刻气体包括HBr、Cl2、He和O2，不含有氟基气体；再蚀刻所述U形凹槽，以形成所述∑状凹槽，采用湿法蚀刻工艺实施所述蚀刻，利用湿法蚀刻的蚀刻剂在半导体衬底100的构成材料的不同晶向上的蚀刻速率不同的特性(100晶向和110晶向的蚀刻速率高于111晶向的蚀刻速率)，扩展蚀刻所述U形凹槽以形成所述∑状凹槽。作为示例，所述湿法蚀刻的腐蚀液为四甲基氢氧化铵溶液，温度为30℃-60℃，持续时间依据所述∑状凹槽的期望尺寸而定，一般为100s-300s。

[0055] 接下来，对所述半导体衬底100和凹槽103在氢气氛围下实施高温烘焙处理，以去除在间隙壁或凹槽的表面上附着的污染物，尤其是金属氧化物。所述氢气与所述金属氧化物发生氧化还原反应将所述难以清洗去除的金属氧化物转化为易于清洗去除的金属。作为一个实例，所述高温烘焙处理的处理温度为200℃-1000℃，处理时间为10s-1000s。

[0056] 接下来，对所述半导体衬底100和凹槽103实施湿法清洗处理，以去除半导体衬底100表面的金属污染物。所述湿法清洗处理采用的清洗液包括SC2、H2SO4、HNO3、HCl、SC1或NH3·H2O。所述SC2清洗液为2号标准清洗液，其为HCl、H2O2、H2O的混合物。作为一个实例，所述SC2清洗液由HCl：H2O2：H2O＝1:1:5组成。所述SC1清洗液为1号标准清洗液，其为NH3·H2O、H2O2、H2O的混合物。

[0057] 接下来，对所述凹槽103实施预清洗处理，以去除污染物或氧化物。作为一个实例，可以采用HF：H2O＝1：100的溶液对凹槽103实施DHF清洗处理。

[0058] 接下来，如图1C所示，采用选择性外延生长工艺形成嵌入式硅锗层104，以完全填充凹槽103。作为示例，嵌入式硅锗层104的锗含量(锗原子百分比)为5-30％，需要说明的是，形成的嵌入式硅锗层104可以掺杂硼。所述选择性外延生长工艺可以采用低压化学气相沉积、等离子体增强化学气相沉积、超高真空化学气相沉积、快速热化学气相沉积和分子束外延中的一种。作为一个实例，所述选择性外延生长工艺的硅源包括硅烷、乙硅烷、二氯硅烷等，锗源包括锗烷等，硼源包括乙硼烷等，硅源气体的流量为5sccm-500sccm，锗源气体的流量为5sccm-500sccm，硼源气体的流量为5sccm-500sccm，温度为400℃-900℃。

[0059] 在实施所述选择性外延生长工艺之前，可以在凹槽103的侧壁和底部形成籽晶层。所述籽晶层可以为具有低锗含量的硅锗层。另外，由于需要为随后将要形成的嵌入式硅锗层留出足够的空间，所以形成的籽晶层不能太厚，以防填满整个凹槽103。实施所述选择性外延生长工艺之后，可以在嵌入式硅锗层104的顶部形成帽层。作为一个实例，采用原位外延生长工艺形成所述帽层，即形成所述帽层所采用的外延生长工艺与形成嵌入式硅锗层所采用的外延生长工艺在同一个反应腔室中进行。作为一个实例，所述帽层的构成材料可以是硅或者锗硅。

[0060] 接下来，去除所述氧化物阻挡层。氧化物阻挡层的去除方法可以采用本领域技术人员所常用的任何技术，例如湿法刻蚀或干法刻蚀。湿蚀刻法能够采用氢氟酸溶液，例如缓冲氧化物蚀刻剂(buffer oxide etchant(BOE))或氢氟酸缓冲溶液(buffer solution of hydrofluoric acid(BHF))。干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。作为一个实例，使用缓冲氧化物蚀刻剂去除所述氧化物阻挡层。

[0061] 至此，完成了根据本发明示例性实施例一的方法实施的工艺步骤。根据本发明，在H2气氛下实施高温烘焙处理可以还原金属氧化物中的金属，所述金属进而可以被后续实施的湿法清洗处理有效的去除，减少了外延生长嵌入式硅锗层时产生的杂质、生长错位问题，提升了FinFET器件的性能和良品率。

[0062] 参照图2，其中示出了根据本发明示例性实施例一的方法依次实施的步骤的流程图，用于简要示出制造工艺的流程。

[0063] 在步骤201中，提供半导体衬底，在所述半导体衬底的表面上形成有栅极结构，在所述栅极结构两侧形成有间隙壁结构；

[0064] 在步骤202中，在所述半导体衬底的PMOS区域中形成凹槽，所述凹槽用于外延生长嵌入式硅锗层；

[0065] 在步骤203中，在H2气氛下实施高温烘焙处理；

[0066] 在步骤204中，实施湿法清洗处理；

[0067] 在步骤205中，在所述凹槽中外延生长嵌入式硅锗层。

[0068] [实施例二]

[0069] 下面结合附图1C，对本发明实施例提供的半导体器件的结构进行描述。

[0070] 如图1C所示，本发明提供的半导体器件的结构包括半导体衬底100；在所述半导体衬底的表面上形成有隔离结构，在所述半导体衬底上形成有栅极结构101，在每个所述栅极结构两侧形成有间隙壁结构102；在所述半导体衬底的PMOS区中形成的凹槽，以及在所述凹槽中外延生长的嵌入式硅锗层104。

[0071] 上述半导体器件可以采用上述实施例一的半导体器件的制作方法制得。作为一个实例，所述半导体衬底100可包括任何半导体材料，此半导体材料可包括但不限于：单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)。半导体衬底100包括各种隔离结构，例如浅沟槽隔离(STI)结构。在半导体衬底100上形成有若干间隔的栅极结构101，作为示例，栅极结构101包括自下而上依次层叠的栅极介电层101a、栅极材料层101b和栅极硬掩蔽层101c。栅极介电层101a、栅极材料层101b以及栅极硬掩蔽层101c的形成方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。在半导体衬底100上还形成有位于栅极结构101两侧且紧靠栅极结构101的间隙壁结构102。其中，间隙壁结构102可以包括至少一氧化物层和/或氮化物层。

[0072] 根据本发明实施例提供的半导体器件的结构，在半导体层形成用于外延生产硅锗层的凹槽，对凹槽进行氢气气氛下的高温烘焙处理和清洗处理，然后外延生长嵌入式硅锗层，可以有效减少外延生长嵌入式硅锗层时产生的杂质、生长错位问题，提升FinFET器件的性能和良品率。

[0073] 本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。