本发明提供一种双级隔离式以太网双冗余通信系统，包括依次连接的主控制器单元、前级隔离变换单元、以太网控制器单元、末级隔离变换单元、数据网络传输线缆和用户接口单元。该系统包括两路独立的以太网外围电路，可实现冗余切换功能，即一路故障或线路受损时，自动切换到另一路，保证系统与外界设备通信时数据的可靠性。本发明特别适用于通信距离远、通信精度要求高、现场工作环境中电磁干扰强的场合，如舰船综合电力能量管理系统、分布式变电站、电力电子变换装置和工业现场监控系统等复杂工作环境。
1.一种双级隔离式以太网双冗余通信系统，其特征在于：包括主控制器单元(1)、前级隔离变换单元(2)、以太网控制器单元(3)、末级隔离变换单元(4)、数据网络传输线缆(5)和用户接口单元(6)；
所述前级隔离变换单元(2)包括两个互相独立的前级隔离变换电路，分别为第一前级隔离变换电路(2-1)和第二前级隔离变换电路(2-2)；所述以太网控制器单元(3)包括两个互相独立的以太网控制电路，分别为第一以太网控制电路(3-1)和第二以太网控制电路(3-
2)，所述末级隔离变换单元(4)包括两个独立的末级隔离变换电路，分别为第一末级隔离变换电路(4-1)和第二末级隔离变换电路(4-2)；
主控制器单元(1)分别与第一前级隔离变换电路(2-1)和第二前级隔离变换电路(2-2)连接，第一前级隔离变换电路(2-1)、第一以太网控制电路(3-1)、第一末级隔离变换电路(4-1)依次连接，第二前级隔离变换电路(2-2)、第二以太网控制电路(3-2)、第二末级隔离变换电路(4-2)依次连接，第一末级隔离变换电路(4-1)、第二末级隔离变换电路(4-2)分别与数据网络传输线缆(5)连接，数据网络传输线缆(5)与用户接口单元(6)连接；
主控制器单元(1)、第一前级隔离变换电路(2-1)、第一以太网控制电路(3-1)、第一末级隔离变换电路(4-1)、数据网络传输线缆(5)、用户接口单元(6)构成一路以太网系统；主控制器单元(1)、第二前级隔离变换电路(2-2)、第二以太网控制电路(3-2)、第二末级隔离变换电路(4-2)、数据网络传输线缆(5)与用户接口单元(6)构成另一路以太网系统；将两路以太网系统连接于不同的IP地址，它们同时采集同一设备的数据，在系统正常工作时，一路以太网与上位机正常连接并传送数据，另一路以太网连接但不通信且处于热备份状态。
2.根据权利要求1所述的一种双级隔离式以太网双冗余通信系统，其特征在于：所述主控制器单元(1)、前级隔离变换单元(2)、以太网控制器单元(3)、末级隔离变换单元(4)均采用芯片实现；
所述第一前级隔离变换电路(2-1)经由接线端子T1～T7与主控制器单元(1)相连；所述第一前级隔离变换电路(2-1)经由接线端子T15～T21与第一以太网控制电路(3-1)相连；
所述第二前级隔离变换电路(2-2)经由接线端子T8～T14与主控制器单元(1)相连；所述前级隔离变换电路(2-2)经由接线端子T22～T28与第二以太网控制电路(3-2)相连；
所述第一以太网控制电路(3-1)经由接线端子T29～T34与第一末级隔离变换电路(4-1)相连；所述第二以太网控制电路(3-2)经由接线端子T35～T40与第二末级隔离变换电路(4-
3.根据权利要求2所述的一种双级隔离式以太网双冗余通信系统，其特征在于：所述主控制器单元(1)利用芯片A1作为CPU，芯片A1的型号为STM32F417，该芯片上3个SPI中的第一和第二个SPI分别与以太网控制器单元(3)中的两片单独的以太网控制器芯片W5500进行交互信息；
第一个SPI的四根信号线分别为：SPI_CLK1、SPI_MOSI1、SPI_MISO1、SPI_NSS1；第二个SPI的四根信号线分别为：SPI_CLK2、SPI_MOSI2、SPI_MISO2、SPI_NSS2；
上述SPI的八根信号线所对应的STM32F417的管脚分别为：第41脚对应SPI_CLK1、第43脚对应SPI_MOSI1、第42脚对应SPI_MISO1、第40脚对应SPI_NSS1、第74脚对应SPI_CLK2、第
76脚对应SPI_MOSI2、第75脚对应SPI_MISO2、第73脚对应SPI_NSS2；
主控制器单元(1)的芯片A1的第41脚经由接线端子T1，与前级隔离变换单元(2)中的第一前级隔离变换电路(2-1)的第3脚相连；芯片A1的第43脚经由接线端子T2，与前级隔离变换单元(2)中的第一前级隔离变换电路(2-1)的第4脚相连；芯片A1的第42脚经由接线端子T3，与前级隔离变换单元(2)中的第一前级隔离变换电路(2-1)的第5脚相连；芯片A1的第40脚经由接线端子T4，与前级隔离变换单元(2)中的第一前级隔离变换电路(2-1)的第6脚相连；
芯片A1的第44脚经由接线端子T5，与前级隔离变换单元(2)中的第一前级隔离变换电路(2-
1)的第7脚相连；芯片A1的第45脚经由接线端子T6，与前级隔离变换单元(2)中的第一前级隔离变换电路(2-1)的第8脚相连；芯片A1的第46脚经由接线端子T7，与前级隔离变换单元(2)中的第一前级隔离变换电路(2-1)的第9脚相连；主控制器单元(1)的芯片A1的第74脚经由接线端子T8，与前级隔离变换单元(2)中的第二前级隔离变换电路(2-2)的第3脚相连；芯片A1的第76脚经由接线端子T9，与前级隔离变换单元(2)中的第二前级隔离变换电路(2-2)的第4脚相连；芯片A1的第75脚经由接线端子T10，与前级隔离变换单元(2)中的第二前级隔离变换电路(2-2)的第5脚相连；芯片A1的第73脚经由接线端子T11，与前级隔离变换单元(2)中的第二前级隔离变换电路(2-2)的第6脚相连；芯片A1的第77脚经由接线端子T12，与前级隔离变换单元(2)中的第二前级隔离变换电路(2-2)的第7脚相连；芯片A1的第78脚经由接线端子T13，与前级隔离变换单元(2)中的第二前级隔离变换电路(2-2)的第8脚相连；芯片A1的第79脚经由接线端子T14，与前级隔离变换单元(2)中的第二前级隔离变换电路(2-2)的第9脚相连。
4.根据权利要求3所述的一种双级隔离式以太网双冗余通信系统，其特征在于：所述芯片A1的第44脚即GPIO管脚充当RET1，对以太网控制器单元(3)中的第一以太网控制电路(3-
1)进行复位操作；芯片A1的第77脚即GPIO管脚充当RET2，对以太网控制器单元(3)中的第二以太网控制电路(3-2)进行复位操作；
以太网控制器单元(3)中的第一以太网控制电路(3-1)中的中断信号INT1回传给芯片A1的第45脚即GPIO管脚；以太网控制器单元(3)中的第二以太网控制电路(3-2)中的中断信号INT2回传给芯片A1的第78脚即GPIO管脚；
以太网控制器单元(3)中的第一以太网控制电路(3-1)中的全双工指示信号DUPLED1回传给芯片A1的第46脚即GPIO管脚；以太网控制器单元(3)中的第二以太网控制电路(3-2)中的全双工指示信号DUPLED2回传给芯片A1的第79脚即GPIO管脚。
5.根据权利要求3所述的一种双级隔离式以太网双冗余通信系统，其特征在于：所述主控制器单元(1)的芯片A1的第105脚、第109脚、第110脚、第133脚和第25脚接编程接口J1；芯片A1的第138脚接电阻R1的一端，电阻R1的另一端接地线GND1；芯片A1的第6脚接电源UDD，芯片A1的第6脚接电容C1的一端，电容C1的另一端接地线GND1；芯片A1的第33脚接电感L1的一端，电感L1的另一端接电源US1+；芯片A1的第33脚同时接电容C3的正极，电容C3的负极接地线GND1；电容C2的一端与芯片A1的第33脚相连，电容C2的另一端接地线GND1；芯片A1的第31脚接地线GND1；芯片A1的第121脚接电源US1+，电容C4的一端与芯片A1的第121脚相连，电容C4的另一端接地线GND1；芯片A1的第23脚接电容C5的一端，电容C5的另一端接地线GND1；芯片A1的第24脚接电阻R2的一端，电阻R2的另一端接电容C6的一端，电容C6的另一端接地线GND1；
晶振Y1的外壳接地线GND1，晶振Y1的一端接芯片A1的第23脚，晶振Y1的另一端接电容C6的一端，电容C6的另一端接地线GND1；芯片A1的第106脚接电容C7的一端，电容C7的另一端接地线GND1；芯片A1的第71脚接电容C8的一端，电容C8的另一端接地线GND1；芯片A1的第143脚接电容C9的一端，电容C9的另一端接地线GND1；芯片A1的第143脚接电感L2的一端，电感L2的另一端接电源US1+；电容C10的一端接电源US1+，电容C10的另一端接地线GND1；芯片A1的第8脚接电容C11的一端，电容C11的另一端接地线GND1；芯片A1的第9脚接电容C12的一端，电容C12的另一端接地线GND1；晶振Y2的一端接芯片A1的第8脚，晶振Y2的另一端接芯片A1的第9脚；芯片A1的第120脚接地线GND1。
6.根据权利要求3所述的一种双级隔离式以太网双冗余通信系统，其特征在于：所述第一前级隔离变换电路(2-1)采用芯片A2实现，A2的第3脚与主控制器单元(1)的接线端子T1相连；芯片A2的第4脚与主控制器单元(1)的接线端子T2相连；芯片A2的第5脚与主控制器单元(1)的接线端子T3相连；芯片A2的第6脚与主控制器单元(1)的接线端子T4相连；芯片A2的第7脚与主控制器单元(1)的接线端子T5相连；芯片A2的第8脚与主控制器单元(1)的接线端子T6相连；芯片A2的第9脚与主控制器单元(1)的接线端子T7相连；芯片A2的第1脚接电源US1+；电容C13的一端接A2的第1脚，电容C13的另一端接芯片A2的第2脚；芯片A2的第2脚接地线GND1；
芯片A2的第10脚与地线GND1相连；芯片A2的第11脚与地线GND2相连；芯片A2的第19脚与地线GND2相连；芯片A2的第19脚与电容C14的一端相连，电容C14的另一端与电源US2+相连；芯片A2的第20脚与电源US2+相连；芯片A2的第12脚与以太网控制器单元(3)的接线端子T21相连；芯片A2的第13脚与以太网控制器单元(3)的接线端子T20相连；芯片A2的第14脚与以太网控制器单元(3)的接线端子T19相连；芯片A2的第15脚与以太网控制器单元(3)的接线端子T18相连；芯片A2的第16脚与以太网控制器单元(3)的接线端子T17相连；芯片A2的第17脚与以太网控制器单元(3)的接线端子T16相连；芯片A2的第18脚与以太网控制器单元(3)的接线端子T15相连。
7.根据权利要求5所述的一种双级隔离式以太网双冗余通信系统，其特征在于：所述第一以太网控制电路(3-1)采用芯片A3实现，芯片A3的第33脚经由接线端子T15与前级隔离变换单元(2)相连，芯片A3的第35脚经由接线端子T16与前级隔离变换单元(2)相连，芯片A3的第34脚经由接线端子T17与前级隔离变换单元(2)相连，芯片A3的芯片第32脚经由接线端子T18与前级隔离变换单元(2)相连，芯片A3的第37脚经由接线端子T19与前级隔离变换单元(2)相连，芯片A3的第36脚经由接线端子T20与前级隔离变换单元(2)相连，芯片A3的第26脚经由接线端子T21与前级隔离变换单元(2)相连；
芯片A3的第4脚同时连接电容C16的正极和电容C15的一端，电容C16的负极与地线GND2相连，电容C15的另一端与地线GND2相连；芯片A3的第4脚、第8脚、第11脚、第15脚、第17脚和第
21脚同时与电源US2+相连；芯片A3的第3脚、第9脚、第14脚、第16脚和第19脚同时与地线GND2相连；芯片A3的第10脚与电阻R3的一端相连，电阻R3的另一端与地线GND2相连；芯片A3的第
20脚同时连接电容C17的正极和电容C18的一端，电容C17的负极与地线GND2相连，电容C18的另一端与地线GND2相连；芯片A3的第22脚与电容C19的一端相连，电容C19的另一端与地线GND2相连；芯片A3的第28脚同时连接电容C21的正极和电容C20的一端，电容C21的负极与地线GND2相连，电容C20的另一端与地线GND2相连；芯片A3的第30脚与地线GND2相连；芯片A3的第23脚、第38脚、第39脚、第40脚、第41脚和第42脚同时与地线GND2相连；芯片A3的第48脚与地线GND2相连；在以太网控制电路(3-2)中，经由接线端子T22～T28与前级隔离变换电路(2-2)相连，以传送信号；
芯片A3的第1脚经由接线端子T29与末级隔离变换单元(4)相连，芯片A3的第2脚经由接线端子T30与末级隔离变换单元(4)相连，芯片A3的第5脚经由接线端子T31与末级隔离变换单元(4)相连，芯片A3的第6脚经由接线端子T32与末级隔离变换单元(4)相连，以太网控制电路(3-1)的芯片A3的第24脚经由接线端子T33与末级隔离变换单元(4)相连，以太网控制电路(3-1)的芯片A3的第25脚经由接线端子T34与末级隔离变换单元(4)相连；以太网控制电路(3-2)经由接线端子T35～T40与末级隔离变换单元(4)相连，以传送信号。
8.根据权利要求7所述的一种双级隔离式以太网双冗余通信系统，其特征在于：所述第一末级隔离变换电路(4-1)采用芯片A4实现，A4的第4脚经由接线端子T29与以太网控制器单元(3-1)相连；芯片A4的第3脚经由接线端子T30与以太网控制器单元(3-1)相连；芯片A4的第
8脚经由接线端子T31与以太网控制器单元(3-1)相连；芯片A4的第7脚经由接线端子T32与以太网控制器单元(3-1)相连；芯片A4的第2脚经由接线端子T33与以太网控制器单元(3-1)相连；芯片A4的第11脚经由接线端子T34与以太网控制器单元(3-1)相连。
9.根据权利要求8所述的一种双级隔离式以太网双冗余通信系统，其特征在于：所述第一末级隔离变换电路(4-1)经由网卡接口RJ45通过接线端子T41与数据网络传输线缆(5)相连，数据网络传输线缆(5)经由接线端子T43与用户接口单元(6)相连；所述第二末级隔离变换电路(4-2)经由网卡接口RJ45通过接线端子T42与数据网络传输线缆(5)相连，数据网络传输线缆(5)经由接线端子T44与用户接口单元(6)相连。
一种双级隔离式以太网双冗余通信系统
技术领域
[0001] 本发明属于嵌入式技术领域，具体涉及一种双级隔离式以太网双冗余通信系统。
背景技术
[0002] 经过近百年特别是近几十年来的探索和实践，世界各国海军已经达成共识：未来舰船电力系统的一个重要发展方向是综合电力系统(Integrated Power System：IPS)。舰船综合电力系统以“模块化、集成化”的思想，简化了舰船动力系统的结构，为舰载高能武器提供了能量保障，大大提升了舰船的机动性、隐蔽性和生命力。
[0003] 随着舰船电力系统的电气化水平的不断提高，舰船对供电质量、可靠性和生命力提出了更高的技术要求，迫切需要通过智能化手段实现系统的合理和优化运行，智能化是未来舰船综合电力系统的重要特征之一。实时通信技术是舰船获取设备信息实现智能化必不可少的技术手段。通过通信系统实时获取舰用设备各个健康状态和现场工况信息，是决策系统给出正确决策的先决条件，这势必成为实现舰船电力系统安全、合理、优化运行的技术基础。
[0004] 研究与运行实践表明，常规的现场总线通信方式因其带宽窄、实时性差、可靠性不高，已经无法满足综合电力系统“井喷式”增长的信息交换的需求。其原因主要体现在以下几个方面：
[0005] (1)舰船综合全电力推进系统包括：发电、输电、配电、变电、拖动、推进、储能、监控和电力管理等诸多功能，因此，舰船综合全电力推进系统发电机不仅要向推进电动机供电，也需提供电能给舰船电网，满足舰船其它设备的用电和生活用电，而电力系统容量有限，舰船设备分布密集。这是由于这些多系统多功能的复杂性，势必也带来了严重的电磁兼容问题，这会对通信设备是否正常工作带来威胁；
[0006] (2)电力推进舰船在航行过程中，受到风、浪及海流等多种随机不确定因素的干扰，进而带来舰船的输出功率与负载功率之间不平衡，甚至出现欠压、过压等恶劣情况，这会对通信设备造成严重损害；
[0007] (3)舰船数据采集设备工作环境复杂多变，由于传输距离、现场状况等诸多因素的影响，可能导致传输通道中断，比如网络堵塞、网线断开、网络接口连接器松动、网络接口硬件电路故障等，造成网络实时性和可靠性降低，甚至网络不能正常工作。
[0008] 针对上述这些情况，迫切需要将成熟的、可靠性高的、实时性强的以太网技术应用于舰船综合电力信息系统中。急需设计出适应于舰船内部环境的通信系统，以提高舰船内部信息交换的效率和可靠性。
[0009] 目前，串行外设接口(Serial Peripheral Interface：SPI)作为以太网技术的典型代表技术，只需要一根同轴电缆线，连线简单，传输距离长，目前得到广泛应用。SPI是由一个主设备和一个或多个从设备组成，主设备启动一个与从设备的同步通讯，从而完成数据的交换。SPI接口一般由4根信号线组成：
[0010] (1)NSS片选信号(有的单片机上也称为NSS)：
[0011] (2)SCLK时钟信号线；
[0012] (3)MOSI数据线(主机输出从机输入)；
[0013] (4)MISO数据线(主机输入从机输出)。
[0014] 当然，也有的SPI设备/器件的接口信号按照如下方式进行定义：
[0015] (1)NSS：片选信号，从设备使能信号，由主设备控制；
[0016] (2)SDO：数据输出信号，主设备数据输入，从设备数据输出；
[0017] (3)SDI：数据输入信号，主设备数据输出，从设备数据输入；
[0018] (4)SCLK：时钟信号，由主设备产生。
[0019] 其中，NSS是控制芯片是否被选中的，也就是说NSS决定了唯一的与主设备通信的从设备。如没有NSS信号，则只能存在一个从设备，主设备通过产生移位时钟信号来发起通讯。这就允许在同一总线上连接多个SPI设备成为可能。通讯时主机的数据由MISO输入、由MOSI输出。输入的数据在时钟的上升或下降沿被采样，输出数据在紧接着的下降或上升沿被发出(具体由SPI的时钟相位和极性的设置而决定)。
[0020] 鉴于STM32F417系列微控制器，具有与本发明密切相关的如下优点：
[0021] (1)3个串行外设接口(SPI)，它们可运行到42Mbits/s；
[0022] (2)由于STM32F417集成了单周器DSP指令和FPU(floating point unit：浮点单元)，168MHz的高速性能，使得数字信号控制器应用和快速的产品开发达到了新的水平，提升控制算法的执行速度和代码效率，可以进行一些复杂的计算和控制；
[0023] (3)STM32F4系列有多重AHB总线矩阵和多通道DMA，支持程序执行和数据传输并行处理，数据传输速率非常快；
[0024] (4)STM32F4系列引脚和软件兼容于当前的STM32F2系列产品。
[0025] 况且W5500作为一款全硬件TCP/IP嵌入式以太网控制器，为嵌入式系统提供了更加简易的互联网连接方案。因为它具有如下显著优势：
[0026] (1)片内集成了TCP/IP协议栈，10/100M以太网数据链路层(MAC)及物理层(PHY)，使得用户使用单芯片就能够在他们的应用中拓展网络连接；
[0027] (2)内嵌32K字节片上缓存以供以太网包处理。用户只需要一些简单的Socket编程就能实现以太网应用。这将会比其它嵌入式以太网方案更加快捷、简便。用户可以同时使用8个硬件Socket独立通讯。
[0028] 因此，借助W5500这款硬件TCP/IP协议的以太网控制器，ARM处理器可以通过SPI接口，非常简单地实现Internet网络连接。相比而言，在嵌入式领域，一般以太网设计实现方法相对复杂，其中物理层和数据链路层由芯片硬件实现，其它层由软件来实现，这对于CPU中RAM空间有限，移植相关协议栈有很大的限制。
[0029] 不过，在运行实践中发现，如果不采取必要的措施，单单是基于以太网构建的通信系统，其可靠性和信息传输精度，将难以达到舰船综合电力系统对信息交换的技术要求。
发明内容
[0030] 本发明的目的在于克服上述现有技术的不足之处，构建了基于W5500以太网控制器的隔离式以太网双冗余通信系统，即本通信系统将两路以太网连接于不同的IP地址，它们同时采集同一设备的数据。在系统正常工作时，一路以太网与上位机正常连接并传送数据，另一路以太网连接但不通信且处于热备份状态。所谓热备份，是指两路以太网都处于正常连接状态，一路以太网作为工作通信，另一路以太网作为备用通信，只连接而不通信数据。当工作以太网通信出现故障后，备用的一路立即开放、执行数据通信。为了提高其在复杂电磁环境通信的准确性、可靠性和安全性，利用ADI公司的 芯片级变压器技术，对CLK、MOSI、MISO和NSS(有文献也写作SS或者CS)这四路SPI总线信号，进行数字隔离，它们具有低传播延迟特性、可支持最高17MHz的SPI时钟速率等特点。
[0031] 因此，本发明提供一种双级隔离式以太网双冗余通信系统，即两路独立的以太网外围电路，再通过软件实现冗余切换功能，即一路故障或线路受损时，自动切换到另一路，保证系统与外界设备通信时的数据可靠性。它特别适用于通信距离远、通信精度要求高、现场工作环境中电磁干扰强的场合，如舰船综合电力能量管理系统、分布式变电站、电力电子变换装置和工业现场监控系统等复杂工作环境。
[0032] 本发明采用高性能、低成本且广泛应用于嵌入式系统中的ARM(以STM32F417为例)充当CPU(如前所述，其它如DSP、FPGA以及其它单片机等，均可以充当此用途的CPU)。选择ARM中的3个SPI中的任何2个SPI与外围以太网控制器芯片W5500进行交互信息，构建以太网双冗余通信系统。将ARM和W5500控制器的优点集成一体，充分提高通信系统的便捷性和可靠性。与此同时，还借助SPI优化处理的SPIsolatorTM数字隔离器，对SPI信号通道进行数字隔离，既可以保证SPI的实时性和可靠性要求，还确保能够具有超过25kV/μs的高共模瞬变抗扰度能力，以适应类似于舰船综合电力系统之类的具有复杂电磁环境的工作场合。
[0033] 由于采取了双级隔离方式且构建了双通道以太网冗余通信系统，具有较高的抗干扰能力和可靠性，能够有效地检测和定位故障并及时地切换到备用网络，确保信息在现场传输的实时性。该通信系统在舰船综合电力能量管理系统、分布式变电站、电力电子变换装置和工业现场监控系统等对实时数据具有非常高的要求的场合中使用。
[0034] 为达到上述目的，本发明采用的技术方案是：一种双级隔离式以太网双冗余通信系统，包括主控制器单元、前级隔离变换单元、以太网控制器单元、末级隔离变换单元、数据网络传输线缆和用户接口单元共计六个组成部分。现将各组成部分说明如下：
[0035] (1)主控制器单元，是利用ARM(以STM32F417为例，当然也可以采取其它如DSP、FPGA以及其它单片机等)充当CPU，借助它的3个SPI中的任何2个SPI与外围以太网控制器芯片W5500交互信息；
[0036] (2)前级隔离变换单元，是将主控制器单元和电平转换单元所在的地线与后续处理电路的地线分隔开，使得隔离电路的原方与副方电路之间没有电的直接连接，防止它们之间因有电的连接而引起干扰，特别是在具有复杂电磁环境的舰船综合电力能量管理系统中，更是容易产生干扰，耦合到各个通道中去；
[0037] (3)以太网控制器单元，以全硬件TCP/IP嵌入式以太网控制器作为数据交互的控制核心，它集成了TCP/IP协议栈，10/100M以太网数据链路层及物理层，使用了新的高效SPI协议支持80MHz速率，为主控制器单元提供了更加简易的互联网连接方案，从而能够更好地实现高速网络通讯；
[0038] (4)末级隔离变换单元，在以太网设备中，在物理层PHY与网卡接口RJ45之间起着隔离与耦合作用的是网口变压器。从理论上来说，是可以不需要网口变压器的，直接将物理层PHY接到网卡接口RJ45上，也是能正常工作的。但是，研究与运行实践发现，还是存在以下明显不足：
[0039] 1)传输距离就会受限；
[0040] 2)当接到不同电平网口时，也会有较大影响；
[0041] 3)外部干扰对芯片的影响也很明显。
[0042] 现场运行实践还表明，一旦连接了网口变压器后，它不仅完成信号电平耦合，还具有以下优势：
[0043] 1)可以增强信号，使其传输距离更远；
[0044] 2)使芯片端与外部隔离，抗干扰能力大大增强；
[0045] 3)对芯片起到了很大的保护作用(如雷击)；
[0046] 4)当接到不同电平(如有的物理层PHY芯片是2.5V，有的物理层PHY芯片是3.3V)的网口时，不会对彼此设备造成影响。
[0047] (5)网络传输线缆，是将主机的网卡接口RJ45与用户的网卡接口RJ45，经由专用网络传输线缆(简称网线)连接起来，将信息由主控制器单元传送到用户接口单元；
[0048] (6)用户接口单元，接收到来自主控制器单元的数据信息。
[0049] 本发明的具体技术方案如下：
[0050] 一种双级隔离式以太网双冗余通信系统，包括主控制器单元(1)、前级隔离变换单元(2)、以太网控制器单元(3)、末级隔离变换单元(4)、数据网络传输线缆(5)和用户接口单元(6)；
[0051] 所述前级隔离变换单元(2)包括两个互相独立的前级隔离变换电路，分别为第一前级隔离变换电路(2-1)和第二前级隔离变换电路(2-2)；所述以太网控制器单元(3)两个互相独立的以太网控制电路，分别为第一以太网控制电路(3-1)和第二以太网控制电路(3-2)，所述末级隔离变换单元(4)包括两个独立的末级隔离变换电路，分别为第一末级隔离变换电路(4-1)和第二末级隔离变换电路(4-2)；
[0052] 主控制器单元(1)分别与第一前级隔离变换电路(2-1)和第二前级隔离变换电路(2-2)连接，第一前级隔离变换电路(2-1)、第一以太网控制电路(3-1)、第一末级隔离变换电路(4-1)依次连接，第二前级隔离变换电路(2-2)、第二以太网控制电路(3-2)、第二末级隔离变换电路(4-2)依次连接，第一末级隔离变换电路(4-1)、第二末级隔离变换电路(4-2)分别与数据网络传输线缆(5)连接，数据网络传输线缆(5)与用户接口单元(6)连接；
[0053] 主控制器单元(1)、第一前级隔离变换电路(2-1)、第一以太网控制电路(3-1)、第一末级隔离变换电路(4-1)、数据网络传输线缆(5)、用户接口单元(6)构成一路以太网系统；主控制器单元(1)、第二前级隔离变换电路(2-2)、第二以太网控制电路(3-2)、第二末级隔离变换电路(4-2)、数据网络传输线缆(5)与用户接口单元(6)构成另一路以太网系统；将两路以太网系统连接于不同的IP地址，它们同时采集同一设备的数据，在系统正常工作时，一路以太网与上位机正常连接并传送数据，另一路以太网连接但不通信且处于热备份状态。
[0054] 所述主控制器单元(1)、前级隔离变换单元(2)、以太网控制器单元(3)、末级隔离变换单元(4)均采用芯片实现；
[0055] 所述第一前级隔离变换电路(2-1)经由接线端子T1～T7与主控制器单元(1)相连；所述第一前级隔离变换电路(2-1)经由接线端子T15～T21与第一以太网控制电路(3-1)相连；
[0056] 所述第二前级隔离变换电路(2-2)经由接线端子T8～T14与主控制器单元(1)相连；所述前级隔离变换电路(2-2)经由接线端子T22～T28与第二以太网控制电路(3-2)相连；
[0057] 所述第一以太网控制电路(3-1)经由接线端子T29～T34与第一末级隔离变换电路(4-1)相连；所述第二以太网控制电路(3-2)经由接线端子T35～T40与第二末级隔离变换电路(4-2)相连。
[0058] 所述主控制器单元(1)利用芯片A1作为CPU，芯片A1的型号为STM32F417，该芯片上3个SPI中的第一和第二个SPI分别与以太网控制器单元(3)中的两片单独的以太网控制器芯片W5500进行交互信息；
[0059] 第一个SPI的四根信号线分别为：SPI_CLK1、SPI_MOSI1、SPI_MISO1、SPI_NSS1；第二个SPI的四根信号线分别为：SPI_CLK2、SPI_MOSI2、SPI_MISO2、SPI_NSS2；
[0060] 上述SPI的八根信号线所对应的STM32F417的管脚分别为：第41脚对应SPI_CLK1、第43脚对应SPI_MOSI1、第42脚对应SPI_MISO1、第40脚对应SPI_NSS1、第74脚对应SPI_CLK2、第76脚对应SPI_MOSI2、第75脚对应SPI_MISO2、第73脚对应SPI_NSS2；
[0061] 主控制器单元(1)的芯片A1的第41脚经由接线端子T1，与前级隔离变换单元(2)中的第一前级隔离变换电路(2-1)的第3脚相连；芯片A1的第43脚经由接线端子T2，与前级隔离变换单元(2)中的第一前级隔离变换电路(2-1)的第4脚相连；芯片A1的第42脚经由接线端子T3，与前级隔离变换单元(2)中的第一前级隔离变换电路(2-1)的第5脚相连；芯片A1的第40脚经由接线端子T4，与前级隔离变换单元(2)中的第一前级隔离变换电路(2-1)的第6脚相连；芯片A1的第44脚经由接线端子T5，与前级隔离变换单元(2)中的第一前级隔离变换电路(2-1)的第7脚相连；芯片A1的第45脚经由接线端子T6，与前级隔离变换单元(2)中的第一前级隔离变换电路(2-1)的第8脚相连；芯片A1的第46脚经由接线端子T7，与前级隔离变换单元(2)中的第一前级隔离变换电路(2-1)的第9脚相连；
[0062] 主控制器单元(1)的芯片A1的第74脚经由接线端子T8，与前级隔离变换单元(2)中的第二前级隔离变换电路(2-2)的第3脚相连；芯片A1的第76脚经由接线端子T9，与前级隔离变换单元(2)中的第二前级隔离变换电路(2-2)的第4脚相连；芯片A1的第75脚经由接线端子T10，与前级隔离变换单元(2)中的第二前级隔离变换电路(2-2)的第5脚相连；芯片A1的第73脚经由接线端子T11，与前级隔离变换单元(2)中的第二前级隔离变换电路(2-2)的第6脚相连；芯片A1的第77脚经由接线端子T12，与前级隔离变换单元(2)中的第二前级隔离变换电路(2-2)的第7脚相连；芯片A1的第78脚经由接线端子T13，与前级隔离变换单元(2)中的第二前级隔离变换电路(2-2)的第8脚相连；芯片A1的第79脚经由接线端子T14，与前级隔离变换单元(2)中的第二前级隔离变换电路(2-2)的第9脚相连。
[0063] 所述芯片A1的第44脚即GPIO管脚充当RET1，对以太网控制器单元(3)中的第一以太网控制电路(3-1)进行复位操作；芯片A1的第77脚即GPIO管脚充当RET2，对以太网控制器单元(3)中的第二以太网控制电路(3-2)进行复位操作；
[0064] 以太网控制器单元(3)中的第一以太网控制电路(3-1)中的中断信号INT1回传给芯片A1的第45脚即GPIO管脚；以太网控制器单元(3)中的第二以太网控制电路(3-2)中的中断信号INT2回传给芯片A1的第78脚即GPIO管脚；
[0065] 以太网控制器单元(3)中的第一以太网控制电路(3-1)中的全双工指示信号DUPLED1回传给芯片A1的第46脚即GPIO管脚；以太网控制器单元(3)中的第二以太网控制电路(3-2)中的全双工指示信号DUPLED2回传给芯片A1的第79脚即GPIO管脚。
[0066] 所述主控制器单元(1)的芯片A1的第105脚、第109脚、第110脚、第133脚和第25脚接编程接口J1；芯片A1的第138脚接电阻R1的一端，电阻R1的另一端接地线GND1；芯片A1的第6脚接电源UDD，芯片A1的第6脚接电容C1的一端，电容C1的另一端接地线GND1；芯片A1的第33脚接电感L1的一端，电感L1的另一端接电源US1+；芯片A1的第33脚同时接电容C3的正极，电容C3的负极接地线GND1；电容C2的一端与芯片A1的第33脚相连，电容C2的另一端接地线GND1；芯片A1的第31脚接地线GND1；芯片A1的第121脚接电源US1+，电容C4的一端与芯片A1的第121脚相连，电容C4的另一端接地线GND1；芯片A1的第23脚接电容C5的一端，电容C5的另一端接地线GND1；芯片A1的第24脚接电阻R2的一端，电阻R2的另一端接电容C6的一端，电容C6的另一端接地线GND1；晶振Y1的外壳接地线GND1，晶振Y1的一端接芯片A1的第23脚，晶振Y1的另一端接电容C6的一端，电容C6的另一端接地线GND1；芯片A1的第106脚接电容C7的一端，电容C7的另一端接地线GND1；芯片A1的第71脚接电容C8的一端，电容C8的另一端接地线GND1；芯片A1的第143脚接电容C9的一端，电容C9的另一端接地线GND1；芯片A1的第143脚接电感L2的一端，电感L2的另一端接电源US1+；电容C10的一端接电源US1+，电容C10的另一端接地线GND1；芯片A1的第8脚接电容C11的一端，电容C11的另一端接地线GND1；芯片A1的第9脚接电容C12的一端，电容C12的另一端接地线GND1；晶振Y2的一端接芯片A1的第8脚，晶振Y2的另一端接芯片A1的第9脚；芯片A1的第120脚接地线GND1。6、根据权利要求3所述的一种双级隔离式以太网双冗余通信系统，其特征在于：所述第一前级隔离变换电路(2-1)采用芯片A2实现，A2的第3脚与主控制器单元(1)的接线端子T1相连；芯片A2的第4脚与主控制器单元(1)的接线端子T2相连；芯片A2的第5脚与主控制器单元(1)的接线端子T3相连；芯片A2的第6脚与主控制器单元(1)的接线端子T4相连；芯片A2的第7脚与主控制器单元(1)的接线端子T5相连；芯片A2的第8脚与主控制器单元(1)的接线端子T6相连；芯片A2的第9脚与主控制器单元(1)的接线端子T7相连；芯片A2的第1脚接电源US1+；电容C13的一端接A2的第1脚，电容C13的另一端接芯片A2的第2脚；芯片A2的第2脚接地线GND1；芯片A2的第10脚与地线GND1相连；芯片A2的第11脚与地线GND2相连；芯片A2的第19脚与地线GND2相连；芯片A2的第19脚与电容C14的一端相连，电容C14的另一端与电源US2+相连；芯片A2的第20脚与电源US2+相连；芯片A2的第12脚与以太网控制器单元(3)的接线端子T21相连；芯片A2的第13脚与以太网控制器单元(3)的接线端子T20相连；芯片A2的第14脚与以太网控制器单元(3)的接线端子T19相连；芯片A2的第15脚与以太网控制器单元(3)的接线端子T18相连；芯片A2的第16脚与以太网控制器单元(3)的接线端子T17相连；芯片A2的第17脚与以太网控制器单元(3)的接线端子T16相连；芯片A2的第18脚与以太网控制器单元(3)的接线端子T15相连。
[0067] 所述第一以太网控制电路(3-1)采用芯片A3实现，芯片A3的第33脚经由接线端子T15与前级隔离变换单元(2)相连，芯片A3的第35脚经由接线端子T16与前级隔离变换单元(2)相连，芯片A3的第34脚经由接线端子T17与前级隔离变换单元(2)相连，芯片A3的芯片第32脚经由接线端子T18与前级隔离变换单元(2)相连，芯片A3的第37脚经由接线端子T19与前级隔离变换单元(2)相连，芯片A3的第36脚经由接线端子T20与前级隔离变换单元(2)相连，芯片A3的第26脚经由接线端子T21与前级隔离变换单元(2)相连；
[0068] 芯片A3的第4脚同时连接电容C16的正极和电容C15的一端，电容C16的负极与地线GND2相连，电容C15的另一端与地线GND2相连；芯片A3的第4脚、第8脚、第11脚、第15脚、第17脚和第21脚同时与电源US2+相连；芯片A3的第3脚、第9脚、第14脚、第16脚和第19脚同时与地线GND2相连；芯片A3的第10脚与电阻R3的一端相连，电阻R3的另一端与地线GND2相连；芯片A3的第20脚同时连接电容C17的正极和电容C18的一端，电容C17的负极与地线GND2相连，电容C18的另一端与地线GND2相连；芯片A3的第22脚与电容C19的一端相连，电容C19的另一端与地线GND2相连；芯片A3的第28脚同时连接电容C21的正极和电容C20的一端，电容C21的负极与地线GND2相连，电容C20的另一端与地线GND2相连；芯片A3的第30脚与地线GND2相连；芯片A3的第23脚、第38脚、第39脚、第40脚、第41脚和第42脚同时与地线GND2相连；芯片A3的第48脚与地线GND2相连；
[0069] 芯片A3的第1脚经由接线端子T29与末级隔离变换单元(4)相连，芯片A3的第2脚经由接线端子T30与末级隔离变换单元(4)相连，芯片A3的第5脚经由接线端子T31与末级隔离变换单元(4)相连，芯片A3的第6脚经由接线端子T32与末级隔离变换单元(4)相连，以太网控制电路(3-1)的芯片A3的第24脚经由接线端子T33与末级隔离变换单元(4)相连，以太网控制电路(3-1)的芯片A3的第25脚经由接线端子T34与末级隔离变换单元(4)相连。
[0070] 所述第一末级隔离变换电路(4-1)采用芯片A4实现，A4的第4脚经由接线端子T29与以太网控制器单元(3-1)相连；芯片A4的第3脚经由接线端子T30与以太网控制器单元(3-1)相连；芯片A4的第8脚经由接线端子T31与以太网控制器单元(3-1)相连；芯片A4的第7脚经由接线端子T32与以太网控制器单元(3-1)相连；芯片A4的第2脚经由接线端子T33与以太网控制器单元(3-1)相连；芯片A4的第11脚经由接线端子T34与以太网控制器单元(3-1)相连。
[0071] 所述第一末级隔离变换电路(4-1)经由网卡接口RJ45通过接线端子T41与数据网络传输线缆(5)相连，数据网络传输线缆(5)经由接线端子T43与用户接口单元(6)相连；所述第二末级隔离变换电路(4-2)经由网卡接口RJ45通过接线端子T42与数据网络传输线缆(5)相连，数据网络传输线缆(5)经由接线端子T44与用户接口单元(6)相连。
[0072] 具体而言，本双级隔离式以太网双冗余通信系统的优点在于：
[0073] (1)采用两级隔离方式，确保通信转换系统能够适应远距离通信环境，而且还具有极高的抗电磁干扰的能力；
[0074] (2)采用高性能、低成本广泛应用于嵌入式系统中的ARM充当CPU，具有3个SPI、集成了单周器DSP指令和浮点单元FPU，既保证了控制算法的执行速度和代码效率，又具有通信冗余度，因此，工作性能稳定、可靠；
[0075] (3)采用全硬件TCP/IP嵌入式以太网控制器芯片W5500充当以太网控制器，由于它集成了TCP/IP协议栈，10/100M以太网数据链路层及物理层，使用了新的高效SPI协议支持80MHz速率，内嵌32K字节片上缓存以供以太网包处理，使得ARM易于联网，编程简单，通信速度高。
[0076] 总之，本发明所述的一种双级隔离式以太网双冗余通信系统，参数设置灵活、方便，可以快速、平稳、无缝切换，既保证了通信系统的可靠性、快速性，还能适应电磁环境复杂、传输远距离较远、通信准确度高的工作场合。
附图说明
[0077] 图1为本发明为双级隔离式以太网双冗余通信系统的一种具体实施方式的原理示意图。
[0078] 图2为说明本发明为双级隔离式以太网双冗余通信系统的主控制器单元的电路示意图。
[0079] 图3为说明本发明为双级隔离式以太网双冗余通信系统的前级隔离变换单元的电路示意图。
[0080] 图4为说明本发明为双级隔离式以太网双冗余通信系统的以太网控制器单元的电路示意图。
[0081] 图5为说明本发明为双级隔离式以太网双冗余通信系统的末级隔离变换单元的电路示意图。
[0082] 图6为本发明双级隔离式以太网双冗余通信系统的信号传输的基本流程图。
[0083] 其中，1—主控制器单元、2—前级隔离变换单元、3—以太网控制器单元、4—末级隔离变换单元、5—数据网络传输线缆、6—用户接口单元、2-1—第一前级隔离变换电路、2-2—第二前级隔离变换电路、3-1—第一以太网控制电路、3-2—第二以太网控制电路、4-1—第一末级隔离变换电路、4-2—第二末级隔离变换电路。
具体实施方式
[0084] 下面结合附图对本发明的具体实施方式作进一步说明。在此需要说明的是，对于这些实施方式的说明用于帮助理解本发明，但并不构成对本发明的限定。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
[0085] 如图1所示，双级隔离式以太网双冗余通信系统的一种具体实施方式的原理示意图。本发明以太网通信系统包括主控制器单元(1)、前级隔离变换单元(2)、以太网控制器单元(3)、末级隔离变换单元(4)、数据网络传输线缆(5)和用户接口单元(6)，共计六个组成部分。
[0086] 如图1所示，主控制器单元(1)以ARM中的STM32F417为例，利用它来充当CPU，将其片上3个SPI中的第一和第二个SPI中的共计八根信号线，经由前级隔离变换单元(2)中的两片单独的前级隔离变换电路(即前级隔离变换电路(2-1)和前级隔离变换电路(2-2))隔离变换之后，再与以太网控制器单元(3)中的两片单独的以太网控制电路(即以太网控制电路(3-1)和以太网控制电路(3-2))进行交互信息，传送到末级隔离变换单元(4)中的两片单独的末级隔离变换电路(即末级隔离变换电路(4-1)和末级隔离变换电路(4-2))隔离变换之后，经由末级隔离变换单元(4)中的两个RJ45接口借助数据网络传输线缆(5)，传送到用户接口单元(6)。
[0087] 如图1所示，对于主控制器单元(1)而言，利用芯片A1(STM32F417)充当CPU，将其片上3个SPI中的第一和第二个SPI与两片单独的以太网控制器芯片W5500进行交互信息，即第一个SPI的四根信号线分别为：SPI_CLK1、SPI_MOSI1、SPI_MISO1、SPI_NSS1；第二个SPI的四根信号线分别为：SPI_CLK2、SPI_MOSI2、SPI_MISO2、SPI_NSS2。上述SPI的八根信号线所对应的STM32F417的管脚分别为：第41脚(SPI_CLK1)、第43脚(SPI_MOSI1)、第42脚(SPI_MISO1)、第40脚SPI_NSS1、第74脚(SPI_CLK2)、第76脚(SPI_MOSI2)、第75脚(SPI_MISO2)、第73脚SPI_NSS2。利用芯片A1的第44脚(即GPIO管脚)充当RET1，对以太网控制器单元(3)中的以太网控制电路(3-1)进行复位操作，芯片A1的第44脚经由接线端子T5，与前级隔离变换单元(2)中的前级隔离变换电路(2-1)的第7脚相连。利用芯片A1的第77脚(即GPIO管脚)充当RET2，对以太网控制器单元(3)中的以太网控制电路(3-2)进行复位操作，芯片A1的第77脚经由接线端子T12，与前级隔离变换单元(2)中的前级隔离变换电路(2-2)的第7脚相连。将以太网控制器单元(3)中的以太网控制电路(3-1)中的INT1(中断信号)回传给芯片A1的第45脚(即GPIO管脚)。芯片A1的第45脚经由接线端子T6，与前级隔离变换单元(2)中的前级隔离变换电路(2-1)的第8脚相连。将以太网控制器单元(3)中的以太网控制电路(3-2)中的INT2(中断信号)回传给芯片A1的第78脚(即GPIO管脚)。芯片A1的第78脚经由接线端子T13，与前级隔离变换单元(2)中的前级隔离变换电路(2-2)的第8脚相连。将以太网控制器单元(3)中的以太网控制电路(3-1)中的DUPLED1(全双工指示信号)回传给芯片A1的第46脚(即GPIO管脚)。芯片A1的第46脚经由接线端子T7，与前级隔离变换单元(2)中的前级隔离变换电路(2-
1)的第9脚相连。将以太网控制器单元(3)中的以太网控制电路(3-2)中的DUPLED2(全双工指示信号)回传给芯片A1的第79脚(即GPIO管脚)。芯片A1的第79脚经由接线端子T14，与前级隔离变换单元(2)中的前级隔离变换电路(2-2)的第9脚相连。
[0088] 如图1所示，主控制器单元(1)中的芯片A1的第41脚经由接线端子T1，与前级隔离变换单元(2)中的前级隔离变换电路(2-1)的第3脚相连。芯片A1的第43脚经由接线端子T2，与前级隔离变换单元(2)中的前级隔离变换电路(2-1)的第4脚相连。芯片A1的第42脚经由接线端子T3，与前级隔离变换单元(2)中的前级隔离变换电路(2-1)的第5脚相连。芯片A1的第40脚经由接线端子T4，与前级隔离变换单元(2)中的前级隔离变换电路(2-1)的第6脚相连。
芯片A1的第44脚经由接线端子T5，与前级隔离变换单元(2)中的前级隔离变换电路(2-1)的第7脚相连。芯片A1的第45脚经由接线端子T6，与前级隔离变换单元(2)中的前级隔离变换电路(2-1)的第8脚相连。芯片A1的第46脚经由接线端子T7，与前级隔离变换单元(2)中的前级隔离变换电路(2-1)的第9脚相连。
[0089] 如图1所示，主控制器单元(1)中的芯片A1的第74脚经由接线端子T8，与前级隔离变换单元(2)中的前级隔离变换电路(2-2)的第3脚相连。芯片A1的第76脚经由接线端子T9，与前级隔离变换单元(2)中的前级隔离变换电路(2-2)的第4脚相连。芯片A1的第75脚经由接线端子T10，与前级隔离变换单元(2)中的前级隔离变换电路(2-2)的第5脚相连。芯片A1的第73脚经由接线端子T11，与前级隔离变换单元(2)中的前级隔离变换电路(2-2)的第6脚相连。
芯片A1的第77脚经由接线端子T12，与前级隔离变换单元(2)中的前级隔离变换电路(2-2)的第7脚相连。芯片A1的第78脚经由接线端子T13，与前级隔离变换单元(2)中的前级隔离变换电路(2-2)的第8脚相连。芯片A1的第79脚经由接线端子T14，与前级隔离变换单元(2)中的前级隔离变换电路(2-2)的第9脚相连。
[0090] 如图2所示，主控制器单元(1)中的芯片A1的第105脚、第109脚、第110脚、第133脚和第25脚接编程接口J1。芯片A1的第138脚接电阻R1的一端，电阻R1的另一端接地线GND1。芯片A1的第6脚接电源UDD，芯片A1的第6脚接电容C1的一端，电容C1的另一端接地线GND1。芯片A1的第33脚接电感L1的一端，电感L1的另一端接电源US1+。芯片A1的第33脚同时接电容C3的正极，电容C3的负极接地线GND1。电容C2的一端与芯片A1的第33脚相连，电容C2的另一端接地线GND1。芯片A1的第31脚接地线GND1。芯片A1的第121脚接电源US1+，电容C4的一端与芯片A1的第121脚相连，电容C4的另一端接地线GND1。芯片A1的第23脚接电容C5的一端，电容C5的另一端接地线GND1。芯片A1的第24脚接电阻R2的一端，电阻R2的另一端接电容C6的一端，电容C6的另一端接地线GND1。晶振Y1的外壳接地线GND1，晶振Y1的一端接芯片A1的第23脚，晶振Y1的另一端接电容C6的一端，电容C6的另一端接地线GND1。芯片A1的第106脚接电容C7的一端，电容C7的另一端接地线GND1。芯片A1的第71脚接电容C8的一端，电容C8的另一端接地线GND1。芯片A1的第143脚接电容C9的一端，电容C9的另一端接地线GND1。芯片A1的第143脚接电感L2的一端，电感L2的另一端接电源US1+。电容C10的一端接电源US1+，电容C10的另一端接地线GND1。芯片A1的第8脚接电容C11的一端，电容C11的另一端接地线GND1。芯片A1的第9脚接电容C12的一端，电容C12的另一端接地线GND1。晶振Y2的一端接芯片A1的第8脚，晶振Y2的另一端接芯片A1的第9脚。芯片A1的第120脚接地线GND1。
[0091] 如图2所示，主控制器单元(1)采用STM32F417充当CPU，利用它的第一个和第二个SPI的共计八根信号线与以太网控制器单元(3)进行信息交互。与图1所示的内容相同，这共计八根SPI的信号线对应的管脚分别为：第41脚(SPI_CLK1)、第43脚(SPI_MOSI1)、第42脚(SPI_MISO1)、第40脚SPI_NSS1、第74脚(SPI_CLK2)、第76脚(SPI_MOSI2)、第75脚(SPI_MISO2)、第73脚SPI_NSS2。其中，芯片A1的第41脚与前级隔离变换单元(2)中的接线端子T1相连。芯片A1的第43脚与前级隔离变换单元(2)中的接线端子T2相连。芯片A1的第42脚与前级隔离变换单元(2)中的接线端子T3相连。芯片A1的第40脚与前级隔离变换单元(2)中的接线端子T4相连。芯片A1的第44脚(RET1)与前级隔离变换单元(2)中的接线端子T5相连。芯片A1的第45脚(INT1)与前级隔离变换单元(2)中的接线端子T6相连。芯片A1的第46脚(DUPLED1)与前级隔离变换单元(2)中的接线端子T7相连。芯片A1的第74脚与前级隔离变换单元(2)中的接线端子T8相连。芯片A1的第76脚与前级隔离变换单元(2)中的接线端子T9相连。芯片A1的第75脚与前级隔离变换单元(2)中的接线端子T10相连。芯片A1的第73脚与前级隔离变换单元(2)中的接线端子T11相连。芯片A1的第77脚(RET2)与前级隔离变换单元(2)中的接线端子T12相连。芯片A1的第78脚(INT2)与前级隔离变换单元(2)中的接线端子T13相连。芯片A1的第79脚(DUPLED2)与前级隔离变换单元(2)中的接线端子T14相连。
[0092] 如图3所示，前级隔离变换单元(2)由前级隔离变换电路(2-1)和前级隔离变换电路(2-2)两个部分组成。
[0093] 如图3所示，前级隔离变换电路(2-1)经由接线端子T1～T7与主控制器单元(1)相连。芯片A2的第3脚与主控制器单元(1)的接线端子T1相连。芯片A2的第4脚与主控制器单元(1)的接线端子T2相连。芯片A2的第5脚与主控制器单元(1)的接线端子T3相连。芯片A2的第6脚与主控制器单元(1)的接线端子T4相连。芯片A2的第7脚与主控制器单元(1)的接线端子T5相连。芯片A2的第8脚与主控制器单元(1)的接线端子T6相连。芯片A2的第9脚与主控制器单元(1)的接线端子T7相连。芯片A2的第1脚接电源US1+。电容C13的一端接A2的第1脚，电容C13的另一端接芯片A2的第2脚。芯片A2的第2脚接地线GND1。芯片A2的第10脚与地线GND1相连。芯片A2的第11脚与地线GND2相连。芯片A2的第19脚与地线GND2相连。芯片A2的第19脚与电容C14的一端相连，电容C14的另一端与电源US2+相连。芯片A2的第20脚与电源US2+相连。芯片A2的第12脚与以太网控制器单元(3)的接线端子T21相连。芯片A2的第13脚与以太网控制器单元(3)的接线端子T20相连。芯片A2的第14脚与以太网控制器单元(3)的接线端子T19相连。芯片A2的第15脚与以太网控制器单元(3)的接线端子T18相连。芯片A2的第16脚与以太网控制器单元(3)的接线端子T17相连。芯片A2的第17脚与以太网控制器单元(3)的接线端子T16相连。芯片A2的第18脚与以太网控制器单元(3)的接线端子T15相连。前级隔离变换电路(2-1)经由接线端子T15～T21与以太网控制器单元(3)相连，以传送信号。
[0094] 如图3所示，前级隔离变换电路(2-2)经由接线端子T8～T14与主控制器单元(1)相连。前级隔离变换电路(2-2)经由接线端子T22～T28与以太网控制器单元(3)相连，以传送信号。
[0095] 如图4所示，以太网控制单元(3)是由以太网控制电路(3-1)和以太网控制电路(3-2)两个部分组成。
[0096] 如图4所示，在以太网控制电路(3-1)中，经由接线端子T15～T21与前级隔离变换电路(2-1)相连。芯片A3的第33脚经由接线端子T15与前级隔离变换单元(2)相连，芯片A3的第35脚经由接线端子T16与前级隔离变换单元(2)相连，芯片A3的第34脚经由接线端子T17与前级隔离变换单元(2)相连，芯片A3的芯片第32脚经由接线端子T18与前级隔离变换单元(2)相连，芯片A3的第37脚经由接线端子T19与前级隔离变换单元(2)相连，芯片A3的第36脚经由接线端子T20与前级隔离变换单元(2)相连，芯片A3的第26脚经由接线端子T21与前级隔离变换单元(2)相连。芯片A3的第4脚同时连接电容C16的正极和电容C15的一端，电容C16的负极与地线GND2相连，电容C15的另一端与地线GND2相连。芯片A3的第4脚、第8脚、第11脚、第15脚、第
17脚和第21脚同时与电源US2+相连。芯片A3的第3脚、第9脚、第14脚、第16脚和第19脚同时与地线GND2相连。芯片A3的第10脚与电阻R3的一端相连，电阻R3的另一端与地线GND2相连。芯片A3的第20脚同时连接电容C17的正极和电容C18的一端，电容C17的负极与地线GND2相连，电容C18的另一端与地线GND2相连。芯片A3的第22脚与电容C19的一端相连，电容C19的另一端与地线GND2相连。芯片A3的第28脚同时连接电容C21的正极和电容C20的一端，电容C21的负极与地线GND2相连，电容C20的另一端与地线GND2相连。芯片A3的第30脚与地线GND2相连。芯片A3的第23脚、第38脚、第39脚、第40脚、第41脚和第42脚同时与地线GND2相连。芯片A3的第48脚与地线GND2相连。芯片A3的第1脚经由接线端子T29与末级隔离变换单元(4)相连，以太网控制电路(3-1)的芯片A3的第2脚经由接线端子T30与末级隔离变换单元(4)相连，以太网控制电路(3-1)的芯片A3的第5脚经由接线端子T31与末级隔离变换单元(4)相连，以太网控制电路(3-1)的芯片A3的第6脚经由接线端子T32与末级隔离变换单元(4)相连，以太网控制电路(3-1)的芯片A3的第24脚经由接线端子T33与末级隔离变换单元(4)相连，以太网控制电路(3-1)的芯片A3的第25脚经由接线端子T34与末级隔离变换单元(4)相连。以太网控制电路(3-1)经由接线端子T29～T34与末级隔离变换单元(4)相连，以传送信号。
[0097] 如图4所示，在以太网控制电路(3-2)中，经由接线端子T22～T28与前级隔离变换电路(2-2)相连。以太网控制电路(3-2)经由接线端子T35～T40与末级隔离变换单元(4)相连，以传送信号。
[0098] 如图5所示，末级隔离变换单元(4)由末级隔离变换电路(4-1)和末级隔离变换电路(4-2)两个部分组成。
[0099] 如图5所示，末级隔离变换电路(4-1)经由接线端子T29～T34与以太网控制电路(3-1)相连。芯片A4的第4脚经由接线端子T29与以太网控制器单元(3-1)相连。芯片A4的第3脚经由接线端子T30与以太网控制器单元(3-1)相连。芯片A4的第8脚经由接线端子T31与以太网控制器单元(3-1)相连。芯片A4的第7脚经由接线端子T32与以太网控制器单元(3-1)相连。芯片A4的第2脚经由接线端子T33与以太网控制器单元(3-1)相连。芯片A4的第11脚经由接线端子T34与以太网控制器单元(3-1)相连。
[0100] 如图5所示，末级隔离变换电路(4-2)经由接线端子T35～T40与以太网控制电路(3-2)相连。芯片A4经由网卡接口RJ45与接线端子T41和数据网络传输线缆(5)相连。末级隔离变换电路(4-2)经由网卡接口RJ45与接线端子T42和数据网络传输线缆(5)相连。数据网络传输线缆(5)经由接线端子T43和用户接口单元(6)相连，数据网络传输线缆(5)经由接线端子T44和用户接口单元(6)相连。
[0101] 如图6所示，本发明双级隔离式以太网双冗余通信系统的信号传输的基本流程图。首先，初始化以太网芯片，包括它的MAC地址、IP地址、端口、网关、TCP/IP或UDP模式、C/S、目标IP、每个连接的缓冲；以太网芯片完成初始化后，对ARM连接以太网芯片的SPI初始化；连接以太网芯片的SPI初始化完成后，对以太网数据区初始化；以太网数据区初始化完成后，进行服务器侦听；服务器侦听环节的下一步，是维持已建立的网络连接；已建立的网络连接后，可以进行以太网中断标志检测，设置连接成功、连接断开、发送成功、接收到数据等标志等环节。完成以上环节后通过已建立的连接发送数据给用户单元，看用户单元是否能够接收数据，用户单元回应反馈到服务器侦听环节，循环以上过程。
[0102] 如图1和图2所示的主控制器单元(1)中的芯片A1，选择的是STM32F417系列的ARM芯片，是ST(意法半导体)推出的以基于 CortexTM-M4为内核的其采用了90纳米的NVM工艺和ART(自适应实时存储器加速器，Adaptive Real-Time Memory AcceleratorTM)的高性能微控制器，可达到168MHz。由于它集成了新的DSP和FPU指令，168MHz的高速性能使得数字信号控制器应用，快速的产品开发达到了新的水平，且能提升控制算法的执行速度和代码效率。
[0103] 如图1和图2所示的主控制器单元(1)中的芯片A1，由于采用了STM32F417系列的ARM芯片，它集成了多达7重AHB总线矩阵和多通道DMA控制器，支持程序执行和数据传输并行处理，数据传输速率非常快。本发明利用它的3个SPI中的第一和第二个SPI与外围两片单独的以太网控制器芯片W5500进行信息交互。
[0104] 如图3所示的前级隔离变换单元(2)中的芯片A2，是数字隔离芯片，用以完成7路信号的隔离变换处理。本发明选择ADuM3152，它对SPI专门进行了优化处理的SPIsolatorTM数字隔离器，它可以对SPI信号通道进行数字隔离，既可以保证SPI的实时性和可靠性要求，还能够确保具有超过25kV/μs的高共模瞬变抗扰度能力，以适应类似于舰船综合电力系统之类的具有复杂电磁环境的工作场合。
[0105] 如图4所示的以太网控制器单元(3)中的芯片A3，是以太网控制器芯片。本发明选择W5500，它作为一款全硬件TCP/IP嵌入式以太网控制器，片内集成了TCP/IP协议栈，10/100M以太网数据链路层(MAC)及物理层(PHY)，内嵌32K字节片上缓存以供以太网包处理，ARM处理器可以通过SPI接口，非常简单地实现Internet网络连接。
[0106] 如图5所示的末级隔离变换单元(4)中的芯片A4，是集成了网卡接口RJ45的网口变压器，它对芯片起到了很大的保护作用(如雷击)，同时还可以增强信号，使其传输距离更远；确保芯片端与外部隔离，增强通信系统的抗干扰能，特别是当接到不同电平(如有的物理层PHY芯片是2.5V，有的物理层PHY芯片是3.3V)的网口时，不会对彼此设备造成影响。本发明网口变压器选择HR961160C。
[0107] 如图1～5所示的数据网络传输线缆(5)，用于连接主机的网卡接口RJ45与用户的网卡接口RJ45，可以采用专用网络传输线缆(简称网线)，市面上有售，不是本发明所强调的内容，恕不做详细介绍。
[0108] 以上所述为本发明的较佳实施例而已，但本发明不应该局限于该实施例和附图所公开的内容。所以凡是不脱离本发明所公开的精神下完成的等效或修改，都落入本发明保护的范围。
