存储器单元及非易失性半导体存储装置

摘要

在本发明提供存储器单元及非易失性半导体存储装置，其中，通过以隔开存储器栅极(MG)与第一选择栅极(DG)之间、存储器栅极(MG)与第二选择栅极(SG)之间的方式在一侧壁隔板(28a)内和另一侧壁隔板(28b)内分别形成氮化侧壁层(32a、32b)，由此与将一侧壁隔板(28a)和另一侧壁隔板(28b)单纯地以绝缘性氧化膜形成的现有技术相比，能够提高存储器栅极(MG)周边的破坏耐压，另外，通过使氮化侧壁层(32a、32b)相比于电荷存储层(EC)更远离存储器阱(MW)，由此在从存储器阱(MW)向电荷存储层(EC)注入电荷时，使电荷难以向氮化侧壁层(32a、32b)注入，能够防止因电荷存储在除电荷存储层(EC)以外的地方所引起的动作不良。

权利要求

1.一种存储器单元，其特征在于，包括：

漏极区域，形成在存储器阱表面，在所述漏极区域连接有位线；

源极区域，形成在所述存储器阱表面，在所述源极区域连接有源极线；

存储器栅极构造体，形成在所述漏极区域与所述源极区域之间，在所述存储器阱上依次层叠形成有下部存储器栅极绝缘膜、电荷存储层、上部存储器栅极绝缘膜及存储器栅极；

第一选择栅极构造体，具有在所述漏极区域与所述存储器栅极构造体之间的所述存储器阱上夹着第一选择栅极绝缘膜形成有第一选择栅极的结构，并与所述存储器栅极构造体的一侧壁夹着一侧壁隔板邻接；

第二选择栅极构造体，具有在所述源极区域与所述存储器栅极构造体之间的所述存储器阱上夹着第二选择栅极绝缘膜形成有第二选择栅极的结构，并与所述存储器栅极构造体的另一侧壁夹着另一侧壁隔板邻接，其中，所述一侧壁隔板和所述另一侧壁隔板具有在绝缘层内设置有相对于所述存储器栅极构造体相隔预定距离而沿所述存储器栅极构造体的侧壁形成的侧壁层的结构，所述侧壁层由与所述绝缘层不同的绝缘材料形成，在所述侧壁隔板内与所述电荷存储层分离，且从所述存储器阱表面到所述侧壁层的下端面的距离大于所述下部存储器栅极绝缘膜的膜厚度。

2.根据权利要求1所述的存储器单元，其特征在于，在所述一侧壁隔板内以隔开所述存储器栅极和所述第一选择栅极的方式形成有一所述侧壁层，在所述另一侧壁隔板内以隔开所述存储器栅极和所述第二选择栅极的方式形成有另一所述侧壁层。

3.根据权利要求1所述的存储器单元，其特征在于，所述侧壁层包括沿所述存储器栅极构造体的侧壁延伸的壁部，和与所述壁部的下端一体地形成且沿所述存储器阱表面向所述第一选择栅极或所述第二选择栅极延伸的下端部。

4.根据权利要求1所述的存储器单元，其特征在于，从所述存储器阱表面到所述侧壁层的下端面的距离为10nm以上。

5.根据权利要求1所述的存储器单元，其特征在于，所述第一选择栅极构造体和所述第二选择栅极构造体从所述存储器阱的高度为所述存储器栅极构造体的高度以下。

6.根据权利要求1所述的存储器单元，其特征在于，所述侧壁层为氮化侧壁层。

7.一种非易失性半导体存储装置，其为连接有位线和源极线的存储器单元以矩阵状配置的非易失性半导体存储装置，其特征在于，所述存储器单元为权利要求1至6中任一项所述的存储器单元。

说明书

存储器单元及非易失性半导体存储装置

技术领域

[0001] 本发明涉及一种存储器单元及非易失性半导体存储装置。

背景技术

[0002] 以往，特开2011-129816号公报(专利文献1)中公开了一种在两个选择栅极构造体之间配置有存储器栅极构造体的存储器单元(专利文献1，参照图15)。实际上，该存储器单元包括连接有位线的漏极区域和连接有源极线的源极区域，在这些漏极区域与源极区域之间的存储器阱上，依次配置形成有一选择栅极构造体、存储器栅极构造体及另一选择栅极构造体。具有这种结构的存储器单元中，在存储器栅极构造体中设置有电荷存储层，通过向所述电荷存储层注入电荷来写入数据，或者，通过抽出电荷存储层的电荷来擦除数据。

[0003] 实际上，在这种存储器单元中，向电荷存储层注入电荷时，在与源极线连接的另一选择栅极构造体中阻断电压，同时通过一选择栅极构造体向存储器栅极构造体的沟道层施加来自位线的低电压的位电压。此时，存储器栅极构造体中，存储器栅极上施加有高电压的存储器栅电压，通过基于位电压与存储器栅电压之间的电压差产生的量子隧道效应，可向电荷存储层注入电荷。

[0004] 现有技术文献

[0005] 专利文献

[0006] 专利文献1：特开2011-129816号公报

发明内容

[0007] 发明要解决的技术问题

[0008] 但是，在这种存储器单元中，向电荷存储层注入电荷时和阻止向电荷存储层的电荷注入时，有时向存储器栅极施加高电压的存储器栅电压，最好提高存储器栅极周边的破坏耐压。

[0009] 另外，在这种存储器单元中，向电荷存储层注入电荷时，假如在存储器栅极正下方的电荷存储层以外的地方也存储电荷，例如存储器栅极构造体和选择栅极构造体之间的存储器阱受到电荷的影响而变成高阻抗，则进行数据读取动作时存储器电流会下降，难以提高读取性能，而且还会产生难以进行高速动作的动作不良。

[0010] 因此，本发明是考虑以上的问题而提出的，其目的在于提供一种存储器单元及非易失性半导体存储装置，其能够提高存储器栅极周边的破坏耐压，且能够防止因电荷存储层以外的地方存储电荷而引起的动作不良。

[0011] 为解决技术问题的技术手段

[0012] 用于解决的上述的问题的本发明的存储器单元，其特征在于，包括：漏极区域，形成在存储器阱表面，在所述漏极区域连接有位线；源极区域，形成在所述存储器阱表面，在所述源极区域连接有源极线；存储器栅极构造体，形成在所述漏极区域与所述源极区域之间，在所述存储器阱上依次层叠形成有下部存储器栅极绝缘膜、电荷存储层、上部存储器栅极绝缘膜及存储器栅极；第一选择栅极构造体，具有在所述漏极区域与所述存储器栅极构造体之间的所述存储器阱上夹着第一选择栅极绝缘膜形成有第一选择栅极的结构，并与所述存储器栅极构造体的一侧壁夹着一侧壁隔板邻接；第二选择栅极构造体，具有在所述源极区域与所述存储器栅极构造体之间的所述存储器阱上夹着第二选择栅极绝缘膜形成有第二选择栅极的结构，并与所述存储器栅极构造体的另一侧壁夹着另一侧壁隔板邻接，其中，所述一侧壁隔板和所述另一侧壁隔板具有在绝缘层内设置有相对于所述存储器栅极构造体相隔预定距离而沿所述存储器栅极构造体的侧壁形成的侧壁层的结构，所述侧壁层由与所述绝缘层不同的绝缘材料形成，在所述侧壁隔板内与所述电荷存储层分离，且从所述存储器阱表面到下端面的距离大于所述下部存储器栅极绝缘膜的膜厚度。

[0013] 另外，本发明的非易失性半导体存储装置为连接有位线和源极线的存储器单元以矩阵状配置的非易失性半导体存储装置，其特征在于，所述存储器单元为上述的存储器单元。

[0014] 发明的效果

[0015] 在本发明中，以隔开存储器栅极构造体与第一选择栅极构造体之间、存储器栅极构造体与第二选择栅极构造体之间的方式在一侧壁隔板内和另一侧壁隔板内形成氮化侧壁层，因此与将一侧壁隔板和另一侧壁隔板单纯地以绝缘性氧化膜形成的情况相比，能够提高一侧壁隔板和另一侧壁隔板的破坏耐压，相应地与现有技术相比能够提高存储器栅极周边的破坏耐压。

[0016] 另外，在本发明中，氮化侧壁层和电荷存储层分离，且从存储器阱表面到氮化侧壁层的下端面的距离大于下部栅极绝缘膜的膜厚度，因此从存储器阱向电荷存储层注入电荷时，电荷难以向氮化侧壁层注入，从而能够防止因电荷也存储在电荷存储层以外的地方所引起的动作不良。

附图说明

[0017] 图1是示出存储器单元的侧剖面结构的剖面图。

[0018] 图2是示出下部栅极绝缘膜的膜厚度T1、从存储器阱到氮化侧壁层的距离T2、及从存储器栅极构造体到氮化侧壁层的距离W1的示意图。

[0019] 图3A是用于说明没有形成沟道层而阻止向电荷存储层的电荷注入的情况的剖面图，图3B是用于说明形成沟道层而阻止向电荷存储层的电荷注入的情况的剖面图。

[0020] 图4A是示出存储器栅极与第一选择栅极之间的侧壁隔板内的氮化侧壁层和电荷存储层连通的比较例1的存储器单元中，刚刚向电荷存储层注入电荷之后的样子的示意图，图4B是示出图4A的向电荷存储层注入电荷之后，随着时间的经过电荷存储层内的电荷扩散至氮化侧壁层时的样子的示意图。

[0021] 图5是示出本发明的存储器单元中向电荷存储层注入电荷时的样子的示意图。

[0022] 图6A是示出另一实施方式的侧壁隔板的侧剖面结构(1)的剖面图，图6B是示出另一实施方式的侧壁隔板的侧剖面结构(2)的剖面图。

[0023] 发明的具体实施方式

[0024] 以下，对本发明的实施方式进行说明。并且，按照以下的顺序进行说明。

[0025] <1.存储器单元的结构>

[0026] <2.数据的写入方法>

[0027] 2-1.第一写入方法

[0028] 2-2.第二写入方法

[0029] <3.其他动作>

[0030] <4.关于本发明的存储器单元的电荷存储层和氮化侧壁层的结构>[0031] <5.作用及效果>

[0032] <6.另一实施方式>

[0033] (1)存储器单元的结构

[0034] 非易失性半导体存储装置具有连接有位线和源极线的本发明的存储器单元以矩阵状配置的结构，通过调节位线、源极线等的电压值，对于想要的存储器单元，写入数据、读取数据及擦除数据。在此，省略对非易失性半导体存储装置的整体结构的说明，以下主要说明本发明的存储器单元。

[0035] 在图1中，2表示本发明的存储器单元，存储器单元2具有例如在由P型Si等构成的基板20上夹着N型深阱层DW形成有P型存储器阱MW的结构，形成N型晶体管结构的存储器栅极构造体4、形成N型MOS(Metal-Oxide-Semiconductor，金属氧化物半导体)晶体管结构的第一选择栅极构造体5、同样地形成N型MOS晶体管结构的第二选择栅极构造体6形成在所述存储器阱MW上。

[0036] 在存储器阱MW的表面，位于第一选择栅极构造体5的一端的漏极区域31、位于第二选择栅极构造体6的一端的源极区域34相隔预定距离而形成，漏极区域31与位线BL连接的同时，源极区域34与源极线SL连接。并且，在该实施方式中，漏极区域31和源极区域34中杂质浓度被设定为1.0E21/cm3以上，另外，后述的侧壁隔板28a、28b正下方的存储器阱MW中，与在存储器栅极构造体4正下方形成沟道层的表面区域(例如，距表面50nm深度的区域)相同的表面区域的杂质浓度被设定为1.0E19/cm3以下，优选被设定为3.0E18/cm3以下。

[0037] 存储器栅极构造体4中，在漏极区域31与源极区域34之间的存储器阱MW上，夹着由SiO2等绝缘材料构成的下部栅极绝缘膜24a，具有例如由氮化硅(Si3N4)、氮氧化硅(SiON)、氧化铝(Al2O3)、二氧化铪(HfO2)等构成的电荷存储层EC，此外，在该电荷存储层EC上，夹着同样地由绝缘材料构成的上部栅极绝缘膜24b具有存储器栅极MG。由此，存储器栅极构造体4具有通过下部栅极绝缘膜24a和上部栅极绝缘膜24b来电荷存储层EC与存储器阱MW和存储器栅极MG绝缘的结构。并且，存储器栅极MG上连接有存储器栅极线MGL，从所述存储器栅极线MGL可施加预定的电压。

[0038] 在存储器栅极构造体4中，沿着一侧壁形成有由SiO2等绝缘材料构成的一侧壁隔板28a，夹着所述侧壁隔板28a邻接有第一选择栅极构造体5。在这种存储器栅极构造体4与第一选择栅极构造体5之间形成的一侧壁隔板28a形成为预定的膜厚度，使得存储器栅极构造体4和第一选择栅极构造体5绝缘。

[0039] 在此，当存储器栅极构造体4与第一选择栅极构造体5之间的一侧壁隔板28a的宽度小于5nm时，可能会在存储器栅极MG、第一选择栅极DG上施加预定的电压时在侧壁隔板28a上产生耐压不良，另外，当存储器栅极构造体4与第一选择栅极构造体5之间超过40nm时，在存储器栅极MG与第一选择栅极DG之间存储器阱MW的表面区域(例如，距表面50nm深度的区域)的阻抗上升，从而读取数据时在存储器栅极构造体4与第一选择栅极构造体5之间难以产生读取电流。因此，在该实施方式中，存储器栅极构造体4与第一选择栅极构造体5之间的侧壁隔板28a的宽度优选被设定为5nm以上且40nm以下。

[0040] 在这种结构的基础上，一侧壁隔板28a具有例如由SiO2等构成的绝缘层29内形成有由SiN构成的氮化侧壁层32a的结构。氮化侧壁层32a呈壁状，以与存储器栅极构造体4相隔预定距离的方式沿着所述存储器栅极构造体4的侧壁形成，以隔开存储器栅极MG和第一选择栅极DG的方式竖立设置。

[0041] 并且，在该实施方式中，氮化侧壁层32a具有预定的膜厚度(例如，5～20nm)，也以与第一选择栅极构造体5相隔预定距离的方式沿着所述第一选择栅极构造体5的侧壁形成。在侧壁隔板28a中，在氮化侧壁层32a与第一选择栅极构造体5之间形成有绝缘层29，从存储器栅极构造体4朝向第一选择栅极构造体5以绝缘层29、氮化侧壁层32a及绝缘层29的顺序形成有绝缘层29和氮化侧壁层32a。

[0042] 第一选择栅极构造体5具有在侧壁隔板28a与漏极区域31之间的存储器阱MW上形成有由绝缘材料构成且膜厚度为9nm以下、优选为3nm以下的第一选择栅极绝缘膜30的结构，在所述第一选择栅极绝缘膜30上形成有连接有第一选择栅极线DGL的第一选择栅极DG。

[0043] 另外，在存储器栅极构造体4的另一侧壁也形成有由绝缘材料构成的侧壁隔板28b，夹着所述侧壁隔板28b邻接有第二选择栅极构造体6。在这种存储器栅极构造体4与第二选择栅极构造体6之间形成的侧壁隔板28b也形成为与一方的侧板隔板28a相同的膜厚度，使得存储器栅极构造体4和第二选择栅极构造体6绝缘。

[0044] 在此，当存储器栅极构造体4与第二选择栅极构造体6之间小于5nm时，在存储器栅极MG、第二选择栅极SG上施加预定的电压时可能会在侧壁隔板28b上产生耐压不良，另外，当存储器栅极构造体4与第二选择栅极构造体6之间超过40nm时，在存储器栅极MG与第二选择栅极SG之间存储器阱MW的表面区域的阻抗上升，从而后述的读取数据时，在存储器栅极构造体4与第二选择栅极构造体6之间难以产生读取电流。因此，在该实施方式中，存储器栅极构造体4与第二选择栅极构造体6之间的侧壁隔板28b的宽度也优选被设定为5nm以上且40nm以下。

[0045] 在这种结构的基础上，另一侧壁隔板28b也具有例如由SiO2等构成的绝缘层29内形成有由SiN构成的另一氮化侧壁层32b的结构。该氮化侧壁层32b呈壁状，距存储器栅极构造体4相隔预定距离而沿着所述存储器栅极构造体4的侧壁形成，以隔开存储器栅极MG和第二选择栅极SG的方式竖立设置。

[0046] 并且，在该实施方式中，另一氮化侧壁层32b具有与一氮化侧壁层32a相同的膜厚度，同样距第二选择栅极构造体6相隔预定距离而沿着所述第二选择栅极构造体6的侧壁形成。在侧壁隔板28b中，在氮化侧壁层32b与第二选择栅极构造体6之间形成有绝缘层29，从存储器栅极构造体4朝向第二选择栅极构造体6以绝缘层29、氮化侧壁层32b及绝缘层29的顺序形成有绝缘层29和氮化侧壁层32b。

[0047] 第二选择栅极构造体6具有在侧壁隔板28b与源极区域34之间的存储器阱MW上形成有由绝缘材料构成且膜厚度为9nm以下、优选为3nm以下的第二选择栅极绝缘膜33的结构，在所述第二选择栅极绝缘膜33上形成有连接有第二选择栅极线SGL的第二选择栅极SG。

[0048] 顺便说一下，在该实施方式中，夹着侧壁隔板28a、28b沿存储器栅极MG的侧壁形成的第一选择栅极DG和第二选择栅极SG分别形成为随着从存储器栅极MG疏远其顶部朝向存储器阱MW下降的侧墙状。并且，在上述的实施方式中，对第一选择栅极构造体5和第二选择栅极构造体6从存储器阱MW的高度与存储器栅极构造体4的高度一致的情况进行了说明，但是本发明并不限定于此，只要第一选择栅极构造体5和第二选择栅极构造体6从存储器阱MW的高度小于存储器栅极构造体4的高度，则第一选择栅极构造体5和第二选择栅极构造体6的高度可以设定为各种高度。

[0049] 在此，如与图1的对应部分使用相同的附图标记的图2所示，在侧壁隔板28a、28b中，距存储器栅极构造体4的侧壁相隔预定距离W1而形成氮化侧壁层32a、32b，存储器栅极构造体4的电荷存储层EC和氮化侧壁层32a、32b分离。在这种情况下，氮化侧壁层32a、32b距存储器栅极构造体4的侧壁的距离W1被设定为3nm以上，优选被设定为5nm以上。当存储器栅极构造体4的侧壁与氮化侧壁层32a、32b的距离W1设置成3nm以上时，在进行写入动作或者擦除动作时，能够防止从存储器栅极MG向氮化侧壁层32a、32b的电荷的流入。另外，当存储器栅极构造体4的侧壁与氮化侧壁层32a、32b的距离W1设置成5nm以上时，在进行写入动作或者擦除动作时，能够降低因第一选择栅极DG和存储器栅极MG之间的电场有可能产生的电极间的短路不良和因第二选择栅极SG和存储器栅极MG之间的电场有可能产生的电极间的短路不良。

[0050] 顺便说一下，在该存储器单元2中，通过设置具有由与绝缘层29不同的绝缘材料构成的氮化侧壁层32a、32b的多层结构的侧壁隔板28a、28b，即使沿存储器栅极构造体4的侧壁的绝缘层29的膜质存在问题而在进行数据的改写动作时会导致绝缘层29上流动电流的状况，由于氮化侧壁层32a、32b可阻断绝缘层29上流动的电流，相应地能够抑制第一选择栅极DG与存储器栅极MG之间和第二选择栅极SG与存储器栅极MG之间的短路不良。

[0051] 在此，本发明中对作为包含绝缘材料的侧壁层适用由硅氮化膜、硅氮氧化膜构成的氮化侧壁层32a、32b的情况进行了说明，但是本发明并不限定于此，还可以是将由包含除硅和氧以外的材料的绝缘材料(例如，铪等)形成的侧壁层作为氮化侧壁层32a、32b并设置在侧壁隔板28a、28b内。这样，即使在由介电常数与硅氧化膜不同的各种绝缘材料形成侧壁层的情况下，如上所述，也可通过侧壁层抑制第一选择栅极DG与存储器栅极MG之间和第二选择栅极SG与存储器栅极MG之间的短路不良。

[0052] 此外，氮化侧壁层32a、32b为，从存储器阱MW表面到下端面LS的距离T2大于设置在存储器栅极构造体4的下部栅极绝缘膜24a的膜厚度T1，而且形成在相比电荷存储层EC更远离存储器阱MW的位置，相应地从存储器阱MW的沟道层向电荷存储层EC注入电荷时，能够防止向氮化侧壁层32a、32b的电荷注入。

[0053] 此外，即使在电荷被向氮化侧壁层32a、32b注入的情况下，由于从存储器阱MW表面到氮化侧壁层32a、32b的下端面LS的距离T2大于下部栅极绝缘膜24a的膜厚度T1，氮化侧壁层32a、32b形成在相比电荷存储层EC更远离存储器阱MW的位置，因此能够将存储器栅极MG与第一选择栅极DG之间的存储器阱MW、存储器栅极MG与第二选择栅极SG之间的存储器阱MW保持在低阻抗状态，从而能够防止数据的读取动作中存储器电流的下降。

[0054] 在此，在该实施方式中，从存储器阱MW表面到氮化侧壁层32a、32b的下端面LS的各距离T2，从防止从存储器阱MW向氮化侧壁层32a、32b的电荷注入的方面考虑，优选为5nm以上，进而从即使电荷被注入到氮化侧壁层32a、32b的情况下也能够防止读取电流下降的方面考虑，优选为10nm以上。

[0055] 并且，具有这种结构的存储器单元2可通过利用光刻法技术、氧化或CVD等成膜技术、蚀刻技术及离子注入法等的一般的半导体制造工序形成，因此在此省略其说明。顺便说一下，作为具有这种侧壁隔板28a、28b的存储器单元2的制造方法，例如在存储器栅极构造体4的形成后，通过依次经过形成绝缘层、形成氮化层、蚀刻、形成绝缘层及回蚀的工序，可以形成氮化侧壁层32a、32b夹在绝缘层29之间的侧壁隔板28a、28b。

[0056] 并且，作为这种存储器单元2的制造方法，例如在存储器阱MW上以覆盖存储器栅极MG周边的侧壁隔板28a、28b的方式形成层状的导电层后，通过对所述导电层进行回蚀，能够沿着存储器栅极MG的侧壁的侧壁隔板28a、28b形成具有侧墙状的第一选择栅极DG和第二选择栅极SG。

[0057] 即，存储器栅极MG先于第一选择栅极DG和第二选择栅极SG形成，在侧壁夹着侧壁隔板28a、28b可分别形成侧墙状的第一选择栅极DG和第二选择栅极SG。如此，第一选择栅极DG和第二选择栅极SG通过形成存储器栅极MG的半导体制造工序后的工序，利用与存储器栅极MG不同的导电层形成。

[0058] (2)数据的写入方法

[0059] 顺便说一下，具有这种结构的存储器单元2，通过第一写入方法和第二写入方法中的任一种方法进行数据的写入动作。在第一写入方法中，在进行数据的写入动作之前，在与存储器栅极MG相对的存储器阱MW中，从形成沟道层的载体所存在的区域(以下，称为沟道层形成载体区域)排除该载体(以下，将该动作称为载体排除动作)，然后，进行数据的写入动作，第二写入方法与第一写入方法不同，不进行载体排除动作而进行数据的写入动作。

[0060] (2-1)第一写入方法

[0061] 在此，例如在第一写入方法中，在进行载体排除动作时，对于图1所示的第一选择栅极构造体5，例如从第一选择栅极线DGL可向第一选择栅极DG施加1.5V的第一选择栅电压，从位线BL可向漏极区域31施加0V的位电压。由此，第一选择栅极构造体5中，与第一选择栅极DG相对的存储器阱MW表面成为导通状态，连接有位线BL的漏极区域31和与存储器栅极构造体4相对的存储器阱MW的沟道层形成载体区域可电连接。

[0062] 并且，在该实施方式中，对于第二选择栅极构造体6，例如从第二选择栅极线SGL向第二选择栅极SG可施加1.5V的第二选择栅电压，从源极线SL向源极区域34可施加0V的源电压。由此，第二选择栅极构造体6中，与第二选择栅极SG相对的存储器阱MW表面成为导通状态，连接有源极线SL的源极区域34和与存储器栅极构造体4相对的存储器阱MW的沟道层形成载体区域可电连接。

[0063] 再加上，在存储器单元2中，例如，存储器阱MW上可施加与位电压和源电压相同的0V的基板电压的同时，从存储器栅极线MGL向存储器栅极构造体4的存储器栅极MG可施加-
2V的载体排除电压。在此，在存储器栅极MG上被施加的载体排除电压是以与存储器栅极构造体4相对的存储器阱MW中形成沟道层的阈值电压Vth为基准来确定。在这种情况下，载体排除电压为数据的写入状态时和数据的擦除状态时位移的阈值电压Vth的范围外的电压值，且被设定为被施加在存储器栅极MG时不形成沟道层的电压值。

[0064] 由此，在存储器单元2中，通过被施加到存储器栅极MG的载体排除电压，将被诱发到沟道层形成载体区域中的载体(此时为电子)从所述沟道层形成载体区域引导至漏极区域31或源极区域34，从所述沟道层形成载体区域逐出载体。由此，在存储器单元2中，如与图1的对应部分使用相同的附图标记的图3A所示，在存储器栅极构造体4正下方的存储器阱MW上不形成沟道层而可成为少数载体枯竭的状态。

[0065] 并且，在存储器单元2中，即使通过在存储器栅极MG上被施加低于(浅于)电荷存储槽EC中没有存储有电子(或存储有空穴)时的低(浅)的阈值电压的载体排除电压而存储器单元2b成为耗尽状态，通过将被诱发到存储器栅极构造体4正下方的存储器阱MW的沟道层形成载体区域的载体从所述沟道层形成载体区域排除，可成为不形成沟道层而成为少数载体枯竭的状态。

[0066] 然后，向存储器单元2的电荷存储层EC注入电荷时，从存储器栅极线MGL向存储器栅极构造体4的存储器栅极MG可被施加12V的电荷存储栅电压。此时，对于第二选择栅极构造体6，从第二选择栅极线SGL向第二选择栅极SG可被施加0V的栅极截止电压，从源极线SL向源极区域34可被施加0V的源极截止电压，可阻断连接有源极线SL的源极区域34与存储器栅极构造体4的沟道层形成载体区域的电连接，可阻止从源极线SL向存储器栅极构造体4的沟道层形成载体区域的电压的施加。

[0067] 另外，对于第一选择栅极构造体5，从第一选择栅极线DGL向第一选择栅极DG可被施加1.5V的第一选择栅电压，从位线BL向漏极区域31可被施加0V的电荷存储位电压，使得连接有位线BL的漏极区域31与存储器栅极构造体4的沟道层形成载体区域可电连接。并且，此时，对于存储器阱MW可被施加与电荷存储位电压相同的0V的基板电压。

[0068] 在存储器栅极构造体4中，通过存储器阱MW的沟道层形成载体区域与漏极区域31电连接，由此在沟道层形成载体区域中被诱发载体，从而与电荷存储位电压相同的0V的沟道层通过载体可形成在存储器阱MW的表面。因此，在存储器栅极构造体4中，存储器栅极MG与沟道层之间可产生12V的大的电压差(12V)，通过因大的电压差而产生的量子隧道效应可向电荷存储层EC内注入电荷，能够成为写入数据的状态。

[0069] 另一方面，当在存储器栅极MG上被施加高电压的电荷存储栅电压时，不向存储器单元2的电荷存储层EC注入电荷的情况下，无需像现有技术一样与高电压的电荷存储栅电压匹配地向位线BL施加高电压的位电压，而仅通过第一选择栅极构造体5阻断位线BL与存储器栅极构造体4正下方的存储器阱MW的沟道层形成载体区域的电连接，且通过第二选择栅极构造体6阻断源极线SL与存储器栅极构造体4正下方的所述沟道层形成载体区域的电连接，由此能够阻止向存储器栅极构造体4的电荷存储层EC的电荷注入。

[0070] 在这种情况下，不写入数据的存储器单元2中，例如从第一选择栅极线DGL向第一选择栅极DG被施加1.5V的第一选择栅电压，从位线BL向漏极区域31被施加1.5V的截止电压，从而第一选择栅极构造体5成为非导通状态(截止状态)。由此，在该存储器单元2中，连接有位线BL的漏极区域31与存储器栅极构造体4正下方的存储器阱MW的沟道层形成载体区域的电连接可被阻断。

[0071] 另外，此时，不写入数据的存储器单元2中，例如从第二选择栅极线SGL向第二选择栅极SG被施加0V的栅极截止电压，从源极线SL向源极区域34被施加0V的源极截止电压，从而第二选择栅极构造体6成为非导通状态(截止状态)。由此，在该存储器单元2中，连接有源极线SL连接的源极区域34与存储器栅极构造体4正下方的存储器阱MW的沟道层形成载体区域的电连接可被阻断。并且，在存储器阱MW上被施加有与电荷存储位电压相同的0V的基板电压。

[0072] 此时，在存储器单元2的存储器栅极构造体4中，通过载体排除动作预先成为在沟道层形成载体区域内不存在载体的状态，在该状态下两侧的第一选择栅极构造体5和第二选择栅极构造体6的正下方的存储器阱MW成为非导通状态，从而在存储器栅极构造体4正下方的存储器阱MW上形成不存在电荷的耗尽层D。

[0073] 由此，在不写入数据的存储器单元2b中，上部栅极绝缘膜24b、电荷存储层EC及下部栅极绝缘膜24a的3层的构成部分中电压下降，在存储器栅极MG和存储器阱MW的表面产生电压差，进而从存储器阱MW的表面至预定的深度所形成的耗尽层D中电压值下降，最终成为0V的基板电压。

[0074] 在该实施方式中，在存储器单元2的存储器栅极构造体4中，即使在存储器栅极MG上被施加12V的电荷存储栅电压，存储器栅极MG和存储器阱MW表面的电压差约为3.5V(例如，平带电压Vfb为0V，存储器栅电压Vg为12V，存储器阱MW的受体浓度Na为2.0E17/cm3，上部栅极绝缘膜24b的膜厚度为2nm，电荷存储层EC的膜厚度为12nm，下部栅极绝缘膜的膜厚度为2nm时)，不产生在存储器栅极MG和存储器阱MW表面之间发生量子隧道效应所需的大的电压差，从而能够阻止向电荷存储层EC的电荷注入。

[0075] 再加上，在存储器单元2中，在存储器栅极构造体4与第一选择栅极构造体5之间的存储器阱MW的区域，没有形成有杂质浓度高的杂质扩散区域，因此在存储器栅极构造体4与第一选择栅极构造体5之间的存储器阱MW中能够可靠地形成耗尽层D，并通过所述耗尽层D，能够阻止存储器栅极构造体4正下方的存储器阱MW表面的电位到达第一选择栅极绝缘膜30，能够防止基于存储器MW表面的电位的第一选择栅极绝缘膜30的绝缘破坏。

[0076] 另外，再加上，在存储器栅极构造体4与第二选择栅极构造体6之间的存储器阱MW的区域也没有形成有杂质浓度高的杂质扩散区域，因此能够在存储器栅极构造体4与第二选择栅极构造体6之间的存储器阱MW可靠地形成耗尽层D，并通过所述耗尽层D，能够阻止存储器栅极构造体4正下方的存储器阱MW表面的电位到达第二选择栅极绝缘膜33，能够防止基于存储器MW表面的电位的第二选择栅极绝缘膜33的绝缘破坏。

[0077] 并且，对于上述的载体排除动作，例如还可以通过第二选择栅极构造体6阻断沟道层形成载体区域与源极区域34的电连接，由此将沟道层形成载体区域内的载体仅输送到漏极区域31，或者，通过第一选择栅极构造体5阻断沟道层形成载体区域与漏极区域31的电连接，由此将沟道层形成载体区域内的电荷仅输送到源极区域34，从而从沟道层形成载体区域排除载体，形成耗尽层D。

[0078] (2-2)第二写入方法

[0079] 在第二写入方法中，向存储器单元2写入数据时，除了不进行载体排除动作之外，其余与“(2-1)第一写入方法”相同，因此省略其说明。另一方面，当在存储器栅极MG上被施加高电压的电荷存储栅电压时，阻止向存储器单元2的电荷存储层EC的注入电荷的情况下，通过从存储器栅极线MGL向存储器栅极MG被施加12V的电荷存储栅电压，因此电荷存储栅电压将传递至存储器阱MW。由此，如与图1的对应部分使用相同的附图标记的图3B所示，在存储器单元2中沿与存储器栅极MG相对的存储器阱MW表面形成沟道层CH。

[0080] 对于该存储器单元2的第二选择栅极构造体6，例如从第二选择栅极线SGL可向第二选择栅极SG被施加0V的栅极截止电压，从源极线SL可向源极区域34被施加0V的源极截止电压，从而与第二选择栅极SG相对的存储器阱MW表面成为非导通状态，能够阻断连接有源极线SL的源极区域34与存储器栅极构造体4的沟道层CH的电连接。

[0081] 另外，再加上，对于该存储器单元2的第一选择栅极构造体5，例如从第一选择栅极线DGL可向第一选择栅极DG被施加1.5V的第一选择栅电压，从位线BL可向漏极区域31被施加1.5V的截止电压。由此，该第一选择栅极构造体5中，与第一选择栅极DG相对的存储器阱MW表面成为非导通状态，能够阻断连接有位线BL的漏极区域31与存储器栅极构造体4的沟道层CH的电连接。

[0082] 此时，在存储器单元2的存储器栅极构造体4中，两侧的第一选择栅极构造体5和第二选择栅极构造体6的下部中存储器阱MW成为非导通状态，因此通过存储器栅极MG在存储器阱MW表面形成的沟道层CH与漏极区域31和源极区域34成为电连接被阻断的状态，在所述沟道层CH的周边可形成耗尽层D。

[0083] 在此，对于由上部栅极绝缘膜24b、电荷存储层EC及下部栅极绝缘膜24a的3层结构所得到的电容(栅极绝缘膜电容)和形成在存储器阱MW内且包围沟道层CH的耗尽层D的电容(耗尽层电容)，可以视为栅极绝缘膜电容和耗尽层电容串联连接的结构，例如假设栅极绝缘膜电容为耗尽层电容的3倍的电容，则沟道层CH的沟道电位成为9V。

[0084] 由此，在存储器栅极构造体4中，即使在存储器栅极MG上被施加12V的电荷存储栅电压，由于在存储器阱MW中被耗尽层D包围的沟道层CH的沟道电位成为9V，由此存储器栅极MG与沟道层CH之间的电压差变小，为3V，结果不发生量子隧道效应，从而能够阻止向电荷存储层EC的电荷注入。

[0085] 并且，在存储器单元2中进行上述动作时，有可能动作开始的时间点的沟道电位因存储器单元2中的电荷的存储状态而发生变化。因此，优选地，在数据的写入动作之前，通过使位线BL或源极线SL的电位做成例如0V，使第一选择栅极DG或第二选择栅极SG做成1.5V，进而使存储器栅极MG做成1.5V，使得存储器单元2的沟道电位与位线BL或源极线SL的电位一致。此时，优选地，使沟道电位一致后，使第一选择栅极DG或第二选择栅极SG恢复为0V的栅极截止电压后转到写入动作。

[0086] (3)其他动作

[0087] 并且，在读取动作中，将连接到作为读取对象的存储器单元2的位线BL预充电为例如1.5V，使源极线SL做成0V，并通过根据存储器单元2中是否流动电流来检测位线BL的电位变化，由此判断电荷存储层EC中是否存储有电荷。具体而言，在读取数据时，电荷存储在存储器栅极构造体4的电荷存储层EC的情况(写入数据的情况)下，存储器栅极构造体4正下方的存储器阱MW成为非导通状态，漏极区域31与源极区域34的电连接被阻断。由此，在读取数据的存储器单元2中，连接到与第一选择栅极构造体5邻接的漏极区域31的位线BL的1.5V的读取电压能够保持原样。

[0088] 另外，在读取数据时，在存储器栅极构造体4的电荷存储层EC中没有存储有电荷的情况(没有写入数据的情况)下，存储器栅极构造体4正下方的存储器阱MW成为导通状态，漏极区域31与源极区域34电连接，结果，通过存储器单元2，0V的源极线SL和1.5V的位线BL电连接。由此，在读取数据的存储器单元2中，位线BL的读取电压被施加到0V的源极线SL，因此施加在位线BL的1.5V的读取电压下降。因此，在配置有多个存储器单元2的非易失性半导体存储装置中，可通过检测位线BL的读取电压是否发生变化来读取存储器单元2的电荷存储层EC中是否存储有电荷的数据。

[0089] 顺便说一下，在抽出存储器单元2b的电荷存储层EC内的电荷的数据擦除动作时，通过从存储器栅极线MGL向存储器栅极MG施加-12V的存储器栅电压，由此电荷存储层EC内的电荷能够被抽出到0V的存储器阱MW而数据被擦除。

[0090] (4)关于本发明的存储器单元的电荷存储层和氮化侧壁层的结构

[0091] 在此，与图1的对应部分使用相同的附图标记的图4A示出比较例1的存储器单元100，与图1所示的本发明的存储器单元2的区别在于，在位于存储器栅极MG和第一选择栅极DG之间的侧壁隔板102内也形成有电荷存储层EC1。另外，虽然图4A中仅示出了存储器栅极MG与第一选择栅极DG之间的侧壁隔板102，但是在存储器栅极MG与第二选择栅极SG(图4A中未示出)之间的侧壁隔板内也同样地形成有电荷存储层EC1。

[0092] 实际上，作为比较例1示出的存储器单元100中，设置在侧壁隔板102内的电荷存储层EC1的一端部与设置在存储器栅极MG的下部区域ER1的电荷存储层EC的末端一体地形成。在这种情况下，与存储器栅极构造体4正下方的电荷存储层EC一样，电荷存储层EC1以与存储器阱MW表面并排的方式配置，并一直配置到存储器栅极MG与第一选择栅极DG之间的侧壁隔板102内的预定位置。在电荷存储层EC1的另一端部竖立设置有壁状的氮化侧壁层104。

[0093] 在此，在比较例1的氮化侧壁层104中，其下端部与侧壁隔板102内的电荷存储层EC1一体地形成，并以沿存储器栅极MG和第一选择栅极DG的各侧壁的方式向上延伸。另外，氮化侧壁层104以与第一选择栅极构造体5相隔预定距离而配置，以与所述第一选择栅极构造体5非接触的方式形成。

[0094] 在这样的电荷存储层EC、EC1和氮化侧壁层104一体地形成的比较例1的存储器单元100中，如图4A所示，可通过基于存储器栅极MG与存储器阱MW表面的沟道层(图中未示出)的电压差产生的量子隧道效应，从存储器阱MW向电荷存储层EC内注入电荷。但是，在比较例1的存储器单元100中，从存储器阱MW到侧壁隔板102内的电荷存储层EC1的距离和从存储器阱MW到存储器栅极MG正下方的电荷存储层EC的距离相同，因此在从存储器阱MW向电荷存储层EC注入电荷时，有可能电荷也被注入到侧壁隔板102内的电荷存储层EC1内。

[0095] 另外，如与图4A的对应部分使用相同的附图标记的图4B所示，在比较例1的存储器单元100中，例如放置在高温状态下时，随着时间的经过，电荷存储层EC内的电荷会持续地扩散到存储器栅极MG与第一选择栅极DG之间的侧壁隔板102内的电荷存储层EC1。因此，在比较例1的存储器单元100中，电荷不仅在电荷存储层EC内，而且有可能在存储器栅极MG与第一选择栅极DG之间的存储器阱MW的区域ER2正上方的电荷存储层EC1内或甚至在氮化侧壁层104内也会被存储。

[0096] 如上所述，在比较例1的存储器单元100中，容易成为电荷在位于存储器栅极MG与第一选择栅极DG之间的存储器阱MW的区域ER2正上方的电荷存储层EC1内，进而甚至在氮化侧壁层104内也被存储的状态而存储电荷量增加，或者如果成为电荷在电荷存储层EC1和甚至在氮化侧壁层104内也被存储的状态，则由于电荷存储层EC1下部的侧壁隔板102的膜厚度薄，使得存储电荷的电荷重心会接近基板。由此，在比较例1的存储器单元100中，存储器栅极MG与第一选择栅极DG之间的存储器阱MW的区域ER2中的阻抗会上升，在读取动作中存储器电流下降，因此存在读取性能难以提高、难以高速动作的问题。

[0097] 另一方面，在本发明的存储器单元2中，如与图1的对应部分使用相同的附图标记的图5所示，电荷存储层EC仅设置在存储器栅极MG与存储器阱MW相对的区域ER1中，侧壁隔板28a内的氮化侧壁层32a与电荷存储层EC分离，此外，氮化侧壁层32a相比电荷存储层EC从存储器阱MW更疏远。

[0098] 由此，存储器单元2在电荷存储层EC注入电荷时，能够阻止向氮化侧壁层32a的电荷注入，且即使在电荷存储层EC中注入电荷后经过预定时间，电荷也不会从电荷存储层EC移动到侧壁隔板28a、28b内，电荷仅在存储器栅极MG的下部的区域ER1内的电荷存储层EC中停留。

[0099] 因此，在存储器单元2中，能够防止在存储器栅极MG与第一选择栅极DG之间的存储器阱MW的区域ER2正上方电荷存储，此外，即使发生电荷存储在侧壁隔板28a内的氮化侧壁层32a内的状态，由于存储电荷的电荷重心远离基板，能够使存储器栅极MG与第一选择栅极DG(第二选择栅极SG)之间的存储器阱MW的区域ER2保持在低阻抗状态，从而能够提高读取性能并高速动作。

[0100] (5)作用及效果

[0101] 以上的结构中，在本发明的存储器单元2中，在漏极区域31与源极区域34之间的存储器阱MW上包括依次层叠形成下部栅极绝缘膜24a、电荷存储层EC、上部栅极绝缘膜24b及存储器栅极MG的存储器栅极构造体4，在存储器栅极构造体4的侧壁夹着侧壁隔板28a具有侧墙状的第一选择栅极构造体5，在所述存储器栅极构造体4的另一侧壁夹着侧壁隔板28b具有侧墙状的第二选择栅极构造体6。

[0102] 第一选择栅极构造体5中，在连接有位线BL的漏极区域31与设置在存储器栅极构造体4的侧壁的一侧壁隔板28a之间的存储器阱MW上夹着第一选择栅极绝缘膜30具有侧墙状的第一选择栅极DG。另一方面，第二选择栅极构造体6中，在连接有源极线SL的源极区域34与设置在存储器栅极构造体4的侧壁的另一侧壁隔板28b之间的存储器阱MW上夹着第二选择栅极绝缘膜33具有侧墙状的第二选择栅极SG。

[0103] 如上所述，在本发明的存储器单元2中，第一选择栅极DG和第二选择栅极SG沿着存储器栅极构造体4的侧壁以侧墙状形成，因此存储器栅极构造体4不会搭乘在第一选择栅极DG和第二选择栅极SG上，能够使存储器栅极构造体4、第一选择栅极构造体5及第二选择栅极构造体6的高度一致，因此存储器栅极构造体4不会从第一选择栅极DG和第二选择栅极SG突出，相应地存储器单元2和存储器单元2以外的具有MOS晶体管结构的周边电路的栅极高度一致，从而能够容易实现制造工序中的布线工序的平坦化。

[0104] 另外，在本发明的存储器单元2中，在存储器栅极构造体4与第一选择栅极构造体5之间的一侧壁隔板28a内具有以存储器栅极构造体4相隔预定距离W1的方式沿所述存储器栅极构造体4的侧壁延伸的氮化侧壁层32a，另一方面，在存储器栅极构造体4与第二选择栅极构造体6之间的侧壁隔板28b内也具有以与存储器栅极构造体4相隔预定距离W1的方式沿所述存储器栅极构造体4的侧壁延伸的氮化侧壁层32b。

[0105] 如此，在存储器单元2中，以将存储器栅极构造体4与第一选择栅极构造体5之间、存储器栅极构造体4与第二选择栅极构造体6之间隔开间隔的方式在一侧壁隔板28a内和另一侧壁隔板28b内分别形成氮化侧壁层32a、32b，由此与将一侧壁隔板28a和另一侧壁隔板28b单纯地以绝缘性氧化膜形成的情况相比，能够提高一侧壁隔板28a和另一侧壁隔板28b中的破坏耐压，相应地与现有技术相比能够提高存储器栅极MG周边的破坏耐压。

[0106] 此外，在该存储器单元2中，通过氮化侧壁层32a、32b与设置在存储器栅极构造体4的电荷存储层EC分离，且从存储器阱MW表面到氮化侧壁层32a、32b的下端面LS的各距离T2大于设置在存储器栅极构造体4的下部栅极绝缘膜24a的膜厚度T1，由此使氮化侧壁层32a、32b相比电荷存储层EC从存储器阱MW更远离，从而在从存储器阱MW向电荷存储层EC注入电荷时，电荷难以向氮化侧壁层32a、32b注入，能够防止因电荷被存储在电荷存储层EC以外的地方所引起的动作不良。

[0107] 另外，在该存储器单元2中，由于包括氮化侧壁层32a、32b的配置位置在内一侧壁隔板28a和另一侧壁隔板28b以存储器栅极构造体4为中心左右对称地形成，所以在一侧壁隔板28a内和另一侧壁隔板28b内的预定位置形成氮化侧壁层32a、32b时，无需经过特别的复杂的制造工序，能够容易制造。

[0108] 并且，在该存储器单元2中，在向存储器栅极MG上施加向电荷存储层EC注入电荷所需的电荷存储栅电压时，当利用第一写入方法阻止向电荷存储层EC的电荷的注入时，在将与存储器栅极MG相对的存储器阱MW的沟道层形成载体区域中被诱发的载体从沟道层形成载体区域排除的状态下，通过第一选择栅极构造体5，阻断与存储器栅极MG相对的区域的存储器阱MW与漏极区域31的电连接，且通过第二选择栅极构造体6，阻断与存储器栅极MG相对的区域的存储器阱MW与源极区域34的电连接。

[0109] 由此，在存储器单元2中，成为在沟道层形成载体区域不形成沟道层而形成耗尽层D的状态(图3A)，根据电荷存储栅电压，存储器阱MW的表面的电位上升，由此存储器栅极MG与存储器阱MW的表面的电压差缩小，从而能够阻止向电荷存储层EC内的电荷注入，另外，通过耗尽层D，能够阻止存储器栅极构造体4正下方的存储器阱MW的表面的电位到达第一选择栅极绝缘膜30和第二选择栅极绝缘膜33。

[0110] 因此，在存储器单元2中，不受通过量子隧道效应向电荷存储层EC注入电荷所需的高电压的电荷存储栅电压的限制，能够将位线BL和源极线SL的电压值降低至通过第一选择栅极构造体5阻断与存储器栅极MG相对的区域的存储器阱MW与位线BL的电连接所需的电压值、通过第二选择栅极构造体6阻断与存储器栅极MG相对的区域的存储器阱MW与源极线SL的电连接所需的电压值。因此，在存储器单元2中，与所述位线BL和源极线SL的电压的降低匹配地，能够使第一选择栅极构造体5的第一选择栅极绝缘膜30的膜厚度、第二选择栅极构造体6的第二选择栅极绝缘膜33的膜厚度变薄，相应地能够实现高速动作。

[0111] 另外，在存储器单元2中，在利用第二写入方法阻止向电荷存储层EC的注入电荷时，即使在存储器栅极MG上被施加向电荷存储层EC的电荷注入所需的电荷存储栅电压，在与存储器栅极MG相对的存储器阱MW表面上形成沟道层CH(图3B)，也能够通过第一选择栅极构造体5阻断漏极区域31与沟道层CH的电连接，且能够通过第二选择栅极构造体6阻断源极区域34与沟道层CH的电连接。

[0112] 由此，在存储器单元2中，在与存储器栅极构造体4相对的存储器阱MW的沟道层CH周边形成耗尽层的同时，根据电荷存储栅电压，沟道层CH的沟道电位上升，从而存储器栅极MG与沟道层CH之间的电压差缩小，能够阻止向电荷存储层EC内的电荷注入，且通过耗尽层D能够阻止从沟道层CH向第一选择栅极绝缘膜30和第二选择栅极绝缘膜33的电压施加。

[0113] 因此，在存储器单元2中，不受通过量子隧道效应向电荷存储层EC注入电荷所需的高电压的电荷存储栅电压限制，能够将位线BL和源极线SL的电压值降低至通过第一选择栅极构造体5和第二选择栅极构造体6阻断位线BL与沟道层CH的电连接、源极线SL与沟道层CH的电连接所需的电压值。因此，在存储器单元2中，与所述位线BL和源极线SL的电压的降低匹配地，能够使第一选择栅极构造体5的第一选择栅极绝缘膜30的膜厚度、第二选择栅极构造体6的第二选择栅极绝缘膜33的膜厚度变薄，相应地能够实现高速动作。

[0114] (6)其他实施方式

[0115] 并且，本发明并不限定于本实施方式，在本发明的要旨的范围内可以实施各种变形。例如，在上述的实施方式中，对从第一选择栅极构造体5相隔预定距离而形成一氮化侧壁层32a，并且从第二选择栅极构造体相隔预定距离而形成另一氮化侧壁层32b的存储器单元2进行了说明，但是本发明并不限定于此，如与图1的对应部分使用相同的附图标记的图6A所示，也可以适用如下的存储器单元41，其中，与第一选择栅极构造体5的侧壁相接的方式在一侧壁隔板42a内形成一氮化侧壁层45a，并且与第二选择栅极构造体6的侧壁相接的方式在另一侧壁隔板42b内形成另一氮化侧壁层45b。

[0116] 在这种情况下，在侧壁隔板42a、42b内，具有壁状的氮化侧壁层45a、45b可相对于存储器栅极构造体4相隔预定距离而配置，且各氮化侧壁层45a、45b可沿所述存储器栅极构造体4的侧壁形成。并且，在侧壁隔板42a、42b内的氮化侧壁层45a、45b以外的区域可形成例如由SiO2等构成的绝缘层44。

[0117] 另外，作为其他实施方式，如与图1的对应部分使用相同的附图标记的图6B所示，还可以是在侧壁隔板52a、52b的绝缘层54内设置以L字状形成的氮化侧壁层55a、55b的存储器单元51。在这种情况下，一氮化侧壁层55a包括沿存储器栅极构造体4的侧壁延伸的壁部56a和与壁部56a的下端一体地形成且沿存储器阱MW表面向第一选择栅极DG延伸的下端部
57a。另外，另一氮化侧壁层55b也包括沿存储器栅极构造体4的侧壁延伸的壁部56b和与壁部56b的下端一体地形成且沿存储器阱MW表面向第二选择栅极SG延伸的下端部57b。

[0118] 在这种情况下，氮化侧壁层55a、55b与电荷存储层EC分离，以与存储器栅极构造体4相隔预定距离且沿存储器栅极构造体4的侧壁的方式形成壁部56a、56b，且从存储器阱MW表面到下端部57a、57b的下端面的距离大于下部栅极绝缘膜24a的膜厚度。并且，在氮化侧壁层55a的壁部56a与第一选择栅极构造体5之间和氮化侧壁层55b的壁部56b与第二选择栅极构造体6之间分别形成有绝缘层54。

[0119] 另外，在上述的实施方式中，虽然对利用P型的存储器阱MW设置形成N型的晶体管结构的存储器栅极构造体4、形成N型的MOS晶体管结构的第一选择栅极构造体5及同样地形成N型的MOS晶体管结构的第二选择栅极构造体6的情况进行了说明，但是本发明并不限定于此，也可以利用N型的存储器阱设置形成P型的晶体管结构的存储器栅极构造体、形成P型的MOS晶体管结构的第一选择栅极构造体及同样地形成P型的MOS晶体管结构的第二选择栅极构造体。

[0120] 在这种情况下，在上述的实施方式中说明的存储器单元2具有相反的N型和P型的导电型，因此在存储器栅极构造体、第一选择栅极构造体、第二选择栅极构造体、位线及源极线上施加的各电压也相应地变化。但是，即使在这种情况下，与上述的实施方式一样，不受存储器栅极上施加的电荷存储栅电压限制，能够使位线和源极线上施加的电压降低至第一选择栅极构造体和第二选择栅极构造体的区域中使存储器阱成为非导通状态所需的电压值。因此，即使在这种情况下，由于能够降低位线和源极线的电压值，因此能够使第一选择栅极构造体的第一选择栅极绝缘膜和第二选择栅极构造体的第二选择栅极绝缘膜的膜厚度变薄，相应地能够实现高速动作，并且可以减小周边电路的面积。

[0121] 此外，在上述的实施方式中，对通过向存储器单元2的电荷存储层EC注入电荷来写入数据，通过抽出所述电荷存储层EC的电荷来擦除数据的情况进行了说明，但是本发明并不限定于此，与此相反，还可以通过抽出存储器单元2的电荷存储层EC内的电荷来写入数据，通过向所述电荷存储层EC内注入电荷来擦除数据。

[0122] 附图标记的说明

[0123] 2：存储器单元

[0124] 4：存储器栅极构造体

[0125] 5：第一选择栅极构造体

[0126] 6：第二选择栅极构造体

[0127] 28a、28b、42a、42b、52a、52b：侧壁隔板

[0128] 31：漏极区域

[0129] 32a、32b、45a、45b、55a、55b：氮化侧壁层(侧壁层)

[0130] 34：源极区域

[0131] 56a、56b：壁部

[0132] 57a、57b：下端部

[0133] D：耗尽层

[0134] BL：位线

[0135] SL：源极线

[0136] MGL：存储器栅极线

[0137] MW：存储器阱

[0138] MG：存储器栅极

[0139] DG：第一选择栅极

[0140] SG：第二选择栅极

[0141] EC：电荷存储层

[0142] LS：下端面