驱动调整电路及调整方法、显示装置

摘要

一种驱动的调整电路、调整方法及显示装置。调整驱动的方法包括：获取像素组的一个或多个充电误差值；根据所述一个或多个充电误差值，确定所述驱动的调整策略；以及根据所述调整策略来调整所述驱动的设置；其中，所述根据所述一个或多个充电误差值，确定所述驱动的调整策略可以包括：如果所述一个或多个充电误差值满足第一条件，则减小所述驱动；以及如果所述一个或多个充电误差值满足第二条件，则增大所述驱动。

权利要求

1.一种调整驱动的方法，包括：

获取像素组的一个或多个充电误差值；

根据所述一个或多个充电误差值，确定所述驱动的调整策略；以及根据所述调整策略来调整所述驱动的设置；

其中，所述根据所述一个或多个充电误差值，确定所述驱动的调整策略，包括：如果所述一个或多个充电误差值满足第一条件，则减小所述驱动；以及如果所述一个或多个充电误差值满足第二条件，则增大所述驱动；

其中，所述获取像素组的一个或多个充电误差值为周期性的，且所述获取像素组的一个或多个充电误差值的周期可以根据显示面板的显示时间动态调整；

所述像素组包括N个像素单元，所述N个像素单元分别通过N条数据线提供的写入电压值进行充电，其中，N为所述数据线的总数目，N为大于等于1的正整数；以及所述获取像素组的一个或多个充电误差值，包括：分别读取所述N个像素单元的N个写入电压值；

测量所述N个像素单元的像素电极，得到N个充电电压值；以及所述N个充电电压值的绝对值减去所述N个写入电压值的绝对值得到N个差值，基于所述N个差值确定所述一个或多个充电误差值。

2.如权利要求1所述的调整驱动的方法，其中，所述像素组中的各像素单元均与同一条扫描线相连，所述扫描线为栅线或者虚栅线。

3.如权利要求1所述的调整驱动的方法，其中，所述N个写入电压值为N个数据电压值或者N个设定的固定电压值。

4.如权利要求2所述的调整驱动的方法，其中，

所述扫描线与各所述像素单元的驱动晶体管的栅极连接，所述驱动晶体管在所述扫描线提供的开启电压的控制下打开；以及所述得到N个充电电压值包括在关闭所述驱动晶体管之前读取所述N个充电电压值。

5.如权利要求1所述的调整驱动的方法，其中，所述一个充电误差值为平均误差值，其中，所述平均误差值为所述N个差值的平均值，所述平均误差值用于表征所述N条数据线的平均充电误差。

6.如权利要求5所述的调整驱动的方法，其中，所述根据所述一个或多个充电误差值，确定所述驱动的调整策略，包括：如果所述平均误差值大于第一阈值，则减小源驱动电压或减小源驱动电流或减小时钟信号的占空比；或者如果所述平均误差值小于第二阈值，则增大源驱动电压或增大源驱动电流或增大时钟信号的占空比；

其中，所述第一阈值为正实数，所述第二阈值为负实数。

7.如权利要求1所述的调整驱动的方法，其中，所述多个充电误差值包括N个独立误差值，其中，所述N个独立误差值为所述N个差值，所述N个独立误差值分别用于表征所述N条数据线的各条数据线的充电误差。

8.如权利要求7所述的调整驱动的方法，其中，所述根据所述一个或多个充电误差值，确定所述驱动的调整策略，包括：对于每条数据线：

如果其对应的独立误差值大于第一阈值，则减小所述数据线的源驱动电压或者减小所述数据线的源驱动电流；或者如果其对应的独立误差值小于第二阈值，则增大所述数据线的源驱动电压或者增大所述数据线的源驱动电流；

其中，所述第一阈值为正实数，所述第二阈值为负实数。

9.如权利要求1所述的调整驱动的方法，其中，所述基于所述N个写入电压值和所述N个充电电压值，分别计算所述N个像素单元的N个差值，包括：获取主机向驱动电路输入相邻两帧图像数据的时间间隔；以及在所述时间间隔内计算所述N个差值。

10.一种驱动调整电路，包括，

处理子电路，被配置为周期性地获取像素组的一个或多个充电误差值，且获取像素组的一个或多个充电误差值的周期可以根据显示面板的显示时间动态调整；

策略生成子电路，被配置为根据所述一个或多个充电误差值，确定所述驱动的调整策略；以及设置子电路，被配置为根据所述调整策略来调整所述驱动的设置；

其中，所述策略生成子电路，还被配置为：如果所述一个或多个充电误差值满足第一条件，则减小所述驱动；以及如果所述一个或多个充电误差值满足第二条件，则增大所述驱动；

所述像素组包括N个像素单元，所述N个像素单元分别通过N条数据线提供的写入电压值进行充电，其中，N为所述数据线的总数目，N为大于等于1的正整数；以及所述处理子电路还被配置为：分别读取所述N个像素单元的N个写入电压值；

测量所述N个像素单元的像素电极，得到N个充电电压值；以及所述N个充电电压值的绝对值减去所述N个写入电压值的绝对值得到N个差值，基于所述N个差值确定所述一个或多个充电误差值。

11.如权利要求10所述的驱动调整电路，其中，所述策略生成子电路还被配置为：将所述一个或多个充电误差值与设定的第一阈值和第二阈值进行比较得到比较结果；以及根据所述比较结果生成用于调整所述驱动的调整策略；其中，所述第一阈值为正实数，所述第二阈值为负实数。

12.如权利要求10所述的驱动调整电路，其中，所述像素组中的各像素单元均与同一条扫描线相连，所述扫描线为栅线或者虚栅线。

13.一种显示装置，包含权利要求10-12任一项所述的调整电路、栅驱动电路以及源驱动电路，其中，所述源驱动电路依据驱动的设置来配置源驱动电压或源驱动电流；以及所述栅驱动电路依据驱动的设置来减小或增大输出的栅驱动信号所占的时间。

说明书

驱动调整电路及调整方法、显示装置

技术领域

[0001] 本公开的实施例涉及一种驱动调整电路及调整方法、显示装置。

背景技术

[0002] 液晶显示器TFT-LCD是保持型的电光转换器件。对应一定亮度的灰阶电压从数据驱动IC输出后，通过数据线，在作为开关的晶体管TFT打开后被写入像素电极。灰阶电压的写入过程就是像素单元的像素电极的充电过程，需要写入到像素单元的像素电极的灰阶电压尽可能地接近数据驱动IC输出的值。

发明内容

[0003] 本公开的至少一个实施例提供一种调整驱动的方法，包括：获取像素组的一个或多个充电误差值；根据所述一个或多个充电误差值，确定所述驱动的调整策略；以及根据所述调整策略来调整所述驱动的设置；其中，所述根据所述一个或多个充电误差值，确定所述驱动的调整策略，包括：如果所述一个或多个充电误差值满足第一条件，则减小所述驱动；以及如果所述一个或多个充电误差值满足第二条件，则增大所述驱动。

[0004] 例如，所述像素组中的各像素单元均与同一条扫描线相连，所述扫描线为栅线或者虚栅线。

[0005] 例如，所述像素组包括N个像素单元，所述N个像素单元分别通过N条数据线提供的写入电压进行充电，其中，N为所述数据线的总数目，N为大于等于1的正整数；以及所述获取像素组的一个或多个充电误差值，包括：分别读取所述N个像素单元的N个写入电压值；测量所述N个像素单元的像素电极，得到N个充电电压值；以及所述N个充电电压值的绝对值减去所述N个写入电压值的绝对值得到N个差值，基于所述N个差值确定所述一个或多个充电误差值。

[0006] 例如，所述N个写入电压值为数据电压值或者设定的固定电压值。

[0007] 例如，所述扫描线与各所述像素单元的驱动晶体管的栅极连接，所述驱动晶体管在所述扫描线提供的开启电压的控制下打开；以及所述得到N个充电电压值包括在关闭所述驱动晶体管之前读取所述N个充电电压值。

[0008] 例如，所述一个充电误差值包括平均误差值，其中，所述平均误差值为所述N个差值的平均值，所述平均误差值用于表征所述N条数据线的平均充电误差。

[0009] 例如，所述根据所述一个或多个充电误差值，确定驱动的调整策略，包括：如果所述平均误差值大于第一阈值，则减小源驱动电压、减小源驱动电流或减小时钟信号的占空比；或者如果所述平均误差值小于第二阈值，则增大源驱动电压、增大源驱动电流或增大时钟信号的占空比；其中，所述第一阈值为正实数，所述第二阈值为负实数。

[0010] 例如，所述多个充电误差值包括N个独立误差值，其中，所述N个独立误差值为所述N个差值，所述N个独立误差值分别用于表征所述N条数据线的各条数据线的充电误差。

[0011] 例如，所述根据一个或多个充电误差值，确定驱动的调整策略，包括：对于每条数据线：如果其对应的独立误差值大于第一阈值，则减小所述数据线的源驱动电压或者减小所述数据线的源驱动电流；或者如果其对应的独立误差值小于第二阈值，则增大所述数据线的源驱动电压或者增大所述数据线的源驱动电流；其中，所述第一阈值为正实数，所述第二阈值为负实数。

[0012] 例如，所述基于所述N个写入电压值和所述N个充电电压值，分别计算所述N个像素单元的N个差值，包括：获取主机向驱动电路输入相邻两帧图像数据的时间间隔；以及在所述时间间隔内计算所述N个差值。

[0013] 本公开实施例还提供一种驱动的调整电路，包括，处理子电路，被配置为获取像素组的一个或多个充电误差值；策略生成子电路，被配置为根据所述一个或多个充电误差值，确定所述驱动的调整策略；以及设置子电路，被配置为根据所述调整策略来调整所述驱动的设置；其中，所述根据所述一个或多个充电误差值，确定所述驱动的调整策略可以包括：如果所述一个或多个充电误差值满足第一条件，则减小所述驱动；以及如果所述一个或多个充电误差值满足第二条件，则增大所述驱动。

[0014] 例如，所述像素组包括N个像素单元，所述N个像素单元分别通过N条数据线提供的写入电压进行充电，其中，N为所述数据线的总数目，N为大于等于1的正整数；以及所述处理子电路还被配置为：分别读取所述N个像素单元的N个写入电压；测量所述N个像素单元的像素电极，得到N个充电电压值；以及基于所述N个写入电压值和所述N个充电电压值，分别计算所述N个像素单元的N个差值。

[0015] 例如，所述策略生成子电路还被配置为：将所述一个或多个充电误差值与设定的第一阈值和第二阈值进行比较得到比较结果；以及根据所述比较结果生成用于调整所述驱动的调整策略；其中，所述第一阈值为正实数，所述第二阈值为负实数。

[0016] 例如，所述像素组中的各像素单元均与同一条扫描线相连，所述扫描线为栅线或者虚栅线。

[0017] 本公开实施例还提供一种显示装置，包含上述实施例的调整电路、栅驱动电路、源驱动电路。

[0018] 例如，所述源驱动电路依据驱动设置来配置源驱动电压或源驱动电流之一，以及所述栅驱动电路依据驱动的设置来减小或增大输出的栅驱动信号所占的时间。

[0019] 本公开的实施例通过基于平均误差得到的源驱动调整策略可以整体调整所有数据线的驱动能力(例如，调整驱动能力至少可以包括调整源驱动电压、源驱动电流或者时钟信号之一，例如可以通过调整时序控制电路来调整时钟信号，进而达到调整栅驱动电路输出的高电平所占的时间)，有效改善显示面板随使用时间的增加而发生的驱动能力的整体恶化。本公开实施例还通过基于独立误差得到的源驱动调整策略来分别调整各条数据线的驱动能力(例如，调整驱动能力至少包括调整源驱动的数据电压或者源驱动电流之一)，有效改善了尺寸较大的面板在栅线方向显示不均的问题。

附图说明

[0020] 为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。

[0021] 图1为本公开实施例提供的一种调整驱动的方法流程图；

[0022] 图2为本公开实施例提供的图1中的步骤200的获取像素组的一个或多个充电误差值的流程图；

[0023] 图3为本公开实施例的示例一提供的调整驱动的方法流程图；

[0024] 图4为本公开实施例的示例二提供的调整驱动的方法流程图；

[0025] 图5为本公开实施例提供的驱动的调整电路的组成框图；

[0026] 图6A为本公开实施例提供的显示装置的组成框图；

[0027] 图6B为本公开实施例提供显示装置与主机的连接示意图；

[0028] 图6C为本公开实施例提供的GOA单元的电路图；

[0029] 图6D为本公开实施例提供的GOA单元的时序图；

[0030] 图6E为本公开实施例提供的读取像素单元充电电压值的示意图。

具体实施方式

[0031] 下面将结合附图，对本公开实施例中的技术方案进行清楚、完整地描述参考在附图中示出并在以下描述中详述的非限制性示例实施例，更加全面地说明本公开的示例实施例和它们的多种特征及有利细节。应注意的是，图中示出的特征不是必须按照比例绘制。所给出的示例仅旨在有利于理解本公开实施例的实施，以及进一步使本领域技术人员能够实施示例实施例。因而，这些示例不应被理解为对本公开的实施例的范围的限制。

[0032] 除非另外特别定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。此外，在本公开各个实施例中，相同或类似的参考标号表示相同或类似的构件。

[0033] 当薄膜晶体管液晶显示器TFT-LCD的驱动电路不将像素单元的实际充电电压反馈给驱动电路时驱动电路并不能获知充入各个像素单元的实际电压值。

[0034] 显示面板上的像素单元的充电情况会随使用时间的增加而发生变化，如果驱动电路提供的驱动控制策略不能检测到这些变化，将导致像素单元的充电电压异常而出现异常显示等现象。同时，对于尺寸较大的显示面板，由于存在均一性的问题，在显示面板的沿着栅线方向的不同位置处像素单元的充电差别较大，也将影响显示效果。

[0035] 下面结合图1-图6E介绍本公开的调整驱动的方法100、调整电路10以及显示装置1。

[0036] 如图1所示，本公开实施例提供一种调整驱动的方法100。调整驱动的方法100可以包括：步骤200，获取像素组的一个或多个充电误差值；步骤300，根据所述一个或多个充电误差值，确定所述驱动的调整策略；以及步骤400，根据所述调整策略来调整所述驱动的设置。例如，所述根据所述一个或多个充电误差值，确定所述驱动的调整策略可以包括：如果所述一个或多个充电误差值满足第一条件，则减小所述驱动；以及如果所述一个或多个充电误差值满足第二条件，则增大所述驱动。例如，所述驱动包括源驱动(即源极驱动电路)或栅驱动(即栅极驱动电路)中的至少一个。

[0037] 在一些实施例中，步骤200涉及的像素组可以包括一或多个像素单元，各所述像素单元均与同一条扫描线相连，所述扫描线为栅线或者虚栅线。

[0038] 例如，栅线位于显示面板上的有效显示区域中，栅驱动电路通过控制多条栅线一行一行地有序输出驱动晶体管器件的开态电压来逐行打开驱动晶体管。需要说明的是，多条栅线可以一行一行的排列，也可以一列一列的排列。本公开实施例并不对栅线的布线方向和布线的方式进行限定。

[0039] 例如，在显示面板上的非显示区域设置一条或者多条虚栅线，通过设置一条或者多条虚栅线可以达到稳定图像输出的目的。在一些实施例中，栅驱动电路通过控制一或多条虚栅线有序输出驱动晶体管器件的开态电压。当开态电压使驱动晶体管打开时，多条数据线会向像素单元写入预先设定的一个或多个固定电压值。需要说明的是，本公开实施例并不对虚栅线的布线方向和布线的方式进行限定。

[0040] 通过获取与虚栅线相连的像素组的一个或多个充电误差值，可以减少获取一个或多个充电误差值对图像显示的影响。

[0041] 在一些实施例中，步骤200可以周期性的获取像素组的一个或多个充电误差值，其中周期的长短可以动态调整。也就是说，可以随着显示面板使用时间的增加，动态调整获取像素组的一个或多个充电误差值的时间间隔。例如，在显示面板使用时间较短时，可以设置在显示多帧图像数据的时间间隔内获取一次一个或多个充电误差值；当随着显示面板使用时间的增加，可以缩短获取一次一个或多个充电误差值的时间间隔(例如，在显示一帧图像的时间间隔内获取一次一个或多个充电误差值)。

[0042] 在一些实施例中，像素组包括N个像素单元，所述N个像素单元分别通过N条数据线提供的N个写入电压值进行充电，其中，N为所述数据线的总数目，N为大于等于1的正整数。相应的步骤200获得像素组一个或多个充电误差值可以包括如图2所示的各子步骤。例如，像素组包括一行或一列像素单元。

[0043] 如图2所示，步骤200的获取像素组的一个或多个充电误差值可以包括：步骤201，分别读取所述N个像素单元的N个写入电压值；步骤202，测量所述N个像素单元的像素电极，得到N个充电电压值；以及步骤203，所述N个充电电压值的绝对值减去所述N个写入电压值的绝对值得到N个差值，基于所述N个差值确定所述一个或多个充电误差值。

[0044] 在一些实施例中，步骤201中的写入电压值为数据电压值。

[0045] 例如，像素组中的N个像素单元通过驱动晶体管与有效显示区域的栅线相连。当栅线向驱动晶体管提供开启电压时，则N条数据线会向像素单元的像素电极写入数据电压值(例如，灰度电压值)。之后，像素组中的N个像素单元会依据数据电压值进行图像显示。

[0046] 在一些实施例中，步骤201中的写入电压值为设定的固定电压值。

[0047] 例如，像素组中的N个像素单元通过驱动晶体管与非有效显示区域的虚栅线相连。当虚栅线向驱动晶体管提供开启电压时，则N条数据线会向像素单元的像素电极写入预先设定的固定电压值。需要说明的是，可以向N个像素单元提供一个相同的固定电压值，也可以向N个像素单元提供多个固定电压值，固定电压值与显示的图像无关。

[0048] 在一些实施例中，步骤202中的得到N个充电电压值还可以包括读取充电电压值的步骤，其中，当在像素组中的N个像素单元充电完成的时刻读取充电电压值时，可以获得更准确的一个或多个充电误差值。

[0049] 例如，所述驱动晶体管在所述扫描线提供的开启电压的控制下打开；以及所述得到N个充电电压值包括在关闭所述驱动晶体管之前读取所述N个充电电压值。

[0050] 在充电完成的时刻读取充电电压值，可以防止因像素单元的放电过程导致读取的充电电压值不准确，进而影响获得的充电误差一个或多个充电误差值。

[0051] 在一些实施例中，在合适的时间段内计算步骤203的N个差值。例如，获取主机向驱动电路提供前后两帧图像数据的时间间隔，在获取的时间间隔内计算N个差值。由于在该时间间隔内驱动电路不会接收来自主机的图像数据信息，也不会对显示面板的像素单元充电，因此对驱动电路的CPU的运算负担影响最小。

[0052] 在一些实施例中，步骤200中的一个充电误差值为平均误差值，该平均误差值可以用于表征N条数据线的平均充电误差。例如，平均误差值可以为步骤203所得到的N个差值的平均值。

[0053] 例如，调整驱动的方法100还包括，接收下一帧图像数据；以及采用所述设置来驱动显示下一帧图像数据。

[0054] 例如，当步骤200的一个充电误差值为平均误差值时，相应的步骤300的根据一个充电误差值，确定驱动的调整策略可以包括：如果所述平均误差值大于第一阈值，则降低驱动能力(例如，减小源驱动电压、减小源驱动电流或减小时钟信号的占空比)；或者如果所述平均误差值小于第二阈值，则增大驱动能力(例如，增大源驱动电压、增大源驱动电流或增大时钟信号的占空比)；其中，所述第一阈值为正实数，所述第二阈值为负实数。例如，可以通过调整源驱动输出的灰阶电压来增大或者减小源驱动电压。例如，可以通过调整源驱动输出的电流来增大或者减小源驱动电流。例如，可以通过调整时序控制电路输出的时钟信号的占空比来增大或者减小时钟信号的占空比。例如，第一阈值电压为正实数，第二阈值电压为负实数。

[0055] 下面结合图3的示例一，详细说明根据平均误差值获得调整策略，并基于调整策略调整驱动设置的过程。需要说明的是，示例一在显示区域后的非显示区域设置了两条虚栅线，其中像素组中的N个像素单元与第二条虚栅线相连。假设第一阈值为D1且第二阈值为D2，其中D1为正实数，D2为负实数。

[0056] 如图3所示，示例一提供的调整驱动的方法300可以包括：

[0057] 步骤301，依次为显示区域的每一行像素充电。

[0058] 步骤302，为非显示区域的第一条虚栅线、第二条虚栅线充电，写入电压值为固定电压值P0(|P0|>0)。

[0059] 步骤303，读取与第二条虚栅线相连的N个像素单元的充电电压值，记为Pi(i＝1,2,…N。N为数据线总数)。

[0060] 步骤304，采用下述公式(1)计算N个差值，再根据下述公式(2)计算平均误差值D，然后比较平均误差值D与第一阈值D1：

[0061] Di＝|Pi|-|P0|   (1)

[0062]

[0063] 如果平均误差值D大于第一阈值D1，则执行步骤305，否则执行步骤306。

[0064] 步骤305，确定调整策略一，以及根据所述调整策略一来调整驱动的设置。

[0065] 步骤306，比较平均误差值D与第二阈值D2，如果平均误差值D小于第二阈值D2，则执行步骤307，否则不调整驱动。

[0066] 步骤307，确定调整策略二，以及根据所述调整策略二来调整驱动的设置。

[0067] 例如，平均误差值D大于第一阈值D1时，现有驱动能力过大，因此，调整策略一可以降低现有的驱动能力(例如，减小源驱动电压、减小源驱动电流或减小时钟信号的占空比)。平均误差值D小于第二阈值D2时，现有驱动能力过小，因此，调整策略二可以增大现有的驱动能力(例如，增大源驱动电压、增大源驱动电流或增大时钟信号的占空比)。

[0068] 例如，假设在列翻转驱动方式下，各条数据线为与第2条虚栅线相连的N个像素单元写入的固定电压值分别为：P1＝5V，P2＝-5V，P3＝5V,…Pi＝5V…，PN＝-5。当充电完成后读取的充电电压值分别为P1＝5.1V，P2＝-5.09V，P3＝5.05V，…Pi＝5V…，PN＝-5.09V。i表示第i条数据线的序号，Pi为与第i条数据线相连的像素单元的写入电压值或者充电电压值。利用公式(2)计算平均误差值D。假设计算得到的平均误差值D＝0.05，这就表示实际充到像素组中N个像素单元的充电电压值比写入的固定电压值平均增大了0.05V。假设第一阈值D1取值为0.01，则可以得到D>D1，表明实际数据线的源驱动电压过高，因此需要采用调整策略一来调整驱动的设置。调整策略一可以为：减小源驱动电压、减小源驱动电流或减小时钟信号的占空比之一。相应的，如果平均误差值D小于第二阈值D2，则需要采取调整策略二来调整驱动的设置。调整策略二可以为：增大源驱动电压、增大源驱动电流或者增大时钟信号的占空比之一。例如，如果计算得到的平均误差值D位于大于等于第二阈值D2且小于等于第一阈值D1的区间内时，则表明充电误差在允许的范围内，所以不对驱动进行调整。

[0069] 薄膜晶体管液晶显示器TFT-LCD的像素单元会随使用时间的增加而发生变化，这种变化会造成通过数据线充入像素单元的电压过大或过小而造成显示异常。本公开实施例通过平均误差值，获得调整策略，可以根据显示面板上像素单元的动态变化来调整驱动的设置，具体地，通过整体调整所有数据线充入像素单元的源驱动电压或者源驱动电流等而将像素单元的充电电压维持在规定范围内，有效改善了显示质量。

[0070] 在另一些实施例中，多个充电误差值还可以包括N个独立误差值，该N个独立误差值分别用于表征所述N条数据线的各条数据线的充电误差，其中，所述N个独立误差值为步骤203得到的N个差值。

[0071] 例如，当步骤200的多个充电误差值包括N个独立误差值时，步骤300的根据多个充电误差值，确定驱动的调整策略可以包括：

[0072] 对于每条数据线：如果其对应的独立误差值大于第一阈值，表明对该数据线的驱动过大，则降低对该数据线的驱动的能力(例如，减小所述数据线的源驱动电压或者减小所述数据线的源驱动电流)；或者，如果其对应的独立误差值小于第二阈值，表明对该数据线的驱动过小，则提高对该数据线的驱动的能力(例如，增大所述数据线的源驱动电压或者增大所述数据线的源驱动电流)；其中，所述第一阈值为正实数，所述第二阈值为负实数。例如，可以通过调整源驱动输出的灰阶电压来增大或者减小源驱动电压。例如，可以通过调整源驱动输出的电流来增大或者减小源驱动电流。例如，第一阈值电压为正实数，第二阈值电压为负实数。

[0073] 下面结合图4介绍示例二，详细说明根据独立误差值获得调整策略，并基于调整策略调整驱动设置的过程。需要说明的是，示例二在显示区域后的非显示区域设置两条虚栅线，其中像素组中的N个像素单元与第二条虚栅线相连。假设第一阈值为D1且第二阈值为D2，D1为正实数，D2为负实数。

[0074] 步骤401，依次为显示区域的每一行像素充电。

[0075] 步骤402，为非显示区域的第一条虚栅线和第二条虚栅线充电，写入电压值为固定电压值P0(|P0|>0)。

[0076] 步骤403，读取与第二条虚栅线相连的N个像素单元的充电电压值，记为Pi(i＝1,2,…N，N为数据线总数)。

[0077] 步骤404，采用公式上述(1)逐一计算N个独立误差值Di(i＝1,2,…N)，之后再比较每个独立误差值Di(i＝1,2,…N)与第一阈值D1。对于独立误差值Di大于第一阈值的数据线，执行步骤405，否则执行步骤406。

[0078] 步骤405，确定调整策略一，以及根据所述调整策略一来调整独立误差值Di大于第一阈值的数据线的驱动的设置。

[0079] 步骤406，对于独立误差值Di不大于第一阈值的数据线，比较独立误差值Di与第二阈值D2，如果独立误差值Di小于第二阈值D2，则执行步骤407，否则不对该数据线的驱动进行调整。

[0080] 步骤407，确定调整策略二，以及根据所述调整策略二来调整独立误差值Di小于第二阈值D2的数据线的驱动的设置。

[0081] 例如，调整策略一可以为减小源驱动电压、减小源驱动电流之一。调整策略二可以为增大源驱动电压、增大源驱动电流之一。

[0082] 例如，假设在列翻转驱动方式下，N条数据线为与第2条虚栅线相连的N个像素单元写入的固定电压值分别为：P1＝5V，P2＝-5V，P3＝5V,…Pi＝5V…，PN＝-5。当充电完成后读取的充电电压值分别为P1＝5.1V，P2＝-4.95V，P3＝4.90V，…Pi＝5V…，PN＝-5.06V。i表示第i条数据线的序号，Pi为与第i条数据线相连的像素单元的写入电压值或者充电电压值。利用公式(1)计算N个独立误差值，分别得到：第一条数据线的独立误差值D1＝0.1，这就表示第一条数据线对像素单元的充电电压值比写入电压值高了0.1V；第二条数据线的独立误差D2＝-0.05，这表示第二条数据线对像素单元充入的电压值低了0.05V，其他各条数据线分析同理。如果某个独立误差值大于第一阈值，则可以使用调整策略一来调整这条数据线的源驱动设置。相应的，如果某条数据线对应的独立误差值小于第二阈值，则可以使用调整策略二来调整这条数据线的驱动设置。需要说明的是，如果某个独立误差值位于大于等于第二阈值D2且小于等于第一阈值D1的区间内时，则表明该数据线的充电误差在允许的范围内，不用调整该数据线的源驱动。

[0083] 对于尺寸较大的模组，由于显示面板的均一性的问题，位于显示面板的栅线方向的不同位置的像素单元的充电情况差别较大。因此如果提供给每一条数据线的驱动能力都一样，则可能会造成沿栅线方向的显示不均。本公开实施例的基于独立误差值可以获得针对每一条数据线的不同调整策略，自适应地调整源驱动(例如，增大或者减小某条数据线的源驱动电压、增大或者减小某条数据线的源驱动电流等)，解决因显示面板尺寸较大造成的沿栅线方向的显示不均问题。

[0084] 如图5所示，本公开实施例提供一种驱动的调整电路10。调整电路10可以包括：处理子电路11，被配置为获取像素组的一个或多个充电误差值；策略生成子电路12，被配置为根据一个或多个充电误差值，确定驱动的调整策略；以及设置子电路13，被配置为根据所述调整策略来调整驱动的设置；其中，所述根据所述一个或多个充电误差值，确定所述驱动的调整策略可以包括：如果所述一个或多个充电误差值满足第一条件，则减小所述驱动；以及如果所述一个或多个充电误差值满足第二条件，则增大所述驱动。

[0085] 在一些实施例中，像素组包括N个像素单元N个像素单元分别通过N条数据线提供的写入电压进行充电，其中，N为所述数据线的总数目，N为大于等于1的正整数；以及所述处理子电路11还被配置为：分别读取所述N个像素单元的N个写入电压；测量所述N个像素单元的像素电极，得到N个充电电压值；以及基于所述N个写入电压值和所述N个充电电压值，分别计算所述N个像素单元的N个差值。

[0086] 例如，处理子电路11的输入端分别与N个像素单元的像素电极相连接，来读取测量的充电电压值。处理子电路11的输出端与策略生成子电路12相连。

[0087] 例如，可以采用软件编程的方式计算N个差值，也可以通过加法器或者乘法器等计算N个差值。

[0088] 在一些实施例中，策略生成子电路12被配置为：将所述一个或多个充电误差值(例如，平均误差值或者一个或多个独立误差值)与设定的第一阈值和第二阈值进行比较得到比较结果；以及根据所述比较结果生成用于调整所述驱动的调整策略；其中，所述第一阈值为正实数，所述第二阈值为负实数。

[0089] 例如，策略生成子电路12可以包括比较器。比较器可以被配置为比较一个或多个充电误差值与第一阈值和第二阈值，并输出比较结果。例如，策略生成子电路12的输出端用于输出比较结果。比较结果可以为一个或多个充电误差值大于第一阈值，小于第二阈值和位于第一阈值与第二阈值之间中的任何一种情况。需要说明的是，只有比较结果为一个或多个充电误差值大于第一阈值或者小于第二阈值时，策略生成子电路12才需要生成相应的调整驱动的策略。

[0090] 在一些实施例中，设置子电路13被配置为接收策略生成子电路生成的调整策略，并依据调整策略生成相应的控制信号，之后这些控制信号会输入驱动电路来对驱动的设置进行调整。

[0091] 另外，对于如何根据比较结果得到具体的调整策略可以参考调整驱动的方法部分的相关描述，在此不做赘述。

[0092] 如图6A所示，本公开实施例提供一种显示装置1。显示装置1至少包括调整电路10、栅驱动电路3、源驱动电路4。调整电路10的具体结构和实现可以参考图1-图5的相关描述，在此不做赘述。

[0093] 在一些实施例中，如图6A所示显示装置1还可以包括显示面板5。

[0094] 在一些实施例中，调整电路10可以位于显示面板5上。

[0095] 在一些实施例中，显示面板5上分布多个像素单元(像素单元位于相邻的栅线和相邻的数据线之间构成的区域中)，其中，每个像素单元包括驱动晶体管T1和像素电极6(可以参考图6A示出的两个像素单元)。驱动晶体管T1的第一极与数据线(S(1),S(2)……S(i)……S(N))相连，控制极与栅线(G(1),G(2)……G(j)……G(M-1)，G(M))相连，第二极与像素电极6相连。调整电路10可以与像素电极6相连来测量像素电极6的充电电压值。需要说明的是，虽然图6A中示出的两个像素单元的像素电极6均与调整电路10相连，但这并不说明显示面板上所有的像素单元的像素电极6均需要与调整电路10相连。只有属于像素组中的像素单元的像素电极6才需要与调整电路10相连。例如，当像素组与第一条栅线G(1)相连时，则与第一行栅线G(1)相连的N个像素单元的像素电极6与调整电路10相连；当像素组与最后一条栅线G(M)相连时，则与最后一行栅线G(M)相连的N个像素单元的像素电极6与调整电路10相连。

[0096] 如图6B所示，显示装置1可以通过时序控制电路9以及主机接口8与主机7相连。主机7被配置为向显示装置1提供多帧图像数据71。时序控制电路9至少被配置为向栅驱动电路3和源驱动电路4输入控制信号。例如，时序控制电路9可以向栅驱动电路提供时钟信号。

[0097] 例如，可以利用主机7向显示装置1输入相邻两帧图像的时间间隔来计算调整电路10所需的一个或多个充电误差值。

[0098] 例如，通过调整时序控制电路9来调整时钟信号的占空比等。

[0099] 例如，源驱动电路4可以依据调整电路10得到的驱动设置来配置源驱动电压或源驱动电流之一。

[0100] 例如，可以通过调整时空信号的占空比来调整栅驱动电路3输出的高电平所占的时间，进而影响像素的充电电压。具体地，可以通过调整时序控制电路(图6B中未示出)来调整时空信号的占空比。

[0101] 在一些实施例中，栅驱动电路3包括多级级联的移位寄存器，其中每个移位寄存器的电路结构可以如图6C所示(即图6C为一级GOA单元)。

[0102] 多级级联的GOA单元的功能是在一帧时间内，顺序对各栅线(G(1),G(2)……G(j)……G(M-1)，G(M))输出高电平方波，将这些栅线对应的驱动晶体管T1逐行开启，以便数据线(S(1),S(2)……S(i)……S(N))对显示单元面板上所有像素单元完成一次充电。

[0103] 在一些实施例中，对中大尺寸显示面板，由于栅线的负载较大，为了正常开启栅线，可以多采用双边驱动。双边驱动是指，在一条栅线的左边和右边均布置一个GOA单元对其进行充电，在此种情况下，左边的GOA单元和右边的GOA单元的设计可以完全对称。

[0104] 图6C示出的GOA单元包括：存储电容C1、第一晶体管M1、第二晶体管M2，第三晶体管M3、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9，第十晶体管M10以及第十一晶体管M11。

[0105] 第一晶体管M1的第一极与第一电压端VDD相连来接收输入的第一直流电压信号，第二极与上拉节点PU相连，控制极与输入端INPUT相连来接收输入信号。

[0106] 第二晶体管M2的第一极与上拉节点PU相连，第二极与第二电压端VSS相连来接收输入的第二直流电压，控制极与复位信号端RESET相连以接收复位信号。

[0107] 第三晶体管M3的第一极与时钟信号端CLK相连以接收时钟信号，第二极与输出端OUTPUT相连，控制极与上拉节点PU相连。

[0108] 第五晶体管M5的第一极与第三电压端GCH相连来接收输入第三直流电压，第二极与下拉节点PD相连，控制极与下拉控制节点PD-A相连。

[0109] 第六晶体管M6的第一极与下拉节点PD相连，第二极与第四电压端VGL相连来接收输入的第四直流电压，控制极与上拉节点PU相连。

[0110] 第七晶体管M7的第一极与输出端OUTPUT相连，第二极与第四电压端VGL相连来接收输入的第四直流电压，控制极与第五电压端GCL相连以接收第五直流电压。

[0111] 第八晶体管M8的第一极与下拉控制节点PD-A相连，第二极与第四电压端VGL相连来接收输入的第四直流电压，控制极与上拉节点PU相连。

[0112] 第九晶体管M9的第一极与第三电压端GCH相连来接收输入第三直流电压，第二极与下拉控制节点PD-A相连，控制极与第三电压端GCH相连来接收输入第三直流电压。

[0113] 第十晶体管M10的第一极与上拉节点PU相连，第二极与第四电压端VGL相连来接收输入的第四直流电压，控制极与下拉节点PD相连。

[0114] 第十一晶体管M11的第一极与输出端OUTPUT相连，第二极与第四电压端VGL相连来接收输入的第四直流电压，控制极与下拉节点PD相连。

[0115] 存储电容C1的第一端与上拉节点PU相连，第二端与输出端OUTPUT相连。

[0116] 图6C示出的GOA单元的输出端OUTPUT与图6A示出的栅线相连。

[0117] 需要说明的是，图6C所示的GOA单元仅为本公开实施例的一个示例，本公开的实施例包括但不局限于图6C所示的情形。

[0118] 例如，将图6C的GOA单元多级级联后的栅驱动电路3的工作过程为：一帧开始后，对第一级GOA单元输入所需的第一触发信号和时钟信号，第一级GOA单元接收到第一触发信号，在其对应的时钟信号CLK高电平时，输出高电平方波，该输出不仅用于其对应栅线的开启，也作为INPUT信号作用于下一级GOA单元。从第二级GOA单元开始，后续GOA单元接收到其前一级GOA单元提供的INPUT信号，在各自对应的CLK高电平时，输出高电平方波，该输出不仅用于其对应栅线的开启，也作为INPUT信号作用于下一级GOA单元，还作为RESET信号作用于上一级GOA单元。如此直至最后一级GOA单元输出结束为止(如上所述，最后一级GOA单元无需输出INPUT)。每级GOA单元会在本行开始输出时，关闭上一行GOA单元的输出，其下一级GOA单元，也将在本行输出结束之后开始输出并关闭本行输出，如此，各GOA单元即可实现顺序输出，实现了移位寄存的功能。

[0119] 需要说明的是，本公开的实施例中采用的晶体管均可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件。晶体管的控制极为晶体管的栅极。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极，所以本公开实施例中全部或部分晶体管的第一极和第二极根据需要是可以互换的。例如，本公开实施例所述的晶体管的第一极可以为源极，第二极可以为漏极；或者，晶体管的第一极为漏极，第二极为源极。此外，按照晶体管的特性区分可以将晶体管分为N型和P型晶体管。当晶体管为P型晶体管时，开启电压为低电平电压(例如，0V、-5V、或其他数值)，关闭电压为高电平电压(例如，5V、10V、或其他数值)；当晶体管为N型晶体管时，开启电压为高电平电压(例如，5V、10V或其他数值)，关闭电压为低电平电压(例如，0V、-5V或其他数值)。

[0120] 需要说明的是，本公开的实施例以各个晶体管均为N型晶体管为例进行说明。基于本公开对该实现方式的描述和教导，本领域普通技术人员在没有做出创造性劳动前提下能够想到本公开实施例采用P型晶体管或N型和P型晶体管组合的实现方式，因此，这些实现方式也是在本公开的保护范围内的。

[0121] 图6D驱动时序图。下面结合图6D的时序图说明驱动图6C的GOA单元的工作过程。

[0122] 第一阶段为输入阶段，在输入阶段时设置复位信号端RESET的复位信号、时钟信号端CLK的时钟信号为低电平，输入端INPUT的输入信号为高电平(图6D中INPUT信号上的高电平方波)。

[0123] 由于复位信号为低电平，第二晶体管M2关断；输入信号为高电平，第一晶体管M1导通，存储电容C1通过第一晶体管M1充电，此时上拉节点PU点为高电平，第六晶体管M6和第八晶体管M8导通。下拉节点PD点为低电平，第十晶体管M10以及第十一晶体管M11关断，保证正常输入。由于上拉节点PU点为高电平，第三晶体管M3导通，由于时钟信号为低电平，所以输出端OUTPUT输出低电平。

[0124] 第二阶段为输出阶段，输入信号、复位信号为低电平，时钟信号为高电平。由于存储电容C1的保持作用，上拉节点PU点为高电平，第三晶体管M3导通，时钟信号为高电平，则输出端OUTPUT输出高电平。此时下拉节点PD电位为低电平，第十晶体管M10以及第十一晶体管M11关断，保证正常输出。

[0125] 第三阶段为复位阶段，此时时钟信号、输入信号为低电平，复位信号为高电平。由于复位信号为高电平，第二晶体管M2导通，上拉节点PU为低电平，第六晶体管M6和第八晶体管M8关断。下拉节点PD为高电平，第十晶体管M10以及第十一晶体管M11导通。上拉节点PU以及输出端的信号均为低电平。

[0126] 第四阶段为保持阶段，时钟信号、输入信号以及复位信号均为低电平。由于时钟信号、输入信号以及复位信号均为低电平，则第一晶体管M1、第二晶体管M2关断。上拉节点PU为低电平，第六晶体管M6和第八晶体管M8关断。下拉节点PD为高电平，第十晶体管M10以及第十一晶体管M11导通，将上拉节点PU和输出端OUTPUT的电位继续保持为低电平。

[0127] 在进入第四阶段之后以及下一帧到来之前的这段时间，上述GOA单元的电路将一直工作于第四阶段。

[0128] 在一些实施例中，显示面板5上的非显示区域设置两条虚栅线。图6E示出了为与这两条虚栅线相连的像素单元充电以及读取充电电压值的示意图。如图6E所示，当第一条虚栅线输出结束时，向第一条虚栅线提供复位信号来复位该虚栅线的输出，同理当第二条虚栅线输出结束时，则向第二条虚栅线提供复位信号来复位该虚栅线的输出。参考图6E可知当位于T1时段时与第一条虚栅线相连的像素单元和与第二条虚栅线相连的像素单元均处于充电阶段。当T1时段结束则与第一条虚栅线相连的像素单元的像素电极充电阶段结束，而与第二条虚栅线相连的像素单元的充电阶段还将持续一段时间。当与第一条虚栅线开始处于复位阶段时，第二条虚栅线还处于充电即将结束的时段T2。例如，本公开实施例可以在T2的时间段读取像素组的充电电压值。

[0129] 这是由于，当位于时间段T2时，第一条虚栅线虽然关闭了，但是由于存储电容C1的存在使得与第二条虚栅线相连的像素单元的充电电压在这段时间(即T2时段内)保持不变，且由于距离充电阶段结束的时间很近，所以漏电很少，因此在T2时段内读取的像素组的充电电压值最接近真实的充电电压值。

[0130] 参照图1-5，对调整电路10的相似的描述在此不再赘述。

[0131] 以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。