屏蔽栅沟槽MOSFET的栅氧层结构及制造方法

摘要

本发明涉及屏蔽栅沟槽MOSFET的栅氧层结构及其制造方法，通过一次硼磷硅玻璃淀积和两次回流工艺对栅极源极间氧化层厚度进行调整，避免栅源间根部氧化层不均匀，造成器件失效或参数异常。本发明通过深槽填充多晶硅，两个深槽互相电荷平衡完成超结功能，再在深槽上方采用湿法腐蚀的方式形成浅槽，在浅槽中制作屏蔽栅沟槽MOSFET，共同构成屏蔽栅沟槽器件，可以用传统的半导体制造工艺实现，在工艺难度不增加的情况下改善第一多晶硅与栅极多晶硅之间氧化层质量，优化产品的参数，提高成品率和可靠性，最终达到降低芯片成本。

权利要求

1.屏蔽栅沟槽MOSFET的栅氧层结构的制造方法，其特征在于：通过一次硼磷硅玻璃淀积和两次回流工艺对栅极源极间氧化层厚度进行调整，避免栅源间根部氧化层不均匀，造成器件失效或参数异常；

具体包括以下步骤：

步骤一：提供 n 型重掺杂的 n+ 衬底，并在n+衬底上形成n型外延层；

步骤二：在n型外延上通过光刻、干法腐蚀形成多个阵列型的条形深槽；

步骤三：利用湿法热氧化工艺和淀积工艺在条形深槽底部和侧壁生长场氧化层；

步骤四：利用多晶硅淀积工艺，进行第一次多晶硅淀积；

步骤五：利用光刻工艺和多晶硅干法腐蚀进行多晶硅回刻，去除表面不需要的多晶硅结构；

步骤六：利用干法氧化对多晶硅表面进行氧化；

步骤七：利用淀积工艺淀积硼磷硅玻璃或者磷硅玻璃，并进行回流使表面平坦；

步骤八：利用光刻和干法腐蚀对深槽之间的区域氧化层进行去除，并对去除区域进行回流，终端区深沟槽内的氧化层在光刻胶的保护下不去除；

步骤九：利用回流工艺使表面硼磷硅玻璃表面圆滑；

步骤十：利用湿法腐蚀工艺对氧化层进行回刻蚀；

步骤十一：经过干法热氧化工艺生长栅氧化层；

步骤十二：第二次多晶硅淀积，并对第二次多晶硅干法回刻，形成浅槽MOSFET器件栅极；

步骤十三：P-BODY注入，形成P阱；

步骤十四：源极注入，形成器件源极；

步骤十五：介质淀积；

步骤十六：通过介质层做分离和外延层腐蚀工艺形成形成接触孔；

步骤十七：完成孔钨填充，和表面金属工艺形成器件正面结构；

步骤十八：最后完成背面金属工艺，形成器件漏端，完成最终器件结构。

2.如权利要求1所述的制造方法得到的屏蔽栅沟槽MOSFET的栅氧层结构。

说明书

屏蔽栅沟槽MOSFET的栅氧层结构及制造方法

技术领域

[0001] 本发明属于半导体功率器件技术领域，具体涉及一种屏蔽栅沟槽MOSFET的栅氧层结构及制造方法。

背景技术

[0002] 对于传统的功率MOSFET器件，器件导通电阻(Ron)与源漏击穿电压存在一定的折中关系（Ron∝BV2.5），长久以来限制了功率MOSFET器件的发展。屏蔽栅沟槽 MOSFET 利用电荷平衡原理，使得N型漂移区即使在较高掺杂浓度的情况下也能实现器件较高的击穿电压，从而获得低的导通电阻，打破了传统功率MOSFET的硅极限。如图20，普通工艺流程高掺杂多晶硅形成氧化层质量不高且栅源极性之间的氧化层厚度不均匀，对器件参数和可靠性带来了极大风险。

发明内容

[0003] 本发明的目的是提供一种屏蔽栅沟槽MOSFET的栅氧层结构及制造方法，通过流动性氧化层工艺改进后，可形成高质量栅极源极之间氧化层。

[0004] 本发明所采用的技术方案为：

[0005] 屏蔽栅沟槽MOSFET的栅氧层结构的制造方法，其特征在于：

[0006] 通过一次硼磷硅玻璃淀积和两次回流工艺对栅极源极间氧化层厚度进行调整，避免栅源间根部氧化层不均匀，造成器件失效或参数异常。

[0007] 具体包括以下步骤：

[0008] 步骤一：提供 n 型重掺杂的 n+ 衬底，并在n+衬底上形成n型外延层；

[0009] 步骤二：在n型外延上通过光刻、干法腐蚀形成多个阵列型的条形深槽；

[0010] 步骤三：利用湿法热氧化工艺和淀积工艺在条形深槽底部和侧壁生长场氧化层；

[0011] 步骤四：利用多晶硅淀积工艺，进行第一次多晶硅淀积；

[0012] 步骤五：利用光刻工艺和多晶硅干法腐蚀进行多晶硅回刻，去除表面不需要的多晶硅结构；

[0013] 步骤六：利用干法氧化对多晶硅表面进行氧化；

[0014] 步骤七：利用淀积工艺淀积硼磷硅玻璃或者磷硅玻璃，并进行回流使表面平坦；

[0015] 步骤八：利用光刻和干法腐蚀对深槽之间的区域氧化层进行去除，并进行回流，终端区深沟槽内的氧化层在光刻胶的保护下不去除；

[0016] 步骤九：利用回流工艺使表面硼磷硅玻璃表面圆滑；

[0017] 步骤十：利用湿法腐蚀工艺对氧化层进行回刻蚀；

[0018] 步骤十一：经过干法热氧化工艺生长栅氧化层；

[0019] 步骤十二：第二次多晶硅淀积，并对第二次多晶硅干法回刻，形成浅槽MOSFET器件栅极；

[0020] 步骤十三：P-BODY注入，形成P阱；

[0021] 步骤十四：源极注入，形成器件源极；

[0022] 步骤十五：介质淀积；

[0023] 步骤十六：通过介质层做分离和外延层腐蚀工艺形成形成接触孔；

[0024] 步骤十七：完成孔钨填充，和表面金属工艺形成器件正面结构；

[0025] 步骤十八：最后完成背面金属工艺，形成器件漏端，完成最终器件结构。

[0026] 如所述的制造方法得到的屏蔽栅沟槽MOSFET的栅氧层结构。

[0027] 本发明具有以下优点：

[0028] 本发明涉及的制造方法可在工艺成本基本不变的前提下，用传统的半导体制造工艺实现，不会增加工艺的难度，生成厚度一致性好、且厚度可调的栅源极氧化层，改善第一多晶硅与栅极多晶硅之间氧化层质量，优化产品的参数，提高成品率和可靠性，最终达到降低芯片成本。

附图说明

[0029] 图1为本发明步骤一的示意图；

[0030] 图2为本发明步骤二的示意图；

[0031] 图3为本发明步骤三的示意图；

[0032] 图4为本发明步骤四的示意图；

[0033] 图5为本发明步骤五的示意图；

[0034] 图6为本发明步骤六的示意图；

[0035] 图7为本发明步骤七的示意图；

[0036] 图8为本发明步骤八的示意图；

[0037] 图9为本发明步骤九的示意图；

[0038] 图10为本发明步骤十的示意图；

[0039] 图11为本发明步骤十一的示意图；

[0040] 图12为本发明步骤十二的示意图；

[0041] 图13为本发明步骤十三的示意图；

[0042] 图14为本发明步骤十四的示意图；

[0043] 图15为本发明步骤十五的示意图；

[0044] 图16为本发明步骤十六的示意图；

[0045] 图17为本发明步骤十七的示意图；

[0046] 图18为本发明步骤十八的示意图；

[0047] 图19为现有工艺最终器件的截面图。

[0048] 图20为本发明器件的截面图。

具体实施方式

[0049] 下面结合具体实施方式对本发明进行详细的说明。

[0050] 本发明涉及的屏蔽栅沟槽MOSFET栅氧层结构的制造方法，通过一次硼磷硅玻璃淀积和两次回流工艺对栅极源极间氧化层厚度进行调整，避免栅源间根部氧化层不均匀，造成器件失效或参数异常。通过深槽填充多晶硅，两个深槽互相电荷平衡完成超结功能，再在深槽上方采用湿法腐蚀的方式形成浅槽，在浅槽中制作屏蔽栅沟槽MOSFET，共同构成屏蔽栅沟槽器件。具体包括以下步骤：

[0051] 步骤一：提供 n 型重掺杂的 n+ 衬底，并在n+衬底上形成n型外延层，如图1示；

[0052] 步骤二：在n型外延上通过光刻、干法腐蚀形成多个阵列型的条形深槽，如图2示；

[0053] 步骤三：利用湿法热氧化工艺和淀积工艺在所述深沟槽底部和侧壁生长场氧化层，如图3示；

[0054] 步骤四：利用多晶硅淀积工艺，进行第一次多晶硅淀积，如图4示；

[0055] 步骤五：利用光刻工艺和多晶硅干法腐蚀进行多晶硅回刻，去除表面不需要的多晶硅结构如图5示；

[0056] 步骤六：利用干法氧化对多晶硅表面进行氧化，如图6示；

[0057] 步骤七：利用淀积工艺淀积硼磷硅玻璃或者磷硅玻璃，并进行回流使表面平坦，如图7所示；

[0058] 步骤八：利用光刻和干法腐蚀对深槽之间的区域氧化层进行去除，并进行回流，终端区深沟槽内的氧化层在光刻胶的保护下不去除，如图8所示；

[0059] 步骤九：利用回流工艺使表面硼磷硅玻璃表面圆滑，如图9所示；

[0060] 步骤十：利用湿法腐蚀工艺对氧化层进行回刻蚀，如图10所示；

[0061] 步骤十一：经过干法热氧化工艺生长栅氧化层，如图11所示；

[0062] 步骤十二：第二次多晶硅淀积，并对第二次多晶硅干法回刻，形成浅槽MOSFET器件栅极，如图12所示；

[0063] 步骤十三：P-BODY注入，形成P阱，如图13示；

[0064] 步骤十四：源极注入，形成器件源极，如图14示；

[0065] 步骤十五：介质淀积，如图15示；

[0066] 步骤十六：通过介质层做分离和外延层腐蚀工艺形成形成接触孔，如图16；

[0067] 步骤十七：完成孔钨填充，和表面金属工艺形成器件正面结构，如图17示。

[0068] 步骤十八：最后完成背面金属工艺，形成器件漏端，完成最终器件结构，如图18示。

[0069] 上述制造方法具有以下特征：

[0070] 一、第一层硼磷硅玻璃淀积和第一次回流使表面平坦化，能更好的填充高深宽比的沟槽，使其无缝隙；

[0071] 二、表面氧化层光刻和干法腐蚀后的第二次硼磷硅玻璃回流使硼磷硅玻璃侧边角圆滑并且中间凸起；

[0072] 三、表面硼磷硅玻璃湿法回刻蚀后，干法氧化工艺形成栅极氧化层时起到第三次回流作用，圆滑的顶部形貌增大了栅极源极之间氧化层厚度进而改善栅源极之间击穿电压。

[0073] 本发明的内容不限于实施例所列举，本领域普通技术人员通过阅读本发明说明书而对本发明技术方案采取的任何等效的变换，均为本发明的权利要求所涵盖。