本发明提出了一种具有高K电荷补偿纵向双扩散金属氧化物宽带隙半导体场效应晶体管(VDMOS)，该器件主要是在器件栅电极下方的漂移区形成电荷补偿层并在侧壁填充高介电常数(High K)介质层。器件关断时电荷补偿层与High K介质层上具有均匀的电场，通过电场调制使得器件的漂移区内电场分布均匀。同时，电荷补偿层与High K介质层共同辅助耗尽漂移区，大幅度提高了器件漂移区的耗尽能力使得器件的漂移区掺杂浓度增加，降低了器件的导通电阻。器件开启时漂移区的侧壁上具有多数载流子积累层，使得器件的导通电阻进一步降低。
1.一种具有高K电荷补偿纵向双扩散金属氧化物宽带隙半导体场效应晶体管(VDMOS)，包括：半导体材料的衬底，兼作漏区；
所述沟槽沿纵向穿过漂移区至漏区；漂移区的长度根据器件的击穿电压要求确定；
所述沟槽的侧壁对应于漂移区的纵向范围覆盖High K介质层(4)，覆盖厚度根据器件的击穿电压要求确定；在表面成为High K介质层的沟槽内自下而上依次填充有电荷补偿薄层(12)、阻断层(10)以及电荷补偿主体层(11)，其中电荷补偿主体层(11)占据沟槽纵向范围主体区域；所述电荷补偿主体层(11)与阻断层(10)、阻断层(10)与电荷补偿薄层(12)分别形成PN结，以防止电荷补偿区域内部正向或反向导通；所述电荷补偿主体层(11)和电荷补偿薄层(12)为掺杂类型与漂移区(6)相反的宽带隙半导体材料，所述阻断层(10)为掺杂类型与所述电荷补偿主体层(11)相反的宽带隙半导体材料；
所述沟槽的侧壁对应于基区和源区的纵向范围覆盖栅绝缘层(2)，使HighK介质层的两端分别连接器件的栅绝缘层和漏区；由左、右两处栅绝缘层和电荷补偿主体层围成的凹槽内填充为栅极(3)；
电荷补偿主体层(11)的上部进行同类型重掺杂以避免栅穿通。
2.根据权利要求1所述的具有高K电荷补偿纵向双扩散金属氧化物宽带隙半导体场效应晶体管，其特征在于：所述High K介质层(4)的相对介电常数为100～2000，覆盖厚度的典型值为0.1～0.2μm。
3.根据权利要求1所述的具有高K电荷补偿纵向双扩散金属氧化物宽带隙半导体场效应晶体管，其特征在于：所述电荷补偿主体层(11)和电荷补偿薄层(12)掺杂浓度的典型值为(1×1014－1×1015)cm-3。
4.根据权利要求1所述的具有高K电荷补偿纵向双扩散金属氧化物宽带隙半导体场效应晶体管，其特征在于：所述阻断层(10)的掺杂浓度与电荷补偿主体层(11)的掺杂浓度相等。
5.根据权利要求1所述的具有高K电荷补偿纵向双扩散金属氧化物宽带隙半导体场效应晶体管，其特征在于：所述电荷补偿薄层(12)和阻断层(10)的厚度典型值均小于1μm。
6.根据权利要求1所述的具有高K电荷补偿纵向双扩散金属氧化物宽带隙半导体场效应晶体管，其特征在于：电荷补偿主体层(11)的上部重掺杂浓度的典型值为(1×1018－1×
7.根据权利要求1所述的具有高K电荷补偿纵向双扩散金属氧化物宽带隙半导体场效应晶体管，其特征在于：耐压要求150V时，则在宽带隙半导体材料衬底上外延生长10μm的宽带隙半导体材料形成漂移区，漂移区的掺杂浓度最大值为1×1016cm-3。
8.根据权利要求1所述的具有高K电荷补偿纵向双扩散金属氧化物宽带隙半导体场效应晶体管，其特征在于：宽带隙半导体材料衬底的掺杂浓度的典型值为1×1013cm-3～1×
9.根据权利要求1所述的具有高K电荷补偿纵向双扩散金属氧化物宽带隙半导体场效应晶体管，其特征在于：所述宽带隙半导体材料为氮化镓、碳化硅或金刚石。
10.一种制作权利要求1所述的具有高K电荷补偿纵向双扩散金属氧化物宽带隙半导体场效应晶体管的方法，包括以下步骤：
4)在外延层中部刻蚀深沟槽，使沟槽向下穿过漂移区至漏区；
5)在沟槽内漏区上依次淀积P型电荷补偿薄层、N型阻断层型与P型电荷补偿主体层；
9)对沟槽内P型电荷补偿主体层上部分利用离子注入进行重掺杂；然后在沟槽内淀积形成栅极；
一种具有高K电荷补偿纵向双扩散金属氧化物宽带隙半导体
场效应晶体管
技术领域
[0001] 本发明涉及半导体器件领域，特别是涉及一种沟槽(Trench)型的纵向双扩散金属氧化物半导体场效应晶体管。
背景技术
[0002] 随着功率MOSFET器件代表新型功率半导体器件迅速发展，功率半导体器件广泛的应用于计算机、照明、消费类电子、汽车电子、工业驱动等领域。20世纪80年代后期，由于刻槽技术在制作DRAM芯片中的电荷存储电容中的应用，使得刻槽技术得以发展，后来功率半导体界采用该工艺开发槽型栅结构。采用U型沟槽结构使得器件的导通沟道由横向变为纵向，有效地消除了JFET的电阻，增加了原胞密度，提高了器件的电流处理能力。为了进一步提高器件内的电流密度，减小器件导通电阻，目前通常考虑的是通过超结结构对器件进改进。
发明内容
[0003] 本发明提出了一种具有高K电荷补偿纵向双扩散金属氧化物宽带隙半导体场效应晶体管(VDMOS)，旨在优化宽带隙半导体VDMOS器件击穿电压与比导通电阻的矛盾关系。
[0004] 本发明的技术方案如下：
[0005] 该具有高K电荷补偿纵向双扩散金属氧化物宽带隙半导体场效应晶体管(VDMOS)，包括：
[0006] 半导体材料的衬底，兼作漏区；
[0007] 在衬底上外延生长形成漂移区；
[0008] 在漂移区中间刻蚀形成的沟槽；
[0009] 在漂移区上部两边掺杂分别形成的左、右两处基区；
[0010] 在基区上部掺杂形成的源区以及进一步形成的源极；
[0011] 在漏区下表面形成的漏极；
[0012] 其特殊之处在于：
[0013] 所述衬底的材料是宽带隙半导体材料；
[0014] 所述沟槽沿纵向穿过漂移区至漏区；漂移区的长度根据器件的击穿电压要求确定；
[0015] 所述沟槽的侧壁对应于漂移区的纵向范围覆盖High K介质层，覆盖厚度(宽度)根据器件的击穿电压要求确定；在表面成为High K介质层的沟槽内自下而上依次填充有电荷补偿薄层、阻断层以及电荷补偿主体层，其中电荷补偿主体层占据沟槽纵向范围主体区域；所述电荷补偿主体层与阻断层、阻断层与电荷补偿薄层分别形成PN结，以防止电荷补偿区域内部正向或反向导通；所述电荷补偿主体层和电荷补偿薄层为掺杂类型与漂移区相反的宽带隙半导体材料，所述阻断层为掺杂类型与所述电荷补偿主体层相反的宽带隙半导体材料；
[0016] 所述沟槽的侧壁对应于基区和源区的纵向范围覆盖栅绝缘层，使High K介质层的两端分别连接器件的栅绝缘层和漏区；由左、右两处栅绝缘层和电荷补偿主体层围成的凹槽内填充为栅极；
[0017] 电荷补偿主体层的上部进行同类型重掺杂以避免栅穿通。
[0018] 在以上方案的基础上，本发明还作了如下优化：
[0019] High K介质层的相对介电常数为100～2000，覆盖厚度(宽度)的典型值为0.1～0.2μm。
[0020] 电荷补偿主体层和电荷补偿薄层掺杂浓度的典型值为(1×1014－1×1015)cm-3。
[0021] 阻断层的掺杂浓度与电荷补偿主体层的掺杂浓度相等(这里并不是要求严格“相等”，近似即可)。
[0022] 电荷补偿薄层和阻断层厚度的典型值均小于1μm。
[0023] 电荷补偿主体层的上部重掺杂浓度的典型值为(1×1018－1×1020)cm-3。
[0024] 耐压要求150V时，则在宽带隙半导体材料衬底上外延生长10μm的宽带隙半导体材料形成漂移区，漂移区浓度最高可以达到1×1016cm-3。
[0025] 宽带隙半导体材料衬底的掺杂浓度的典型值为1×1013cm-3～1×1015cm-3。
[0026] 宽带隙半导体材料优选氮化镓、碳化硅、金刚石等。
[0027] 当击穿电压要求150V时，最佳配置为：电荷补偿主体层和电荷补偿薄层的掺杂浓度为8×1014cm-3；阻断层掺杂浓度为8×1014cm-3，厚度为0.3μm，电荷补偿薄层厚度为0.5μm。
[0028] 一种制作上述具有高K电荷补偿N沟道纵向双扩散金属氧化物宽带隙半导体场效应晶体管的方法，包括以下步骤：
[0029] 1)取宽带隙半导体材料的衬底同时作为漏区；
[0030] 2)在衬底上外延形成N型漂移区(P沟道时为P型漂移区)；
[0031] 3)在外延层上部以离子注入或扩散形成基区；
[0032] 4)在外延层中部刻蚀深沟槽，使沟槽向下穿过漂移区至漏区；
[0033] 5)在沟槽内漏区上依次淀积P型电荷补偿薄层(P沟道为N型电荷补偿薄层)、N型阻断层型(P沟道为P型阻断层)与P型电荷补偿主体层(P沟道为N型电荷补偿主体层)；
[0034] 6)在沟槽侧壁内填充一层薄High K材料；
[0035] 7)在High K材料上形成栅绝缘层；
[0036] 8)在基区上掺杂形成源区与源极；
[0037] 9)对沟槽内P型电荷补偿主体层(P沟道为N型电荷补偿主体层)上部分利用离子注入进行重掺杂；然后在沟槽内淀积形成栅极；
[0038] 10)底部漏区表面形成漏极。
[0039] 本发明技术方案的有益效果如下：
[0040] 利用深沟槽技术在宽带隙半导体VDMOS器件漂移区的中间形成电荷补偿层，并在侧壁上填充高K材料使其两端分别连接器件的栅绝缘层和漏电极(接至漏区可视为与漏电极连接)。在器件关断时电荷补偿层与High K介质层上具有均匀的电场，通过电场调制作用使得器件漂移区上的整体电场变得均匀，同时电荷补偿层与高K介质层增加器件耗尽能力，即大幅度提高了器件漂移区的掺杂浓度，在器件导通时具有较低的导通损耗。在器件开启时介质层在器件漂移区上积累更多的多数载流子，器件的导通电阻进一步降低。
[0041] 总之，基于宽带隙半导体材料的具有高K电荷补偿VDMOS器件相比传统的VDMOS器件，在相同漂移区长度的情况下，具有更高的耐压和更低的导通损耗，具有更好的性能。
附图说明
[0042] 图1为本发明实施例的结构示意图(正视图)，器件结构沿图中虚线镜像对称。
[0043] 附图标号说明：
[0044] 1-源极；2-栅绝缘层；3-栅极；4-High K介质层；5-宽带隙半导体材料衬底；6-漂移区；7-基区；8-源区；9-重掺杂层；10-阻断层；11-电荷补偿主体层；12-电荷补偿薄层；13-漏极。
具体实施方式
[0045] 如图1所示，该具有高K电荷补偿纵向双扩散金属氧化物宽带隙半导体场效应晶体管包括：
[0046] 宽带隙半导体材料衬底5同时作为漏区，掺杂浓度为一般宽带隙半导体单晶材料13 -3 15 -3
的浓度，典型值为1×10 cm ～1×10 cm ；
[0047] 位于衬底上的外延层形成的漂移区6；
[0048] 在所述漂移区上掺杂形成的基区7；
[0049] 在漂移区中部刻蚀沟槽，沟槽向下穿过漂移区至衬底漏区；
[0050] 在沟槽侧壁上填充的High K介质层4，厚度根据器件的击穿电压设定，典型值为0.1～0.2μm，相对介电常数根据耐压设定，典型值为100～1000；
[0051] 在沟槽内淀积的电荷补偿主体层11、靠近底部的阻断层10以及电荷补偿薄层12；
[0052] 在沟槽侧壁High K介质层上方淀积栅绝缘层2，厚度根据器件的阈值电压确定，典型值为0.1～0.2μm；
[0053] 在基区上掺杂分别形成源区8和源极1；
[0054] 对沟槽电荷补偿区上部进行高浓度掺杂，典型浓度为(1×1018～1×1020)cm-3，并形成栅极3(槽栅)。
[0055] 利用深沟槽技术和淀积技术在VDMOS器件漂移区的中部形成电荷补偿层，并填充沟槽侧壁使其两端分别连接器件的栅电极和漏电极(接至漏区可视为与漏电极连接)。侧壁中间空隙部分填充High K材料。在器件关断时电荷补偿层和High K介质上具有均匀的电场，通过电场调制作用使得器件漂移区上的整体电场变得均匀，同时增加器件耗尽能力，即大幅度提高了器件漂移区的掺杂浓度，在器件导通时具有较低的导通损耗。在器件开启时电荷补偿层和High K介质层在器件漂移区上积累更多的多数载流子，器件的导通电阻进一步降低。
[0056] 以N沟道VDMOS为例，具体可以通过以下步骤进行制备：
[0057] 1)取宽带隙半导体材料的衬底同时作为漏区；
[0058] 2)在衬底上外延形成N型漂移区(P沟道时为P型漂移区)；
[0059] 3)在外延层上部以离子注入或扩散形成基区；
[0060] 4)在外延层中部刻蚀深沟槽，使沟槽向下穿过漂移区至漏区；
[0061] 5)在沟槽内漏区上依次淀积P型电荷补偿薄层(P沟道时为N型电荷补偿薄层)、N型阻断层(P沟道时为P型阻断层)以及P型电荷补偿主体层(P沟道时为N型电荷补偿主体层)；
[0062] 6)在沟槽侧壁内填充一层薄High K材料；
[0063] 7)在High K材料上形成栅绝缘层；
[0064] 8)在基区上掺杂形成源区与源极；
[0065] 9)对沟槽内P型电荷补偿主体层(P沟道时为N型电荷补偿主体层)上部分利用离子注入进行重掺杂；然后在沟槽内淀积形成栅极；
[0066] 10)底部漏区表面形成漏极。
[0067] 经仿真分析和理论计算，本发明提出的新型器件的性能较之于传统器件大幅度提升，当两种器件具有相等的击穿电压时，新型器件的导通电阻显著降低了，比传统的导通电阻降低近20％。
[0068] 本发明中的VDMOS也可以为P型沟道，其结构与N沟道VDMOS等同，这些均应视为属于本申请权利要求的保护范围，在此不再赘述。
[0069] 以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换的方案也落入本发明的保护范围。
