隔离结构的制造方法

摘要

一种隔离结构的制造方法，包括：在基底上形成第一氧化层与第一、二、三硬掩模层；形成经图案化的第三硬掩模层，暴露第二硬掩模层的表面；在经图案化的第三硬掩模层的侧壁上形成第二氧化层且于第二氧化层之间形成第四硬掩模层；以经图案化的第三硬掩模层与第四硬掩模层为掩模，移除第二氧化层及其下的第二硬掩模层，以形成经图案化的第二硬掩模层；移除经图案化的第三硬掩模层与第四硬掩模层；移除部分经图案化的第二硬掩模层，以形成不同宽度的沟槽图案；以经图案化的第二硬掩模层为掩模，定义经图案化的第一硬掩模层与第一氧化层、位于基底中的不同宽度的沟槽；移除经图案化的第二硬掩模层、第一硬掩模层与第一氧化层；在沟槽中形成隔离材料。

权利要求

1.一种隔离结构的制造方法，包括：

在基底上依序形成第一氧化层、第一硬掩模层与第二硬掩模层；

将所述第二硬掩模层图案化，以形成经图案化的第二硬掩模层；

在所述经图案化的第二硬掩模层的侧壁上形成间隙壁；

移除所述经图案化的第二硬掩模层；

在所述间隙壁之间形成第三硬掩模层；

移除所述间隙壁；

移除部分所述第三硬掩模层，以形成经图案化的第三硬掩模层，所述经图案化的第三硬掩模层具有不同宽度的沟槽图案；

以所述经图案化的第三硬掩模层为图案化掩模，定义出经图案化的第一硬掩模层、经图案化的第一氧化层与位于所述基底中的具有不同宽度的沟槽；

移除所述经图案化的第三硬掩模层、经图案化的第一硬掩模层与所述经图案化的第一氧化层；以及在所述沟槽中形成隔离材料。

2.如权利要求1所述的隔离结构的制造方法，其中所述第一硬掩模层为非晶硅层，所述第二硬掩模层包括依序堆叠的非晶碳层、介电抗反射层与底部抗反射层，所述第三硬掩模层为氮化层，且在将所述第二硬掩模层图案化之后以及在形成所述间隙壁之前，还包括移除经图案化的介电抗反射层与经图案化的底部抗反射层。

3.一种隔离结构的制造方法，包括：

在基底上依序形成第一氧化层、第一硬掩模层、第二硬掩模层与第三硬掩模层；

形成经图案化的第三硬掩模层，以暴露出所述第二硬掩模层的表面；

以所述经图案化的第三硬掩模层为图案化掩模，移除部分所述第二硬掩模层，以形成经图案化的第二硬掩模层；

在所述经图案化的第二硬掩模层的侧壁上形成第二氧化层以及在所述第二氧化层之间形成第四硬掩模层；

移除所述第二氧化层；

移除部分所述经图案化的第二硬掩模层与部分所述第四硬掩模层，以形成具有不同宽度的沟槽图案；

以所述经图案化的第二硬掩模层与所述第四硬掩模层为图案化掩模，定义出经图案化的第一硬掩模层、经图案化的第一氧化层与位于所述基底中的具有不同宽度的沟槽；

移除所述经图案化的第二硬掩模层、所述第四硬掩模层与经图案化的第一硬掩模层；

以及

在所述沟槽中形成隔离材料。

4.如权利要求3所述的隔离结构的制造方法，其中所述第一硬掩模层为氮化层，所述第二硬掩模层为非晶硅层，所述第三硬掩模层包括依序堆叠的有机介电层与含硅硬掩模底部抗反射层，且所述第四硬掩模层为有机介电层。

说明书

隔离结构的制造方法

技术领域

[0001] 本发明涉及一种半导体元件的制造方法，且特别是涉及一种隔离结构的制造方法。

背景技术

[0002] 随着半导体元件的集成度的提升，为了达到高密度以及高效能的目标，在制造半导体元件时，倾向制造更小且集成度更高的结构。此时，基底上的图案密度将会对制作工艺造成一定的影响。

[0003] 举例来说，在基底中形成隔离结构时，会先于基底中形成沟槽，再于沟槽中填入隔离材料。然而，当基底中具有不同宽度的沟槽时，会造成图案密度不均匀的情况。如此一来，在将隔离材料填入沟槽中之后，往往会在基底上造成表面高低差异，意即基底无法具有平坦的轮廓，因而对后续制作工艺造成影响。

发明内容

[0004] 本发明提供一种隔离结构的制造方法，其可使基底具有平坦或实质上平坦的轮廓。

[0005] 本发明的隔离结构的制造方法包括以下步骤：在基底上依序形成第一氧化层、第一硬掩模层、第二硬掩模层与第三硬掩模层；形成经图案化的第三硬掩模层，以暴露出所述第二硬掩模层的表面；在所述经图案化的第三硬掩模层的侧壁上形成第二氧化层以及在所述第二氧化层之间形成第四硬掩模层；以所述经图案化的第三硬掩模层与所述第四硬掩模层为图案化掩模，移除所述第二氧化层及其下方的所述第二硬掩模层，以形成经图案化的第二硬掩模层；移除所述经图案化的第三硬掩模层与所述第四硬掩模层；移除部分所述经图案化的第二硬掩模层，以形成具有不同宽度的沟槽图案；以所述经图案化的第二硬掩模层为图案化掩模，定义出经图案化的第一硬掩模层、经图案化的第一氧化层与位于所述基底中的具有不同宽度的沟槽；移除所述经图案化的第二硬掩模层、经图案化的第一硬掩模层与所述经图案化的第一氧化层；以及在所述沟槽中形成隔离材料。

[0006] 在本发明的隔离结构的制造方法的一实施例中，上述的第一硬掩模层例如为非晶硅层，第二硬掩模层例如为氧化层，第三硬掩模层包括依序堆叠的有机介电层(organic dielectric layer，ODL)与含硅硬掩模底部抗反射层(silicon-containing hard-mask bottom anti-reflective coating，SHB)，且第四硬掩模层例如为有机介电层。

[0007] 在本发明的隔离结构的制造方法的一实施例中，上述的第一硬掩模层例如为非晶硅层，第二硬掩模层例如为氧化层，第三硬掩模层包括依序堆叠的非晶碳层、介电抗反射层(dielectric anti-reflection coating，DARC)与底部抗反射层(bottom anti-reflective coating，BARC)，且第四硬掩模层为有机介电层。

[0008] 在本发明的隔离结构的制造方法的一实施例中，上述的第一硬掩模层例如为非晶硅层，第二硬掩模层例如为氮化层，第三硬掩模层包括依序堆叠的有机介电层与含硅硬掩模底部抗反射层，且第四硬掩模层例如为有机介电层。

[0009] 本发明的隔离结构的制造方法包括以下步骤：在基底上依序形成第一氧化层、第一硬掩模层、第二硬掩模层、第三硬掩模层、第四硬掩模层与第五硬掩模层；形成经图案化的第五硬掩模层，以暴露出所述第四硬掩模层的表面；在所述经图案化的第五硬掩模层的侧壁上形成第二氧化层以及在所述第二氧化层之间形成第六硬掩模层；以所述经图案化的第五硬掩模层与所述第六硬掩模层为图案化掩模，移除所述第二氧化层及其下方的所述第四硬掩模层，以形成经图案化的第四硬掩模层；移除所述经图案化的第五硬掩模层与所述第六硬掩模层；移除部分所述经图案化的第四硬掩模层，以形成具有不同宽度的沟槽图案；以所述经图案化的第四硬掩模层为图案化掩模，定义出经图案化的第三硬掩模层、经图案化的第二硬掩模层、经图案化的第一硬掩模层、经图案化的第一氧化层与位于所述基底中的具有不同宽度的沟槽；移除所述经图案化的第四硬掩模层、经图案化的第三硬掩模层与经图案化的第二硬掩模层；在所述沟槽中形成隔离材料；以及移除所述经图案化的第一硬掩模层。

[0010] 在本发明的隔离结构的制造方法的一实施例中，上述的第一硬掩模层例如为氮化层，第二硬掩模层例如为非晶碳层，第三硬掩模层包括依序堆叠的氧化层与非晶硅层，第四硬掩模层例如为氧化层，第五硬掩模层包括依序堆叠的有机介电层与含硅硬掩模底部抗反射层，且第六硬掩模层例如为有机介电层。

[0011] 本发明的隔离结构的制造方法包括以下步骤：在基底上依序形成第一氧化层、第一硬掩模层与第二硬掩模层；将所述第二硬掩模层图案化，以形成经图案化的第二硬掩模层；在所述经图案化的第二硬掩模层的侧壁上形成间隙壁；移除所述经图案化的第二硬掩模层；在所述间隙壁之间形成第三硬掩模层；移除所述间隙壁；移除部分所述第三硬掩模层，以形成经图案化的第三硬掩模层，所述经图案化的第三硬掩模层具有不同宽度的沟槽图案；以所述经图案化的第三硬掩模层为图案化掩模，定义出经图案化的第一硬掩模层、经图案化的第一氧化层与位于所述基底中的具有不同宽度的沟槽；移除所述经图案化的第三硬掩模层、经图案化的第一硬掩模层与所述经图案化的第一氧化层；以及在所述沟槽中形成隔离材料。

[0012] 在本发明的隔离结构的制造方法的一实施例中，上述的第一硬掩模层例如为非晶硅层，第二硬掩模层包括依序堆叠的非晶碳层、介电抗反射层与底部抗反射层，第三硬掩模层例如为氮化层，且在将所述第二硬掩模层图案化之后以及在形成所述间隙壁之前，还包括移除经图案化的介电抗反射层与经图案化的底部抗反射层。

[0013] 本发明的隔离结构的制造方法包括以下步骤：在基底上依序形成第一氧化层、第一硬掩模层、第二硬掩模层与第三硬掩模层；形成经图案化的第三硬掩模层，以暴露出所述第二硬掩模层的表面；以所述经图案化的第三硬掩模层为图案化掩模，移除部分所述第二硬掩模层，以形成经图案化的第二硬掩模层；在所述经图案化的第二硬掩模层的侧壁上形成第二氧化层以及在所述第二氧化层之间形成第四硬掩模层；移除所述第二氧化层；移除部分所述经图案化的第二硬掩模层与部分所述第四硬掩模层，以形成具有不同宽度的沟槽图案；以所述经图案化的第二硬掩模层与所述第四硬掩模层为图案化掩模，定义出经图案化的第一硬掩模层、经图案化的第一氧化层与位于所述基底中的具有不同宽度的沟槽；移除所述经图案化的第二硬掩模层、所述第四硬掩模层与经图案化的第一硬掩模层；以及在所述沟槽中形成隔离材料。

[0014] 在本发明的隔离结构的制造方法的一实施例中，上述的第一硬掩模层例如为氮化层，第二硬掩模层例如为非晶硅层，第三硬掩模层包括依序堆叠的有机介电层与含硅硬掩模底部抗反射层，且第四硬掩模层例如为有机介电层。

[0015] 基于上述，在本发明的隔离结构的制造方法中，在基底中形成沟槽之后，基底可具有平坦的表面，因此在后续于沟槽中填入隔离材料后可以使基底呈现平坦或实质上平坦的样貌，以利于后续制作工艺的进行。

[0016] 为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

[0017] 图1A至图1I为依照本发明第一实施例所绘示的隔离结构的制造流程剖面示意图；

[0018] 图2为依照本发明第二实施例所绘示的形成于基底上的硬掩模层堆叠结构的剖面示意图；

[0019] 图3为依照本发明第三实施例所绘示的形成于基底上的硬掩模层堆叠结构的剖面示意图；

[0020] 图4A至图4D为依照本发明第四实施例所绘示的隔离结构的制造流程剖面示意图；

[0021] 图5A至图5E为依照本发明第五实施例所绘示的隔离结构的制造流程剖面示意图；

[0022] 图6A至图6G为依照本发明第六实施例所绘示的隔离结构的制造流程剖面示意图。

具体实施方式

[0023] 以下各实施例主要描述隔离结构(例如浅沟槽隔离结构)的制作流程，且在形成隔离结构之后，基底的表面轮廓可呈现平坦或实质上平坦(即存在可被忽略的些微高低差异)的样貌。

[0024] 图1A至图1G为依照本发明第一实施例所绘示的隔离结构的制造流程剖面示意图。首先，请参照图1A，在基底100上形成氧化层102。若所欲蚀刻形成的沟槽深度为3000埃(angstrom)，氧化层102的厚度较佳大于1000埃，例如是介于1000埃至1500埃之间。沟槽深度愈深则所需氧化层102的厚度愈厚。氧化层102的形成方法例如是进行化学气相沉积制作工艺。然后，在氧化层102上形成由多层硬掩模层所构成的堆叠结构。在本实施例中，在氧化层102上依序形成硬掩模层104、106、108。基底100例如是硅基底。硬掩模层104、106、108的形成方法例如是依序进行不同的化学气相沉积制作工艺。对于相邻的两层硬掩模层来说，在进行蚀刻的过程中，上层的硬掩模层的蚀刻速率会小于下层的硬掩模层的蚀刻速率，意即在图案化的过程中上层的硬掩模层图案可用以定义下层的硬掩模层图案。

[0025] 在本实施例中，硬掩模层104例如是非晶硅层，其厚度例如是介于500埃至1000埃之间。硬掩模层106例如是氧化层，其厚度例如是介于300埃至500埃之间。硬掩模层108例如是由依序堆叠的有机介电层110与含硅硬掩模底部抗反射层112所构成。

[0026] 然后，请参照图1B，进行图案化制作工艺，将硬掩模层108图案化，以形成经图案化的硬掩模层108a(包括经图案化的含硅硬掩模底部抗反射层112a与经图案化的有机介电层110a)，以暴露出硬掩模层106的表面。在本实施例中，在含硅硬掩模底部抗反射层112上形成图案化光致抗蚀剂层(未绘示)，然后进行蚀刻制作工艺来移除被暴露的含硅硬掩模底部抗反射层112，以形成经图案化的含硅硬掩模底部抗反射层112a。然后，移除图案化光致抗蚀剂层。之后，以经图案化的含硅硬掩模底部抗反射层112a为图案化掩模，进行蚀刻制作工艺，移除被暴露的有机介电层110，以形成经图案化的有机介电层110a。

[0027] 接着，在基底100上共形地形成氧化层114。氧化层114的形成方法例如是进行化学气相沉积制作工艺。氧化层114的厚度取决于后续形成于基底100中的特定沟槽的宽度。然后，在氧化层114上形成介电材料层116，其填满经图案化的硬掩模层108a所暴露出来的空间。介电材料层116例如是有机介电层。

[0028] 接着，请参照图1C，进行蚀刻制作工艺，移除部分介电材料层116，直到暴露出经图案化的硬掩模层108a的顶面上的氧化层114，保留位于经图案化的硬掩模层108a所暴露出来的空间中的介电材料层116，其作为硬掩模层116a。

[0029] 然后，请参照图1D，移除部分氧化层114，保留位于硬掩模层116a下方的氧化层114。移除部分氧化层114的方法例如是进行非等向性蚀刻制作工艺。

[0030] 而后，请参照图1E，以经图案化的硬掩模层108a与硬掩模层116a为图案化掩模，进行蚀刻制作工艺，移除部分硬掩模层106，以形成经图案化的硬掩模层106a。接着，移除经图案化的硬掩模层108a与硬掩模层116a。

[0031] 然后，请参照图1F，在经图案化的硬掩模层106a上依序形成有机介电层107、含硅硬掩模底部抗反射层109以及图案化掩模层111。图案化掩模层111所暴露的区域对应于后续所欲形成的具有较大宽度的沟槽的位置。

[0032] 接着，请参照图1G，以图案化掩模层111为蚀刻掩模，进行蚀刻制作工艺，移除部分含硅硬掩模底部抗反射层109、部分有机介电层107与部分经图案化的硬掩模层106a。然后，移除图案化掩模层111、剩余的含硅硬掩模底部抗反射层109与剩余的有机介电层107。如此一来，经图案化的硬掩模层106a中即可形成具有不同宽度的沟槽图案。详细地说，在移除部分经图案化的硬掩模层106a之后，形成具有不同宽度的沟槽图案118a、118b、118c，其中沟槽图案118a的宽度大于沟槽图案118b的宽度，且沟槽图案118b的宽度大于沟槽图案118c的宽度。沟槽图案对应于后续欲形成于基底100中的沟槽的位置。

[0033] 然后，请参照图1H，以经图案化的硬掩模层106a为图案化掩模，进行蚀刻制作工艺，移除部分硬掩模层104，以形成经图案化的硬掩模层104。接着，移除经图案化的硬掩模层106a。然后，以经图案化的硬掩模层104为图案化掩模，进行蚀刻制作工艺，移除部分氧化层102，以形成经图案化的氧化层102。接着，移除经图案化的硬掩模层104。然后，以经图案化的氧化层102为图案化掩模，进行蚀刻制作工艺，移除部分基底100，以于基底100中形成具有不同宽度的沟槽120a、120b、120c，其中沟槽120a、120b、120c的宽度分别对应于沟槽图案118a、118b、118c的宽度，意即沟槽120a的宽度大于沟槽120b的宽度，且沟槽120b的宽度大于沟槽120c的宽度。特别一提的是，在上述以蚀刻制作工艺移除部分基底100的过程中，也会同时移除部分经图案化的氧化层102而使其厚度变薄。此外，由于基底100上具有不同宽度的沟槽图案118a、118b、118c，导致不同区域的蚀刻速率会因图案密度的差异而有所不同，因此在进行上述蚀刻制作工艺之后位于不同区域的经图案化的氧化层102会具有不同的厚度。

[0034] 接着，移除经图案化的氧化层102。如此一来，即使位于不同区域的经图案化的氧化层102具有不同的厚度，但在移除经图案化的氧化层102之后，具有不同宽度的沟槽120a、120b、120c的基底100仍可具有平坦的表面，有利于后续制作工艺的进行。然后，在基底100上形成隔离材料122。隔离材料122例如是氧化材料，其形成方法例如是进行旋转涂布制作工艺。隔离材料122覆盖基底100并可填满具有较小宽度的沟槽120c，且形成于具有较大宽度的沟槽120a、120b的侧壁与底部上。接着，在基底100上形成隔离材料124。隔离材料124例如是氮化材料，其形成方法例如是进行旋转涂布制作工艺。隔离材料124覆盖基底100并可填满沟槽120b，且形成于沟槽120a的侧壁与底部上。之后，在基底100上形成隔离材料126。
隔离材料126例如是氧化材料，其形成方法例如是进行旋转涂布制作工艺。隔离材料126覆盖基底100并可填满沟槽120a。接着，进行平坦化处理，移除部分隔离材料126直到暴露出隔离材料124。上述的平坦化处理例如是化学机械研磨制作工艺。

[0035] 之后，请参照图1I，进行蚀刻制作工艺，移除部分隔离材料124，仅于沟槽120a、120b中保留隔离材料124。在本实施例中，由于覆盖于基底100的表面上的隔离材料124的厚度相当薄，因此在移除基底100的表面上的隔离材料124之后，位于沟槽120a中的隔离材料
126仅会些许地突出于基底100的顶面。

[0036] 在上述步骤中，由于在移除经图案化的氧化层102之后基底100已具有平坦的表面，因此在进行图1I所述的步骤之后基底100可呈现平坦或实质上平坦(即存在可被忽略的些微高低差异)的样貌，以利于后续制作工艺的进行。

[0037] 图2为依照本发明第二实施例所绘示的形成于基底上的硬掩模层堆叠结构的剖面示意图。在本实施例中，与第一实施例相同的元件将采用相同的元件符号，并省略其相关说明。请参照图2，在基底100上依序形成氧化层102、硬掩模层104、106、200。在本实施例中，硬掩模层200例如是由依序堆叠的非晶碳层202、介电抗反射层204与底部抗反射层206所构成。非晶碳层202例如是常用的先进图案化薄膜(advanced patterning film，APF)。接着，可进行如同图1B至图1I所述的制作工艺步骤，以形成如图1I所示的结构。

[0038] 图3为依照本发明第三实施例所绘示的形成于基底上的硬掩模层堆叠结构的剖面示意图。在本实施例中，与第一实施例相同的元件将采用相同的元件符号，并省略其相关说明。请参照图3，在基底100上依序形成氧化层102、硬掩模层104、300、108。在本实施例中，硬掩模层300例如是氮化层，其厚度例如是介于100埃至500埃之间。接着，可进行如同图1B至图1I所述的制作工艺步骤，以形成如图1I所示的结构。

[0039] 图4A至图4D为依照本发明第四实施例所绘示的隔离结构的制造流程剖面示意图。在本实施例中，与第一实施例相同的元件将采用相同的元件符号，并省略其相关说明。

[0040] 首先，请参照图4A，在基底100上依序形成氧化层400、硬掩模层402、404、406、106、108。硬掩模层402例如是氮化层。硬掩模层404例如是非晶碳层。硬掩模层406例如是由依序堆叠的氧化层102与硬掩模层104所构成。

[0041] 然后，请参照图4B，进行如图1B至图1G中所述的制作工艺步骤，在硬掩模层406上形成经图案化的硬掩模层106a以及具有不同宽度的沟槽图案118a、118b、118c。

[0042] 接着，请参照图4C，以经图案化的硬掩模层106a为图案化掩模，进行蚀刻制作工艺，移除部分硬掩模层104，以形成经图案化的硬掩模层104。接着，移除经图案化的硬掩模层106a。然后，以经图案化的硬掩模层104为图案化掩模，进行蚀刻制作工艺，移除部分氧化层102，以形成经图案化的氧化层102。接着，移除经图案化的硬掩模层104。然后，以经图案化的氧化层102为图案化掩模，进行蚀刻制作工艺，移除部分硬掩模层404，以形成经图案化的硬掩模层404。接着，移除经图案化的氧化层102。然后，以经图案化的硬掩模层404为图案化掩模，进行蚀刻制作工艺，移除部分硬掩模层402、部分氧化层400与部分基底100，以形成经图案化的硬掩模层402a与经图案化的氧化层400a，以及在基底100中形成具有不同宽度的沟槽120a、120b、120c。

[0043] 特别一提的是，在上述以蚀刻制作工艺移除部分硬掩模层402、部分氧化层400与部分基底100的过程中，也会同时移除部分经图案化的硬掩模层404而使其厚度变薄。此外，由于基底100上具有不同宽度的沟槽图案118a、118b、118c导致不同区域的蚀刻速率会因图案密度的差异而有所不同，因此在进行上述蚀刻制作工艺之后位于不同区域的经图案化的硬掩模层404会具有不同的厚度，但位于其下方的经图案化的硬掩模层402a仍可保有均匀的厚度与平坦的表面。

[0044] 接着，移除经图案化的硬掩模层404。如此一来，即使位于不同区域的经图案化的硬掩模层404具有不同的厚度，但在移除经图案化的硬掩模层404之后，经图案化的硬掩模层402a仍可具有均匀的厚度与平坦的表面，有利于后续制作工艺的进行。然后，如同图1H所述的制作工艺步骤，形成隔离材料122、124、126。

[0045] 之后，请参照图4D，进行蚀刻制作工艺，移除突出经图案化的硬掩模层402a的顶面的隔离材料122、124、126，以形成平坦的表面。然后，移除经图案化的硬掩模层402a。如此一来，即可形成突出基底100的表面的隔离结构，其包括由位于沟槽120a中的隔离材料122、124、126所构成的隔离结构、由位于沟槽120b中的隔离材料122、124所构成的隔离结构以及由位于沟槽120c中的隔离材料122所构成的隔离结构。

[0046] 图5A至图5E为依照本发明第五实施例所绘示的隔离结构的制造流程剖面示意图。在本实施例中，与第一实施例相同的元件将采用相同的元件符号，并省略其相关说明。

[0047] 首先，请参照图5A，在基底100上依序形成氧化层102、硬掩模层104、500。在本实施例中，硬掩模层500例如是由依序堆叠的非晶碳层502、介电抗反射层504与底部抗反射层506所构成。

[0048] 然后，请参照图5B，进行图案化制作工艺，将硬掩模层500图案化，以形成经图案化的硬掩模层500(包括经图案化的非晶碳层502a、经图案化的介电抗反射层504与经图案化的底部抗反射层506)，以暴露出硬掩模层104的表面。接着，移除经图案化的介电抗反射层504与经图案化的底部抗反射层506，保留经图案化的非晶碳层502a于硬掩模层104上。之后，在经图案化的非晶碳层502a的侧壁上形成间隙壁508。间隙壁508的材料例如是氧化材料，其形成方法例如是先于基底100上共形地形成一层间隙壁材料层，然后再进行非等向性蚀刻制作工艺。间隙壁508的厚度取决于后续形成于基底100中的特定沟槽的宽度。

[0049] 接着，请参照图5C，移除经图案化的非晶碳层502a。然后，在间隙壁508之间形成硬掩模层510。硬掩模层510例如是氮化层，其形成方法例如是先于硬掩模层104上形成覆盖间隙壁508的硬掩模材料层，然后进行蚀刻制作工艺来移除部分硬掩模材料层，直到暴露出间隙壁508的顶面。

[0050] 然后，请参照图5D，进行蚀刻制作工艺，移除间隙壁508。接着，进行图案化制作工艺，移除部分硬掩模层510，以形成经图案化的硬掩模层510a以及具有不同宽度的沟槽图案118a、118b、118c。

[0051] 之后，请参照图5E，进行如图1H至图1I所述的制作工艺步骤，以形成如图1G所示的结构。

[0052] 图6A至图6E为依照本发明第六实施例所绘示的隔离结构的制造流程剖面示意图。在本实施例中，与第三实施例相同的元件将采用相同的元件符号，并省略其相关说明。

[0053] 首先，请参照图6A，在基底100上依序形成氧化层102、硬掩模层300、104、108。

[0054] 然后，请参照图6B，行图案化制作工艺，将硬掩模层108图案化，形成经图案化的硬掩模层108，以暴露出硬掩模层104的表面。接着，以经图案化的硬掩模层108为图案化掩模，进行蚀刻制作工艺，移除部分硬掩模层104，以形成经图案化的硬掩模层104a。之后，移除经图案化的硬掩模层108。

[0055] 接着，请参照图6C，在基底100上共形地形成氧化层114。氧化层114的厚度取决于后续形成于基底100中的特定沟槽的宽度。然后，在氧化层114上形成掩模材料层600，其填满经图案化的硬掩模层104a所暴露出来的空间。掩模材料层600例如是有机介电层。

[0056] 然后，请参照图6D，移除部分掩模材料层600与部分氧化层114，直到暴露出经图案化的硬掩模层104a的顶面上的氧化层114，以形成经图案化的掩模材料层600a，以及保留位于经图案化的硬掩模层104a的侧壁上的氧化层114以作为间隙壁。接着，进行蚀刻制作工艺，移除部分氧化层114，保留位于经图案化的掩模材料层600a下方的氧化层114。

[0057] 接着，请参照图6E，进行图案化制作工艺，移除部分经图案化的硬掩模层104a，以形成具有不同宽度的沟槽图案沟槽118a、118b、118c。

[0058] 然后，请参照图6F，以经图案化的硬掩模层104a与经图案化的硬掩模层600a为图案化掩模，进行蚀刻制作工艺，移除部分硬掩模层300、部分氧化层102与部分基底100，以形成经图案化的硬掩模层300与经图案化的氧化层102a，以及于基底100中形成具有不同宽度的沟槽120a、120b、120c。接着，移除经图案化的硬掩模层104a、经图案化的硬掩模层600a与经图案化的掩模层300。由于经图案化的氧化层102a上覆盖有经图案化的硬掩模层300，因此可使经图案化的氧化层102a保有良好的品质。如此一来，在移除经图案化的掩模层300之后，可将经图案化的氧化层102a保留于基底100上，其可作为后续所形成的半导体元件的闸氧化层。当然，在其他实施例中，在移除经图案化的掩模层300之后，也可将经图案化的氧化层102a移除。然后，如同图1F所述的制作工艺步骤，形成隔离材料122、124、126。

[0059] 之后，请参照图6G，如同图1I所述的制作工艺步骤，进行蚀刻制作工艺，移除部分隔离材料124，仅于沟槽120a、120b中保留隔离材料124。在本实施例中，由于覆盖于经图案化的氧化层102a的表面上的隔离材料124的厚度相当薄，因此在移除经图案化的氧化层102a的表面上的隔离材料124之后，位于沟槽120a中的隔离材料126仅会些许地突出于基底
100的顶面。如此一来，可使得基底100呈现平坦或实质上平坦(即存在可被忽略的些微高低差异)的样貌，以利于后续制作工艺的进行。

[0060] 虽然结合以上实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。