公开了采用集成空腔滤波器的倒装芯片，其包括集成电路(IC)芯片，集成电路芯片包括半导体裸片和多个导电凸块。多个导电凸块互连至半导体裸片的至少一个金属层以提供限定内部谐振器空腔的导电“围栏”，该内部谐振器空腔用于提供倒装芯片中的集成空腔滤波器。内部谐振器空腔被配置为通过设置在半导体裸片中的内部层中的输入信号传输孔接收来自输入传输线的输入RF信号。内部谐振器空腔使输入RF信号谐振以生成包括输入RF信号的滤波RF信号的输出RF信号，并且通过设置在孔层中的输出传输孔将输出RF信号耦合在倒装芯片中的输出信号传输线上。
孔层，包括被配置为使输入射频(RF)信号通过其中的输入信号传输孔以及被配置为使输出RF信号通过其中的输出信号传输孔；和至少一个后端制程互连层，设置在所述至少一个半导体层和所述孔层之间，所述至少一个后端制程互连层包括：输入传输线，被配置为通过所述输入信号传输孔发送所述输入RF信号；和输出传输线，被配置为通过所述输出信号传输孔接收所述输出RF信号；以及多个导电凸块，互连至所述至少一个金属层，所述多个导电凸块和所述孔层限定内部谐振器空腔；
所述内部谐振器空腔被配置为通过所述输入信号传输孔接收来自所述输入传输线的所述输入RF信号，使所述输入RF信号谐振以生成包括所述输入RF信号的滤波RF信号的输出RF信号，并且通过所述输出信号传输孔将所述输出RF信号耦合在所述输出传输线上。
2.根据权利要求1所述的倒装芯片IC，其中，所述内部谐振器空腔的尺寸对应于预定RF频带，使得所述内部谐振器空腔被配置为使所述输入RF信号的频率在所述预定RF频带中谐振以生成所述滤波RF信号。
3.根据权利要求2所述的倒装芯片IC，其中，所述预定RF频带具有六十(60)千兆赫(GHz)的中心频率。
4.根据权利要求2所述的倒装芯片IC，其中，所述内部谐振器空腔在与所述孔层平行的平面中具有基本为矩形的截面。
5.根据权利要求4所述的倒装芯片IC，其中，所述基本为矩形的截面具有与所述预定RF频带的中心频率的基模的1/2相对应的宽度尺寸。
6.根据权利要求1所述的倒装芯片IC，其中，所述多个导电凸块包括多个焊球。
7.根据权利要求1所述的倒装芯片IC，其中，所述多个导电凸块被配置为与外部电路的互补接触件互连，使得所述孔层、所述多个导电凸块以及所述外部电路的至少一部分在所述内部谐振器空腔周围限定法拉第笼。
8.根据权利要求1所述的倒装芯片IC，其中，所述输出传输线与所述多个金属层互连。
9.根据权利要求8所述的倒装芯片IC，其中，所述输出传输线经由所述多个金属层与所述多个导电凸块中的至少一个导电凸块互连。
10.根据权利要求8所述的倒装芯片IC，其中，所述输入传输线与所述多个金属层互连。
11.根据权利要求10所述的倒装芯片IC，其中，所述输入传输线经由所述多个金属层与所述多个导电凸块中的至少一个导电凸块互连。
12.根据权利要求11所述的倒装芯片IC，其中，所述输出传输线经由所述多个金属层与所述多个导电凸块中的至少一个导电凸块互连。
13.根据权利要求1所述的倒装芯片IC，其中，所述孔层限定所述半导体裸片的外表面，其中所述输入信号传输孔和所述输出信号传输孔形成在所述半导体裸片的所述外表面中。
14.根据权利要求1所述的倒装芯片IC，其中，所述至少一个后端制程互连层与所述孔层相邻，所述输入传输线的至少一部分与所述输入信号传输孔相邻，并且
所述输出传输线的至少一部分与所述输出信号传输孔相邻。
15.根据权利要求1所述的倒装芯片IC，还包括电感拦截器，所述电感拦截器包括互连在所述输入传输线和所述输出传输线之间的至少一个电感器。
16.根据权利要求15所述的倒装芯片IC，其中，所述至少一个电感器设置在所述半导体裸片的所述多个金属层中的至少一个金属层中。
17.根据权利要求15所述的倒装芯片IC，还包括电容拦截器，所述电容拦截器包括互连在所述输入传输线和所述输出传输线之间的与所述电感器并联的至少一个电容器。
18.根据权利要求1所述的倒装芯片IC，还包括电容拦截器，所述电容拦截器包括互连在所述输入传输线和所述输出传输线之间的至少一个电容器。
19.根据权利要求18所述的倒装芯片IC，其中，所述至少一个电容器设置在所述半导体裸片的所述多个金属层中的至少一个金属层中。
20.根据权利要求1所述的倒装芯片IC，其中，所述半导体裸片包括片上系统(SoC)，所述片上系统具有被配置为以自包含方式互操作的多个功能元件。
21.根据权利要求1所述的倒装芯片IC，被集成到从由以下设备组成的组中选择的设备中：机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、计算机、便携式计算机、桌上型计算机、个人数字助理(PDA)、监控器、计算机监控器、电视机、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频盘(DVD)播放器和便携式数字视频播放器。
用于提供多个金属层的装置，所述多个金属层用于提供至所述用于提供半导体层的装置的互连；
用于提供孔层的装置，所述孔层包括被配置为使输入射频(RF)信号通过其中的输入信号传输孔和被配置为使输出RF信号通过其中的输出信号传输孔；以及用于提供至少一个后端制程互连层的装置，所述至少一个后端制程互连层被设置在所述至少一个半导体层和所述孔层之间，所述至少一个后端制程互连层包括：输入传输线，被配置为通过所述输入信号传输孔发送输入RF信号；和输出传输线，被配置为通过所述输出信号传输孔接收所述RF输出信号；以及用于提供多个导电连接件的装置，所述多个导电连接件被互连至所述至少一个金属层，用于从所述用于提供多个导电连接件的装置和所述用于提供孔层的装置提供内部谐振器空腔的装置，用于提供内部谐振器空腔，所述内部谐振器空腔用于通过所述输入信号传输孔接收来自所述输入传输线的所述输入RF信号，使所述输入RF信号谐振以生成包括所述输入RF信号的滤波RF信号的输出RF信号，并且通过所述输出信号传输孔将所述输出RF信号耦合在所述输出传输线上。
23.一种形成集成电路(IC)芯片的方法，所述方法包括：
在所述至少一个半导体层上方设置多个金属层，所述多个金属层用于提供至所述至少一个半导体层的互连；
在所述多个金属层上方设置至少一个后端制程互连层，所述至少一个后端制程互连层包括：输入传输线，被配置为发送输入射频(RF)信号；和
在所述至少一个后端制程互连层上方设置孔层，所述孔层包括被配置为使所述输入RF信号通过其中的输入信号传输孔以及被配置为使所述输出RF信号通过其中的输出信号传输孔；以及在所述孔层上方设置多个导电凸块，所述多个导电凸块被互连至所述至少一个金属层，所述多个导电凸块和所述孔层限定内部谐振器空腔；
所述内部谐振器空腔被配置为通过所述输入信号传输孔接收来自所述输入传输线的所述输入RF信号，使所述输入RF信号谐振以生成包括所述输入RF信号的滤波RF信号的输出RF信号，并且通过所述输出信号传输孔将所述输出RF信号耦合在所述输出传输线上。
互连所述多个导电凸块与外部电路，使得所述孔层、所述多个导电凸块以及所述外部电路的至少一部分在所述内部谐振器空腔周围限定法拉第笼。
25.根据权利要求23所述的方法，其中，在所述至少一个半导体层上方设置所述多个金属层包括在所述多个金属层中设置至少一个电感器，使得在所述多个金属层上方设置至少一个后端制程互连层，将所述至少一个电感器互连在所述输入传输线和所述输出传输线之间。
26.根据权利要求25所述的方法，其中，在所述至少一个半导体层上方设置所述多个金属层还包括在所述多个金属层中设置至少一个电容器，使得在所述多个金属层上方设置至少一个后端制程互连层，将所述至少一个电感器和所述至少一个电容器并联地连接在所述输入传输线和所述输出传输线之间。
27.根据权利要求23所述的方法，其中，在所述至少一个半导体层上方设置所述多个金属层还包括在所述多个金属层中设置至少一个电容器，使得在所述多个金属层上方设置至少一个后端制程互连层，将所述至少一个电容器互连在所述输入传输线和所述输出传输线之间。
28.一种电路板，具有集成空腔滤波器，所述电路板包括：
孔层，包括被配置为使输入射频(RF)信号通过其中的输入信号传输孔以及被配置为使输出RF信号通过其中的输出信号传输孔；和至少一个后端制程互连层，设置在所述至少一个半导体层和所述孔层之间，所述至少一个后端制程互连层包括：输入传输线，被配置为通过所述输入信号传输孔发送输入RF信号；和输出传输线，被配置为通过所述输出信号传输孔接收所述输出RF信号；以及多个导电凸块，互连至所述至少一个金属层，所述多个导电凸块和所述孔层限定内部谐振器空腔，所述内部谐振器空腔被配置为通过所述输入信号传输孔接收来自所述输入传输线的所述输入RF信号，使所述输入RF信号谐振以生成包括所述输入RF信号的滤波RF信号的输出RF信号，并且通过所述输出信号传输孔在将所述输出RF信号耦合在所述输出传输线上；以及外部电路，互连至所述多个导电凸块，其中所述外部电路、所述多个导电凸块以及所述外部电路的至少一部分在所述内部谐振器空腔周围限定法拉第笼。
29.根据权利要求28所述的电路板，其中，所述内部谐振器空腔的尺寸对应于预定RF频带，使得所述内部谐振器空腔被配置为使所述输入RF信号的频率在所述预定RF频带中谐振以生成所述滤波RF信号。
采用集成空腔滤波器的倒装芯片以及相关部件、系统和方法
[0001] 优先权申请
[0002] 本申请要求于2015年9月14日提交的题为“FLIP-CHIP EMPLOYING INTEGRATED CAVITY FILTER,AND RELATED COMPONENTS,SYSTEMS,AND METHODS”的美国专利申请序列号14/853,802的优先权，其内容通过参考结合于此。
技术领域
[0003] 本公开的技术总的来说涉及用于过滤射频(RF)信号的结构和方法，更具体地涉及用于过滤RF信号的空腔滤波器。
背景技术
[0004] 无线计算设备在当代社会变得普遍。这些计算设备接收和/或发送无线信号(诸如射频(RF)信号)，并且依赖于微处理器和其他集成电路(IC)来进行信号处理。在移动设备(如智能手机)和静止计算设备(诸如桌上型计算机)中，大体趋势朝向减小这些IC的尺寸。随着设备尺寸的减小，用于各个部件的可用空间也减小。还存在朝向在片上系统(SoC)中为移动设备提供集成电路的趋势。SoC是将计算机和其他电子系统的部件集成到单个芯片上的集成电路(IC)。SoC可以包含数字、模拟、混合信号以及通常都在单个芯片衬底上的射频功能。
[0005] 在包括SoC的许多IC中，RF滤波器通常被用于通过和/或阻挡RF信号中的特定频率或频带。例如，感兴趣的信号可以被包含在六十(60)千兆赫(GHz)频带中，但是设备天线可以接收RF频谱的显著更大部分上的频率。适当配置的RF滤波器可以使包含感兴趣的信号的频带通过，同时有效地拒绝或阻挡期望频带之上和之下的频率中包含的其他信号和噪声。通常期望RF滤波器尽可能通过期望通过频带中的更多信号，同时还尽可能多地阻挡外部频谱。
[0006] 不同类型的RF滤波器具有可变滤波质量水平，称为‘Q’因子(Q)，其与部分带宽成反比。虽然通常期望在具有最高‘Q’因子的电路中使用RF滤波器，但不同类型的RF滤波器还具有不同的缺陷，这会影响所使用RF滤波器的类型。例如，传统的波导类型的滤波器具有高Q因子，但是尺寸相对较大，因此不适合用于要求较小部件尺寸的许多IC。另一方面，传统的基于微带的滤波器是紧凑的且容易集成到半导体部件的硅层中，但基于微带的滤波器具有相对较低的Q因子，具有相对较高的信号损耗。基于微带的滤波器还会相对难以与附近部件隔离，由此导致与这些部件的不期望的耦合和干扰。
[0007] 具有高Q因子的另一种类型的RF滤波器是空腔滤波器。空腔滤波器采用被调谐到期望频率或频带的谐振腔，并且能够以低插入损耗使这些频带通过并且具有与附近部件的高隔离。然而，如果期望将空腔滤波器用于小封装或应用(诸如移动应用)的电路中，则必须具有提供谐振腔的空间。此外，用于谐振腔的尺寸与期望频带相关联，因此为限制空间和部件尺寸的移动应用和其他应用存在附加的设计挑战。
发明内容
[0008] 具体实施方式中公开的方面包括采用集成空腔滤波器的倒装芯片。还公开了相关的部件、系统和方法。在一个方面中，提供了一种倒装芯片，其包括集成电路(IC)芯片，集成电路芯片包括半导体裸片和多个导电凸块。半导体裸片包括至少一个半导体层以及用于为至少一个半导体层提供互连的多个金属层。多个导电凸块互连到至少一个金属层。多个导电凸块提供导电“围栏”，其限定用于在倒装芯片中提供集成空腔滤波器的内部谐振器空腔。封装设计的这种布置允许倒装芯片被设计为包括集成高Q因子(Q)空腔滤波器，其相对于传统的倒装芯片设计具有很小的部件尺寸的增加或者没有部件尺寸的增加。关于这点，内部谐振器被配置为通过设置在倒装芯片中的内部层中的输入信号传输孔来接收来自输入传输线的输入RF信号。内部谐振器空腔使输入RF信号谐振以生成包括输入RF信号的滤波RF信号的输出RF信号，并且通过孔层中设置的输出传输孔将输出RF信号耦合在倒装芯片中的输出信号传输线上。然后，滤波RF信号可以通过金属层耦合至倒装芯片的半导体层中的内部电路用于处理。倒装芯片部件可以在设计阶段被定制，使得导电凸块限定具有与空腔滤波器相对应的尺寸的内部谐振器空腔，空腔滤波器被设计为过滤预定频带中的RF信号。
[0009] 关于这点，在一个方面中，公开了一种集成电路(IC)芯片。倒装芯片IC包括半导体裸片。半导体裸片包括至少一个半导体层。半导体层还包括多个金属层，用于为至少一个半导体层提供互连。半导体裸片还包括孔层，孔层包括被配置为使输入射频(RF)信号通过其中的输入信号传输孔以及被配置为使输出RF信号通过其中的输出信号传输孔。半导体裸片还包括设置在至少一个半导体层和孔层之间的至少一个后端制程互连层。至少一个后端制程互连层包括输入传输线，其被配置为通过输入信号传输孔传输输入RF信号。至少一个后端制程互连层还包括输出传输线，其被配置为通过输出信号传输孔接收输出RF信号。倒装芯片IC还包括互连到至少一个金属层的多个导电凸块，多个导电凸块和孔层限定内部谐振器空腔。内部谐振器空腔被配置为通过输入信号传输孔接收来自输入传输线的输入RF信号，使输入RF信号谐振以生成包括输入RF信号的滤波RF信号的输出RF信号，并且通过输出信号传输孔将输出RF信号耦合在输出传输线上。
[0010] 在另一方面中，公开了一种集成电路(IC)芯片。倒装芯片IC包括用于在半导体裸片中提供至少一个半导体层的装置。倒装芯片IC还包括用于提供多个金属层的装置，其用于提供至用于提供半导体层的装置的互连。倒装芯片IC还包括用于提供孔层的装置，孔层包括被配置为使输入射频(RF)信号通过其中的输入信号传输孔以及被配置为使输出RF信号通过其中的输出信号传输孔。倒装芯片IC还包括用于提供至少一个后端制程互连层的装置，该至少一个后端制程互连层设置在至少一个半导体层和孔层之间。至少一个后端制程互连层包括被配置为通过输入信号传输孔发送输入RF信号的输入传输线。至少一个后端制程互连层还包括被配置为通过输出信号传输孔接收输出RF信号的输出传输线。倒装芯片IC还包括用于提供多个导电连接件的装置，该多个导电连接件被互连到至少一个金属层。倒装芯片IC还包括用于从用于提供多个导电连接件的装置和用于提供孔层的装置提供内部谐振器空腔的装置，用于提供内部谐振器空腔，以便通过输入信号传输孔接收来自输入传输线的输入RF信号，使输入RF信号谐振以生成包括输入RF信号的滤波RF信号的输出RF信号，并且通过输出信号传输孔将输出RF信号耦合在输出传输线上。
[0011] 在另一方面中，公开了一种形成倒装芯片IC的方法。该方法包括提供至少一个半导体层。该方法还包括在至少一个半导体层上方设置多个金属层，用于提供至该至少一个半导体层的互连。该方法还包括在多个金属层上方设置至少一个后端制程互连层。至少一个后端制程互连层包括被配置为发送输入RF信号的输入传输线。至少一个后端制程互连层还包括被配置为接收输出RF信号的输出传输线。该方法还包括在至少一个后端制程互连层上方设置孔层，孔层包括被配置为使输入RF信号通过其中的输入信号传输孔以及被配置为使输出RF信号通过其中的输出信号传输孔。该方法还包括在孔层上方设置多个导电凸块，该多个导电凸块被互连到至少一个金属层，该多个导电凸块和孔层限定内部谐振器空腔。内部谐振器空腔被配置为通过输入信号传输孔接收来自输入传输线的输入RF信号，使输入RF信号谐振以生成包括输入RF信号的滤波RF信号的输出RF信号，并且通过输出信号传输孔将输出RF信号耦合在输出传输线上。
[0012] 在另一方面中，公开了一种具有集成空腔滤波器的倒装芯片系统。该倒装芯片系统包括倒装芯片IC。倒装芯片IC包括半导体裸片。半导体裸片包括至少一个半导体层。半导体裸片还包括用于为至少一个半导体层提供互连的多个金属层。半导体裸片还包括孔层，孔层包括被配置为使输入RF信号通过其中的输入信号传输孔以及被配置为使输出RF信号通过其中的输出信号传输孔。半导体裸片还包括至少一个后端制程互连层，其设置在至少一个半导体层和孔层之间。至少一个后端制程互连层包括被配置为通过输入信号传输孔发送输入RF信号的输入传输线。至少一个后端制程互连层还包括被配置为通过输出信号传输孔接收输出RF信号的输出传输线。倒装芯片系统还包括被互连到至少一个金属层的多个导电凸块。倒装芯片系统还包括被互连到多个导电凸块的外部电路。倒装芯片系统还包括被互连至多个导电凸块的外部电路，多个导电凸块、孔层以及外部电路的至少一部分限定内部谐振器空腔。内部谐振器空腔被配置为通过输入信号传输孔接收来自输入传输线的输入RF信号，使输入RF信号谐振以生成包括输入RF信号的滤波RF信号的输出RF信号，并且通过输出信号传输孔将输出RF信号耦合在输出传输线上。
附图说明
[0013] 图1A示出了示例性倒装芯片集成电路(IC)的立体图，该集成电路具有通过倒装芯片的多个导电凸块提供的集成空腔滤波器，在硅裸片和半导体封装件的相对表面之间形成空腔；
[0014] 图1B示出了具有图1A中的集成空腔滤波器的倒装芯片IC的一部分的侧视剖面图，并且还示出了半导体裸片的层内的传输线和孔的示例性位置；
[0015] 图1C示出了在外部电路上安装倒装芯片IC之前的图1A的倒装芯片IC的顶视剖面图，示出了输入传输线和输出传输线以及相应的用于允许传输线的孔，以通过谐振器空腔过滤RF信号；
[0016] 图2是示出用于具有图1A至图1C的集成空腔滤波器的倒装芯片IC的示例性频率响应的示图，该集成空腔滤波器被调谐以使六十(60)千兆赫(GHz)频带中的射频(RF)信号通过；
[0017] 图3A至图3D示出了用于制造图1A至图1C的倒装芯片IC的示例性制造阶段；
[0018] 图4是描述用于执行用于至少图1A至图1C的倒装芯片IC的图3A至图3D中的IC制造阶段的示例性工艺步骤的流程图；
[0019] 图5A示出了具有集成空腔滤波器的另一示例性倒装芯片IC的示意图，该集成空腔滤波器附加地包括耦合在集成空腔滤波器的输入传输线和输出传输线之间的电感拦截器(blocker)；
[0020] 图5B是图5A的倒装芯片IC的示例性频率响应的示图，该倒装芯片IC具有集成空腔滤波器(具有图5A的电感拦截器)；
[0021] 图5C示出了具有集成空腔滤波器(具有图5A的电感拦截器)的图5A的倒装芯片IC的部分侧视剖面图；
[0022] 图6A示出了具有集成空腔滤波器的另一示例性IC倒装芯片的示意图，该集成空腔滤波器附加地包括耦合在集成空腔滤波器的输入传输线和输出传输线之间的电容拦截器；
[0023] 图6B是图6A的IC倒装芯片的示例性频率响应的示图，该IC倒装芯片具有集成空腔滤波器(具有图6A的电容拦截器)；
[0024] 图6C示出了具有集成空腔滤波器(具有图6A的电容拦截器)的图6A的IC倒装芯片的部分侧视剖面图；
[0025] 图7A示出了具有集成空腔滤波器的另一示例性IC倒装芯片的示意图，该集成空腔滤波器附加地包括耦合在集成空腔滤波器的输入传输线和输出传输线之间的电感拦截器和电容拦截器；
[0026] 图7B示出了用于具有空腔滤波器(具有图7A的电感拦截器和电容拦截器)的图7A的倒装芯片的频率响应示图；以及
[0027] 图8是示例性基于处理器的片上系统(SoC)的框图，该片上系统可以包含在根据本文公开任何方面的具有集成空腔滤波器的倒装芯片IC中。
具体实施方式
[0028] 现在参照附图描述本公开的多个示例性方面。本文使用词语“示例性”用于表示“用作示例、实例或说明”。本文描述为“示例性”的任何方面不是必须构造为相对于其他方面是优选或有优势的。
[0029] 详细描述中公开的方法包括采用集成空腔滤波器的倒装芯片。还公开了相关部件、系统和方法。在一个方面中，提供了包括集成电路(IC)芯片的倒装芯片，IC芯片包括半导体裸片和多个导电凸块。半导体裸片包括至少一个半导体层以及用于为至少一个半导体层提供互连的多个金属层。多个导电凸块被互连到至少一个金属层。多个导电凸块提供导电“围栏”，其限定用于在倒装芯片中提供集成空腔滤波器的内部谐振器空腔。封装设计的这种布置允许倒装芯片被设计为包括集成高Q因子(Q)空腔滤波器，相对于传统倒装芯片设计在部件尺寸上具有很小的增加或不增加。关于这点，内部谐振器空腔被配置为通过在倒装芯片的内部层中设置的输入信号传输孔接收来自输入传输线的输入RF信号。内部谐振器空腔使输入RF信号谐振以生成包括输入RF信号的滤波RF信号的输出RF信号，并且通过孔层中设置的输出传输孔将输出RF信号耦合在倒装芯片中的输出信号传输线上。然后，滤波RF信号可以通过金属层被耦合至倒装芯片的半导体层中的内部电路用于处理。倒装芯片部件可以在设计阶段中被定制，使得导电凸块限定具有与空腔滤波器相对应的尺寸的内部谐振器空腔，该空腔滤波器被设计为过滤预定频带中的RF信号。
[0030] 关于这点，图1A至图1C示出了根据本公开一个方面的具有集成空腔滤波器12的倒装芯片集成电路(IC)10。倒装芯片IC包括半导体裸片14以及将倒装芯片IC 10互连至外部电路18的多个导电凸块16。多个导电凸块16形成倒装芯片组件20。如本文所使用的，术语“倒装芯片”表示采用控制器塌陷芯片连接(C4)、用于将半导体互连至外部电路的已知技术的倒装芯片IC。在倒装芯片布置中，半导体封装件包括多个金属焊盘或接触件，具有导电凸块，导电凸块通常是沉积在每个焊盘上的焊料凸块或焊球。然后，封装件被“倒装”，使得导电凸块面朝下，并且封装件相对于具有与每个焊料凸块对应的互补焊盘或接触件的外部电路18对齐。然后，焊料凸块被回流以完成互连。
[0031] 继续参照图1A，半导体裸片14包括具有半导体层22的硅层21以及用于为半导体层22和导电凸块16提供互连的多个金属互连层24(参见图1B)。半导体裸片14还包括孔层26和后端制程互连层28，后端制程互连层28被设置在半导体层22和孔层26之间。
[0032] 如下面更详细讨论的，图1中的倒装芯片IC 10的多个导电凸块16被用于提供导电“围栏”，其提供用于集成空腔滤波器12的集成内部谐振器空腔34。这允许在倒装芯片IC 10中设置集成空腔滤波器12，而相对于传统倒装芯片设计在部件尺寸上具有很小的增加或不增加，并且不需要独立的部件来提供高Q滤波。然而，为了提供采用内部谐振器空腔34的集成空腔滤波器12，提供了用于信号处理的方法，其将输入RF信号引导到内部谐振器空腔34中，以过滤为滤波输出RF信号，从而耦合至金属层，以互连到倒装芯片IC中的半导体层。
[0033] 关于这点，图1A中的倒装芯片IC 10包括孔层26。孔层26包括输入信号传输孔30和输出信号传输孔32。孔层26和导电凸块16一起限定内部谐振器空腔34。通过使导电凸块16与外部电路18互连，内部谐振器空腔34被完全封闭。
[0034] 为了在该示例中使用设置在倒装芯片IC中的内部谐振器空腔34以提供集成空腔滤波器12，在后端制程互连层28中设置输入传输线36和输出传输线40。输入传输线36被配置为通过输入信号传输孔30将输入RF信号38传输到内部谐振器空腔34中。输出传输线40被配置为通过输出信号传输孔32接收输出RF信号42。内部谐振器空腔34被配置为通过输入信号传输孔30接收来自输入传输线36的输入RF信号38，使输入RF信号38谐振以生成包括输入RF信号38的滤波RF信号44的输出RF信号42，并且通过输出信号传输孔32将输出RF信号42耦合在输出传输线40上。通过在设计阶段定制内部谐振器空腔34的尺寸，内部谐振器空腔34可以被调谐以在预定中心频率处谐振，从而使得内部谐振器空腔34用作用于预定频带的集成空腔滤波器12。以这种方式，采用倒装芯片技术的封装设计可以被设计为还包括高Q空腔滤波器，以相对于传统倒装芯片设计在部件尺寸上具有很少的增加或不增加。
[0035] 现有的倒装芯片技术可以容易地修改以包括集成空腔滤波器，因为这些传统技术通常在半导体封装件的相对金属层和外部电路之间产生间隙。通过布置导电凸块(诸如图1A至图1C的导电凸块16)，充分地相互接近以封闭部分间隙，导电凸块16和相对的金属层将用作封闭部分周围的法拉第笼，例如图1A至图1C的内部谐振器空腔34。在通过封闭部分限定的内部空间内，包括外部RF信号的外部电磁(EM)辐射被阻止进入。此外，内部空腔内的任何RF信号被限制在其中，内部空腔用作针对RF信号的谐振器空腔。因此，通过设计空腔的尺寸以限定期望的谐振频率，空腔可被用作空腔滤波器。这允许采用倒装芯片技术的任何封装设计还包括高Q空腔滤波器，其在部件尺寸上具有很少的增加或不增加。
[0036] 关于这点，图1B示出了沿着包含轴A的垂直平面截取的具有图1A的集成空腔滤波器12的倒装芯片的两个部分的侧视剖面图。具体地，图1B的左部示出了倒装芯片IC 10的中心，包括输入传输线36和输出传输线40。图1B的右部示出了输出传输线40和输出信号传输孔32。如上所讨论的，金属互连层24包括孔层26和后端制程互连层28，并且输入传输线36和输出传输线40可以与金属互连层25互连，以与半导体层22和/或一个或多个导电凸块16互连。在该方面中，孔层26和后端制程互连层28彼此相邻，使得输入传输线38的一部分与输入信号传输孔30(未示出)相邻，并且输出传输线40与输出信号传输孔32相邻。此外，在该方面中，顶层46设置在孔层26和导电凸块16之间。顶层46还包括导电接触件48和金属互连50，其与孔层26和其他金属互连层24互连。
[0037] 在该方面中，孔层26和顶层46可以认为是用于限定内部谐振器空腔34的单层。关于这点，孔层26、后端制程互连层28和顶层46可以认为是包括在金属互连层24中。在该方面中，输入信号传输孔30和输出信号传输孔32延伸通过顶层46以及孔层26。以这种方式，输入传输线36和输出传输线40能够发射/接收信号(诸如输入RF信号38和输出RF信号42)进出内部谐振器空腔34。在另一方面中，顶层46可以代替由非金属材料形成，诸如对射频透明的材料，使得内部谐振器空腔34的尺寸通过孔层26限定而非通过孔层26和顶层46的组合限定。在两个方面中，内部谐振器空腔34通过限定内部谐振器空腔34的至少一个尺寸的金属层以及通过由导电凸块16形成的电磁围栏54来限定。为了封闭内部谐振器空腔34，导电凸块16互连至外部电路18。
[0038] 关于这点，如图1B所示，导电凸块16(诸如焊球)互连倒装芯片IC 10的导电接触件48与形成为外部电路18的一部分的导电焊盘52。在该方面中，外部电路18是印刷电路板(PCB)，但是应该理解，也可以使用其他类型的外部电路。这里，外部电路18限定内部谐振器空腔34的相对边界。
[0039] 如图1B所示，在内部谐振器空腔34的水平边界处，在各个导电凸块16之间存在间隙。然而，导电凸块16被布置为使得导电凸块16、外部电路18和孔层26(或者孔层26和顶层46的组合)在内部谐振器空腔34周围形成法拉第笼。关于这点，图1C示出了在外部电路18上安装倒装芯片IC 10之前的图1A的倒装芯片IC 10的顶视图。这里，导电凸块16被布置为使得导电凸块16在内部谐振器空腔34周围形成电磁“围栏”54。以这种方式，电磁围栏54阻止不想要的电磁辐射进入，这种不想要的电磁辐射会干扰输入RF信号38、输出RF信号42或滤波RF信号44，并且电磁围栏54还形成内部谐振器空腔34，内部谐振器空腔34关于输入RF信号38、输出RF信号42或滤波RF信号44被有效地封闭。如上所讨论的，当通过输入信号传输孔
30将输入RF信号38引入内部谐振器空腔34时，内部谐振器空腔34关于这些RF信号38、42、44被有效地封闭。结果，输入RF信号38被内部谐振器空腔34谐振以生成滤波RF信号44，通过输出信号传输孔32将RF信号44输出至输出传输线40作为输出RF信号42的一部分。
[0040] 滤波RF信号44与内部谐振器空腔34的尺寸相关联，这确定输入RF信号38的哪些频率被内部谐振器空腔34谐振。关于这点，内部谐振器空腔34的尺寸可以被定制或“调谐”以在预定频带内谐振RF频率。例如，在图1A至图1C的方面中，内部谐振器空腔34在与孔层26平行的平面中具有基本为矩形的截面，并且尺寸对应于预定的RF频带。在该方面中，例如，通过具有与预定频带的中心频率(例如，60GHz)的基模的1/2相对应的宽度尺寸，预定的RF频带具有六十(60)千兆赫(GHz)的中心频率。以这种方式，内部谐振器空腔34被配置为在预定频带中谐振输入RF信号38的频率，以生成滤波RF信号44。
[0041] 关于这点，图2示出了用于根据图1A至图1C的集成空腔滤波器12的频率响应的示图56，该集成空腔滤波器被调谐以通过60GHz频带中的RF信号。如示图56所示，滤波RF信号44(未示出)相对于输入RF信号38的插入损耗的曲线58表明60GHz频带外的频率通过内部谐振器空腔34(未示出)显著衰减，而60GHz中心频率60周围的频率被最低限度地衰减，在该示例中60GHz处的插入损耗近似为1.86分贝(dB)。此外，返回损耗的曲线62表明60GHz中心频率64周围的返回损耗近似为15.4dB。在该示例中，用于集成空腔滤波器12的3dB带宽近似为
2.62dB。关于这点，内部谐振器空腔34使得集成空腔滤波器12具有低插入损耗和返回损耗，其中在倒装芯片组件20(未示出)的尺寸上具有很少的增加或没有增加。
[0042] 除了使用具有集成空腔滤波器12的倒装芯片IC 10的尺寸优势之外，倒装芯片IC 10的制造还可以通过对现有制造工艺仅进行微小改变来实现。关于这点，现在参照图3A至图3D，示出了用于制造图1A至图1C的倒装芯片IC 10的示例性制造阶段。此外，关于这点，图
4示出了列出与图3A至图3D的所示工艺步骤相对应的示例性方法步骤的流程图66。现在参照图3A，首先在硅层21或其他衬底中设置半导体层22(图4的框68)。接下来，如图3B所示，根据倒装芯片IC 10的设计参数，在半导体层22上方设置多个金属互连层24(图4的框70)。除了用于倒装芯片IC 10(未示出)的互连，该工艺步骤包括在后端制程互连层28中设置输入传输线36和输出传输线40(未示出)，在后端制程互连层28上方设置孔层26，以及在孔层26上方设置包括导电接触件48和金属互连50的顶层46。接下来，在孔层26和顶层46中形成输入信号传输孔30(未示出)和输出信号传输孔32(图4的框72)，以在后端制程互连层28处暴露输入传输线36和输出传输线40(未示出)。最后，如图3D所示，在相应金属互连50上设置导电凸块16(图4的框74)。以这种方式，倒装芯片IC 10现在准备与外部电路(诸如外部电路
18)互连。
[0043] 还可以有利地在倒装芯片布置中包括附加部件诸如电感和/或电容拦截器，以提高和增强集成空腔滤波器12的功能。关于这点，图5A示出了倒装芯片IC 76的示意图，其具有根据图1A至图1C的方面的内部谐振器空腔34，并且还具有互连在输入传输线36和输出传输线40之间的电感器78。如图5B的示图84所示，电感器78或电感材料操作为电感拦截器，以增加预定频带的中心频率之上的频率的拒绝。将表示不具有电感器78的倒装芯片IC 76的曲线86与表示包括电感器78的倒装芯片IC 76的曲线88进行比较，示出了在该示例中添加电感器78显著地将滤波信号的上传输零90移动更接近中心频率60GHz，从而增加倒装芯片IC 76的集成空腔滤波器12的过滤质量。
[0044] 电感器78可以被包括作为独立的部件，或者可以被包括作为倒装芯片IC 76的一部分。关于这点，图5C示出了图5A的倒装芯片IC 76的部分侧视剖面图，示出包括在一个金属互连层24(诸如倒装芯片IC 76的电感器层92)中的电感器78。电感器78经由互连94与输入传输线36和输出传输线40互连。互连94设置在中间互连层96中，其中中间互连层96设置在电感器层92和后端制程互连层28之间。然而，应该理解，还可以其他方式来提供电感，诸如通过例如经由外部电路18连接至输入传输线36和输出传输线40的电感部件。
[0045] 在另一方面中，电容拦截器还可以用于提高集成空腔滤波器的性能。关于这点，图6A示出了具有设置在输入传输线36和输出传输线40之间的电容器100的替换倒装芯片IC
98。类似于图5A至图5C的方面，在该示例中，电容器100用于衰减接近中心频率60GHz的频率。然而，这里，电容器100衰减中心频率以下的频率，如图6B的示图106所示。这里，示图106示出了与不具有互连输入传输线36和输出传输线40的电容器100的倒装芯片IC 98相对应的曲线108，并且曲线110表示包括电容器100的倒装芯片IC 98。从该图6B可以看出，电容器
100使得下传输零112明显更接近期望频带的中心频率，从而提高集成空腔滤波器12的性能。
[0046] 与图5A至图5C的电感器78相同，图6A的电容器100还可以包括为独立部件，或者可以包括为倒装芯片IC 98的一部分。关于这点，类似于图5C的电感器78，图6C示出了包括在倒装芯片IC 98的一个金属互连层24(诸如电容器层101)中的电容器100。在图6C中，电容器100经由互连94与输入传输线36和输出传输线40互连。互连94设置在中间互连层96中，中间互连层96设置在电容器层101和后端制程互连层28之间。然而，应该理解，还可以其他方式设置电容，诸如通过例如经由外部电路18连接至输入传输线36和输出传输线40的电容部件。
[0047] 图5A至图5C以及图6A至图6C的方面还可以被组合以包括并联连接的电感拦截器和电容拦截器以更好地衰减频带任一侧上的频率。关于这点，图7A示出了替换倒装芯片IC 114，其具有并联在输入传输线36和输出传输线40之间的电感器78和电容器100二者。如图
7B中的示图120所示，将表示不包括电感器78或电容器100的倒装芯片IC 114的曲线122与表示具有电感器78和电容器100(并联在输入传输线36和输出传输线40之间)二者的倒装芯片IC 114的曲线124进行比较，示出了更接近中心频率的频率被衰减更大程度。这里，中心频率之下的下传输零126和中心频率之上的上传输零128均比单独使用内部谐振器空腔34更接近期望频带的中心频率。
[0048] 本文公开的方面可以设置或集成到基于处理器的任何设备中。示例包括但不限于机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、智能手机、平板电脑、平板手机、计算机、便携式计算机、桌上型计算机、个人数字助理(PDA)、监控器、计算机监控器、电视机、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频盘(DVD)播放器、便携式数字视频播放器和汽车。
[0049] 关于这点，图8是示例性的基于处理器的片上系统(SoC)的框图，其可以包含在具有根据本文公开的任何方面的集成空腔滤波器的倒装芯片IC 10中。如本文所使用的，术语“片上系统(SoC)”指代包含在单个芯片(诸如倒装芯片IC 10)上的多个功能元件，多个功能元件被配置为以自包含方式互操作。在该示例中，基于处理器的系统130包括一个或多个中央处理单元(CPU)132，每一个CPU都包括一个或多个处理器134。CPU 132可以具有耦合至处理器134的高速缓存存储器136，用于对临时存储的数据进行快速访问。CPU 132耦合至系统总线138，并且可以相互耦合包括在基于处理器的系统130中的主设备和从设备。如已知的，CPU 132通过在系统总线138上交换地址、控制和数据信息来与这些其他设备通信。例如，CPU 132可以将总线事务请求传送至作为从设备的示例的存储器系统142中的存储器控制器140。尽管图8中未示出，但可以提供多条系统总线138，其中，每条系统总线138都组成不同的架构。在该示例中，存储器控制器140被配置为将存储访问请求提供给存储器系统142中的存储器阵列144。
[0050] 其他设备可以连接至系统总线138。如图8所示，作为示例，这些设备可以包括存储器系统142、一个或多个输入设备146、一个或多个输出设备148、一个或多个网络接口设备150以及一个或多个显示控制器152。输入设备146可以包括任何类型的输入设备，包括但不限于输入键盘、开关、声音处理器等。输出设备148可以包括任何类型的输出设备，包括但不限于音频、视频、其他视觉指示器等。网络接口设备150可以是被配置为允许进出网络154的数据交换的任何设备。网络154可以是任何类型的网络，包括但不限于有线或无线网络、私人或公共网络、局域网(LAN)、广域网(WLAN)和互联网。网络接口设备150可以被配置为支持任何类型的期望通信协议。
[0051] CPU 132还可以被配置为在系统总线138上访问显示控制器152以控制发送给一个或多个显示器156的信息。显示控制器152经由一个或多个视频处理器158(其将待显示的信息处理成适合于显示器156的格式)向显示器156发送待显示的信息。显示器156可以包括任何类型的显示器，包括但不限于阴极射线管(CRT)、液晶显示器(LCD)、等离子体显示器等。
[0052] 本领域技术人员将进一步意识到，结合本文公开的方面描述的各种说明性逻辑块、模块、电路和算法可以被实施为电子硬件、存储在存储器或另一计算机可读介质中且被处理器或其他处理设备执行的指令、或二者的组合。作为示例，本文描述的设备可以在任何电路、硬件部件、IC或倒装芯片IC中具体化。本文公开的存储器可以是任何类型和尺寸的存储器，并且可以被配置为存储任何类型的期望信息。为了清楚地示出这种可交换性，上面大体根据它们的功能来描述各种说明性部件、块、模块、电路和步骤。如何实施这种功能取决于在整体系统上实施的特定应用、设计选择和/或设计约束。本领域技术人员可以针对每个特定应用以各种方式来实施所述功能，但是这种实施判定不应该解释为背离本公开的范围。
[0053] 结合本文公开的方面所描述的各种说明性逻辑块、模块和电路可以利用被设计为执行本文所述功能的处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立门或晶体管逻辑、分立硬件部件或者任何它们的组合来实施或执行。处理器可以是微处理器，但是替换地，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器还可以实施为计算设备的组合(例如，DSP和微处理器的组合、多个微处理器、结合有DSP核的一个或多个微处理器、或者任何其他这种配置)。
[0054] 本文公开的方面可以硬件或存储在硬件中的指令来具体化，并且例如可以驻留在随机存取存储器(RAM)、闪存、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、寄存器、硬盘、可移除盘、CD-ROM或本领域已知的任何其他形式的计算机可读介质中。示例性存储介质耦合至处理器，使得处理器可以从存储介质读取信息以及向存储介质写入信息。备选地，存储介质可以集成到处理器中。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在远程站中。备选地，处理器和存储介质可以驻留为远程站、基站或服务器中的分立部件。
[0055] 还应该注意，在本文的任何示例性方面中描述的操作步骤被描述为提供示例和讨论。所描述的操作可以在除所示序列之外的多个不同序列中执行。此外，在单个操作步骤中描述的操作实际上可以在多个不同步骤中执行。此外，在示例性方面中讨论的一个或多个操作步骤可以组合。将理解，在流程图中示出的操作步骤可以经受各种不同的修改，这对于本领域技术人员来说是容易明白的。本领域技术人员还将理解，可以使用各种不同技术中的任何技术来表示信息和信号。例如，在上面的描述中提到的数据、指令、命令、信息、信号、位、符号和芯片可以通过电压、电流、电磁波、磁场或粒子、光场或粒子或它们的任何组合来表示。
[0056] 提供本公开的先前描述以能够使本领域技术人员能够制造或使用本公开。对本公开的各种修改对于本领域技术人员来说是容易明白的，并且本文限定的一般原理可以应用于其他变形例而不背离本公开的精神和范围。因此，本发明不用于限于本文描述的示例和设计，而是符合本文公开的原理和新颖特征的最宽范围。
