陶瓷多层基板

摘要

陶瓷多层基板(100)具备：陶瓷绝缘体层(CL)，包括第一层(1)、第二层(2)以及第三层(3)，且构成为第一层(1)夹在第二层(2)与第三层(3)之间；内部图案导体(4)；外部图案导体(5)；以及外部电极(6A、6B)。陶瓷绝缘体层(CL)夹在内部图案导体(4)与外部图案导体(5)之间。生片状态下的第二层(2)单体以及第三层(3)单体的烧结收缩开始温度为生片状态下的第一层(1)单体的烧结收缩结束温度以上。陶瓷绝缘体层(CL)的厚度为5.0μm以上且55.7μm以下。第二层(2)的厚度与第三层(3)的厚度的合计相对于第一层(1)的厚度的比为0.25以上且1.11以下。

权利要求

1.一种陶瓷多层基板，其特征在于，具备：陶瓷绝缘体层，包括第一层、第二层以及第三层，且构成为所述第一层夹在所述第二层与所述第三层之间；以及布线导体，

所述布线导体包括：

内部图案导体，形成在所述陶瓷多层基板的内部；以及外部导体，形成在所述陶瓷多层基板的外表面，所述陶瓷绝缘体层夹在所述内部图案导体与所述外部导体之间、以及两个所述内部图案导体之间中的至少一方，生片状态下的所述第二层单体以及所述第三层单体的烧结收缩开始温度为生片状态下的所述第一层单体的烧结收缩结束温度以上，所述陶瓷绝缘体层的厚度为5.0μm以上且55.7μm以下，所述第二层的厚度与所述第三层的厚度的合计相对于所述第一层的厚度的比为0.25以上且1.11以下，所述第一层是包含钡长石型化合物的陶瓷层，该钡长石型化合物包含Ba、Si以及Al 而构成，所述第二层以及所述第三层是作为Al2O3与硼硅酸玻璃的混合体的陶瓷层，或者是作为ZrO2与硼硅酸玻璃的混合体的陶瓷层。

2.根据权利要求1所述的陶瓷多层基板，其特征在于，所述第一层不包含Al2O3与硼硅酸玻璃的混合体或者ZrO2与硼硅酸玻璃的混合体。

3.根据权利要求1或2所述的陶瓷多层基板，其特征在于，作为所述外部导体，包括外部图案导体和外部电极，所述陶瓷绝缘体层夹在所述外部图案导体与所述内部图案导体之间、以及所述内部图案导体与所述外部电极之间的至少一方。

说明书

陶瓷多层基板

技术领域

[0001] 本发明涉及层叠了陶瓷绝缘体层、内部图案导体以及外部图案导体的陶瓷多层基板，特别涉及在与层叠方向正交的方向上抑制了烧成时的烧结收缩的陶瓷多层基板。

背景技术

[0002] 陶瓷多层基板用于搭载半导体元件、其它电子部件等，并且对这些电子部件相互进行布线而进行模块化。陶瓷多层基板具备多个层叠的陶瓷绝缘体层和各种形态的布线导体。布线导体中包括内部图案导体、外部图案导体、外部电极以及通孔导体。内部图案导体在陶瓷多层基板的内部沿着陶瓷绝缘体层间的特定的界面而形成，外部图案导体形成在陶瓷多层基板的外表面上。通孔导体形成为贯通特定的陶瓷绝缘体层。

[0003] 为了使陶瓷多层基板多功能化、高密度化以及高性能化，高密度地配置上述布线导体是有效的。可是，为了得到陶瓷多层基板，必须经过烧成工序，在这种烧成工序中，会产生由陶瓷材料的烧结造成的收缩。该烧结收缩难以在陶瓷多层基板整体中均匀地产生，因此，会在布线导体中造成不希望的变形、形变。这种在布线导体中产生的变形、形变会阻碍上述的布线导体的高密度化。

[0004] 因此，提出了在制造陶瓷多层基板时应用能够使得在烧成工序中实质上不产生陶瓷多层基板的主面方向上的收缩的、所谓的无收缩工艺。

[0005] 在利用了无收缩工艺的陶瓷多层基板的制造方法中，准备能够在例如1000℃以下的温度进行烧结的低温烧结陶瓷材料，并且准备在上述的低温烧结陶瓷材料的烧结温度不进行烧结的、作为收缩抑制用而发挥功能的无机材料粉末。

[0006] 然后，将包含低温烧结陶瓷材料的多个基体用陶瓷层的生片(green sheet)和包含收缩抑制用的无机材料粉末的约束层的生片进行层叠，此外与基体用陶瓷层相关联地设置布线导体，由此，制作烧成后成为陶瓷多层基板的烧成前的层叠体。在此，所谓基体用陶瓷层，是指有助于体现绝缘体陶瓷层的电特性的陶瓷层。

[0007] 对像上述那样得到的烧成前的层叠体进行烧成。因为烧成前的层叠体具有上述构造，所以基体用陶瓷层在烧成工序中仅在厚度方向上实质上收缩，主面方向上的收缩被抑制。其结果是，在对具有上述构造的烧成前的层叠体进行烧成而得到的多层陶瓷基板中，不易产生不均匀的变形。因此，不易产生布线导体中的不希望的变形、形变，布线导体的高密度化成为可能。在日本特开2002-368421号公报(专利文献1)中提出了这样的陶瓷多层基板的一个例子。

[0008] 图15是在专利文献1记载的陶瓷多层基板200的剖视图。陶瓷多层基板200具备基体用陶瓷层201、分别配置为与基体用陶瓷层201中的特定的基体用陶瓷层201的主面相接约束层202、内部图案导体204、外部图案导体205以及过孔导体207。过孔导体207贯通特定的基体用陶瓷层201，将特定的内部图案导体204彼此、或者特定的内部图案导体204与外部图案导体205进行连接。

[0009] 在此，如前所述，基体用陶瓷层201由能够在例如1000℃以下的温度进行烧结的低温烧结陶瓷材料构成，约束层202由在上述的低温烧结陶瓷材料的烧结温度不会烧结的陶瓷材料构成。

[0010] 在陶瓷多层基板200中，在烧结基体用陶瓷层201时，通过约束层202来抑制主面方向上的收缩。其结果是，在陶瓷多层基板200中不易产生不均匀的变形、形变。由此，能够使得在布线导体中不易产生不希望的变形、形变，能够使布线导体的高密度化成为可能。

[0011] 在先技术文献

[0012] 专利文献

[0013] 专利文献1：日本特开2002-368421号公报

发明内容

[0014] 发明要解决的课题

[0015] 可是，为了使陶瓷多层基板进一步多功能化、高密度化以及高性能化，需要将前述的布线导体进一步配置为高密度。作为一种对策，为了谋求层叠方向上的布线导体的高密度化，可考虑将陶瓷绝缘体层进一步薄层化，缩小内部图案导体彼此、内部图案导体与外部图案导体、或者内部图案导体与外部电极的间隔。

[0016] 然而，关于上述对策，在烧成时导体成分从布线导体向陶瓷绝缘体层扩散的情况下，或者在潮湿环境中导体成分由于离子迁移(电化学迁移)而移动了的情况下，有可能会导致层叠方向上的布线导体间的绝缘电阻的下降。

[0017] 因此，本发明的目的在于，提供一种即使将陶瓷绝缘体层薄层化，层叠方向上的布线导体间的绝缘电阻也高的陶瓷多层基板。

[0018] 用于解决课题的技术方案

[0019] 在本发明涉及的陶瓷多层基板中，为了抑制由陶瓷绝缘体层的薄层化造成的层叠方向上的布线导体间的绝缘电阻的下降，可谋求陶瓷绝缘体层的构造的改良。

[0020] 本发明涉及的陶瓷多层基板具备陶瓷绝缘体层和布线导体，陶瓷绝缘体层包括第一层、第二层以及第三层，且构成为第一层夹在第二层与第三层之间。

[0021] 布线导体包括形成在陶瓷多层基板的内部的内部图案导体和形成在陶瓷多层基板的外表面的外部导体。陶瓷绝缘体层夹在内部图案导体与外部导体之间、以及两个内部图案导体之间中的至少一方。此外，生片状态下的第二层单体以及第三层单体的烧结收缩开始温度为生片状态下的第一层单体的烧结收缩结束温度以上。

[0022] 陶瓷绝缘体层的厚度为5.0μm以上且55.7μm以下。而且，第二层的厚度与第三层的厚度的合计相对于第一层的厚度的比为0.25以上且1.11以下。

[0023] 在上述的陶瓷多层基板中，陶瓷绝缘体层成为第一层夹在第二层与第三层之间的构造。生片状态下的第二层单体以及第三层单体的烧结收缩开始温度为生片状态下的第一层单体的烧结收缩结束温度以上，因此第二层以及第三层在第一层的烧结时作为抑制第一层向主面方向的收缩的约束层而发挥功能。

[0024] 进而，第二层以及第三层分别在满足上述关系的同时介于作为基体用陶瓷层的第一层与内部图案导体之间、以及第一层与外部导体之间的至少一方。而且，如上所述，第二层以及第三层在第一层的烧结时不会烧结，可认为是多孔的状态。因此，在第一至第三层的厚度满足上述关系的情况下，可认为在烧结时在第一层内产生的玻璃成分填充到第二层以及第三层的多孔的部分而被消耗，与布线导体的接触被抑制。即，第二层以及第三层还作为抑制导体成分从布线导体向第一层的扩散的扩散抑制层而发挥功能。

[0025] 因此，通过将陶瓷绝缘体层设为上述构造，从而即使将陶瓷绝缘体层薄层化，也能够得到层叠方向上的布线导体间的绝缘电阻高的陶瓷多层基板。

[0026] 本发明涉及的陶瓷多层基板优选具备以下特征。即，第一层是包含钡长石型化合物的陶瓷层，该钡长石型化合物包含Ba、Si以及Al而构成，第二层以及第三层是作为Al2O3或者ZrO2与硼硅酸玻璃的混合体的陶瓷层。

[0027] 在上述的陶瓷多层基板中，第一至第三层包含上述的陶瓷材料。因此，即使将布线导体设为Ag、Cu等低熔点金属、以及它们的合金，也能够将第一至第三层和布线导体同时进行烧成。

[0028] 本发明涉及的陶瓷多层基板优选具备以下特征。即，作为外部导体，包括外部图案导体和外部电极，上述第一层夹在第二层与第三层之间而构成的陶瓷绝缘体层夹在外部图案导体与内部图案导体之间、以及内部图案导体与外部电极之间的至少一方。

[0029] 在上述的陶瓷多层基板中，第一层夹在第二层与第三层之间而构成的陶瓷绝缘体层配置在容易受到周围环境中的湿度的影响的陶瓷多层基板的表面附近。因此，即使外部图案导体或者外部导体的导体成分由于周围环境中的湿度以及施加电压而离子化，也不会由于所谓的离子迁移(电化学迁移)而移动至第一层中。

[0030] 因此，通过将陶瓷绝缘体层设为上述配置，从而即使将陶瓷绝缘体层薄层化，也能够得到即使在潮湿环境中层叠方向上的布线导体间的绝缘电阻也高的陶瓷多层基板。

[0031] 发明效果

[0032] 在本发明涉及的陶瓷多层基板中，即使将陶瓷绝缘体层薄层化，也能够得到层叠方向上的布线导体间的绝缘电阻高的陶瓷多层基板。

附图说明

[0033] 图1是本发明涉及的陶瓷多层基板的作为第一实施方式的陶瓷多层基板100的剖视图。

[0034] 图2是用于说明陶瓷多层基板100的制造方法的一个例子的图，是示意性地示出第一工序(生片制作工序)至第三工序(生片层叠工序)的图。

[0035] 图3是用于说明陶瓷多层基板100的制造方法的一个例子的图，是示意性地示出第四工序(压接工序)至第六工序(烧成工序)的图。

[0036] 图4是本发明涉及的陶瓷多层基板的作为第二实施方式的陶瓷多层基板100A的剖视图。

[0037] 图5是用于说明陶瓷多层基板100A的制造方法的一个例子的图，是示意性地示出第一工序(生片制作工序)至第三工序(生片层叠工序)的图。

[0038] 图6是用于说明陶瓷多层基板100A的制造方法的一个例子的图，是示意性地示出第四工序(压接工序)至第六工序(烧成工序)的图。

[0039] 图7是本发明涉及的陶瓷多层基板的作为第三实施方式的陶瓷多层基板100B的剖视图。

[0040] 图8是用于说明陶瓷多层基板100B的制造方法的一个例子的图，是示意性地示出第一工序(生片制作工序)至第三工序(生片层叠工序)的图。

[0041] 图9是用于说明陶瓷多层基板100B的制造方法的一个例子的图，是示意性地示出第四工序(压接工序)至第六工序(烧成工序)的图。

[0042] 图10是本发明涉及的陶瓷多层基板的作为第四实施方式的陶瓷多层基板100C的剖视图。

[0043] 图11是用于说明陶瓷多层基板100C的制造方法的一个例子的图，是示意性地示出第一工序(生片制作工序)至第三工序(生片层叠工序)的图。

[0044] 图12是用于说明陶瓷多层基板100C的制造方法的一个例子的图，是示意性地示出第四工序(压接工序)至第六工序(烧成工序)的图。

[0045] 图13是示意性地示出测定陶瓷多层基板100中的第一层1的厚度d1的方法的图。

[0046] 图14是示意性地示出测定陶瓷多层基板100中的内部图案导体4与外部图案导体5之间的绝缘电阻的方法的图。

[0047] 图15是背景技术的陶瓷多层基板200的剖视图。

具体实施方式

[0048] 以下，示出本发明的实施方式，进一步对本发明的作为特征之处进行详细说明。

[0049] -陶瓷多层基板的第一实施方式-

[0050] 使用图1至图3对本发明涉及的陶瓷多层基板的作为第一实施方式的陶瓷多层基板100进行说明。本发明涉及的陶瓷多层基板例如应用于PA模块、RF二极管开关、滤波器、片式天线、各种封装部件以及复合器件等的基板，但是不限于此。

[0051] 《陶瓷多层基板的构造》

[0052] 图1是陶瓷多层基板100的剖视图。陶瓷多层基板100具备陶瓷绝缘体层CL、内部图案导体4以及外部导体，陶瓷绝缘体层CL包括第一层1、第二层2以及第三层3，且构成为第一层1夹在第二层2以及第三层3之间。在此，外部导体包括外部图案导体5和外部电极6A、6B。过孔导体7A对外部图案导体5和外部电极6A进行连接，过孔导体7B对内部图案导体4和外部电极6B进行连接。另外，图上用点线示出的部分示出假想的接合界面，并不表示实际上存在某种界面(以后相同)。

[0053] 陶瓷绝缘体层CL夹在内部图案导体4与外部图案导体5之间。此外，生片状态下的第二层2单体以及第三层3单体的烧结收缩开始温度为生片状态下的第一层1单体的烧结收缩结束温度以上。即，第二层2以及第三层3成为抑制作为基体用陶瓷层的第一层1的烧结收缩的约束层。另外，在该实施方式中，陶瓷多层基板100的陶瓷绝缘体层CL以外的陶瓷材料层成为第一层1以及第二层2。

[0054] 在此，陶瓷绝缘体层CL的厚度为5.0μm以上且55.7μm以下。而且，第二层2的厚度与第三层3的厚度的合计相对于第一层1的厚度的比为0.25以上且1.11以下。

[0055] 如上所述，在第一层1、第二层2以及第三层3满足上述的关系的情况下，第二层以及第三层还作为抑制导体成分从布线导体向第一层的扩散的扩散抑制层而发挥功能。因此，像后述的实验例那样，通过将陶瓷绝缘体层CL设为上述构造，从而即使将陶瓷绝缘体层CL薄层化至5.0μm，也能够得到层叠方向上的布线导体间(在该实施方式中，是内部图案导体4与外部图案导体5之间)的绝缘电阻高的陶瓷多层基板100。

[0056] 《陶瓷多层基板的制造方法》

[0057] 使用图2以及图3对本发明的第一实施方式涉及的陶瓷多层基板100的制造方法的一个例子进行说明。图2以及图3是示意性地示出在陶瓷多层基板100的制造方法的一个例子中依次进行的第一至第六工序的图。另外，图2以及图3图示了陶瓷多层基板100的相当于右半部分(过孔导体7B附近)的地方，对于相当于左半部分(过孔导体7A附近)的地方，省略了图示。

[0058] ＜第一工序＞

[0059] 图2(A)是示意性地示出陶瓷多层基板100的制造方法的第一工序(生片制作工序)的图。以后，有时将生片状态或者未烧结状态表现为“生的”。通过第一工序，制作生的第一层L1夹在生的第二层L2与生的第三层L3之间的第一复合生片(片材1)、和图上在生的第二层L2的上表面配置了生的第一层L1的第二复合生片(片材2)。

[0060] 片材1能够通过如下方法来制作，即，分别制作用于形成生的第一层L1、生的第二层L2以及生的第三层L3的浆料，按照最初为生的第二层L2、接着是生的第一层L1、最后是生的第三层L3的顺序涂敷到基材膜。

[0061] 作为用于形成生的第一层L1的浆料，例如制作通过公知的方法将调配了BaCO3、SiO2、Al2O3、ZrO2以及MnCO3等原料粉末的调配粉末浆料化的浆料，使得烧成后形成包含Ba、Si以及Al而构成的钡长石型化合物。作为用于形成生的第二层L2以及生的第三层L3的浆料，制作将以给定的重量比混合了Al2O3以及硼硅酸玻璃的原料粉末的调配粉末同样地浆料化的浆料。另外，用于形成生的第二层L2以及生的第三层L3的浆料的种类也可以不同。

[0062] 片材2能够通过如下方法来制作，即，分别制作用于形成生的第一层L1以及生的第二层L2的浆料，按照最初是生的第二层L2、接着是生的第一层L1的顺序涂敷到基材膜。

[0063] ＜第二工序＞

[0064] 图2(B)是示意性地示出陶瓷多层基板100的制造方法的第二工序(布线导体形成工序)的图。对在第一工序中制作的片材1形成了构成过孔导体7A的生的过孔导体L7(未图示)的片材是A类型的布线导体形成片材(类型A)。此外，对同样的片材2形成了构成过孔导体7A的生的过孔导体L7(未图示)和构成过孔导体7B的生的过孔导体L7的片材是B类型的布线导体形成片材(类型B)。

[0065] 进而，对片材2形成了构成过孔导体7A的生的过孔导体L7(未图示)、构成过孔导体7B的生的过孔导体L7、以及与其连接的生的内部图案导体L4的片材是C类型的布线导体形成片材(类型C)。各个生的布线导体例如能够通过涂敷作为导体成分而包含Cu的导体膏来形成。

[0066] 另外，在图2(B)中，虽然在图上将生的内部图案导体L4形成在片材2的上表面而作为C类型的布线导体形成片材，但是从下述的说明生片层叠工序的图2(C)可知，生的内部图案导体L4只要形成在片材1与片材2之间即可。即，也可以将生的内部图案导体L4形成在片材1的下表面而制作另一种类型的布线导体形成片材。

[0067] ＜第三工序＞

[0068] 图2(C)是示意性地示出陶瓷多层基板100的制造方法的第三工序(生片层叠工序)的图。将在第二工序中制作的类型A、类型B以及类型C的各个布线导体形成片材按照图2(C)所示的顺序进行层叠。

[0069] ＜第四工序＞

[0070] 图3(A)是示意性地示出陶瓷多层基板100的制造方法的第四工序(压接工序)的图。将在第三工序中层叠的各个布线导体形成片材以给定的条件进行热压接，制作压接体100P。由此，对形成在各个布线导体形成片材的生的过孔导体L7进行连接。另外，压接体
100P优选成为生的陶瓷多层基板的集合体，并在下述的第五工序(外部图案导体以及压接工序)结束之后，切断为单片。

[0071] ＜第五工序＞

[0072] 图3(B)是示意性地示出陶瓷多层基板100的制造方法的第五工序(未烧结外部导体形成工序)的图。在图上，分别在第四工序中制作的压接体100P的上表面以及下表面形成生的外部图案导体L5以及生的外部电极L6(未图示)，使得与压接体100P的构成过孔导体7A的生的过孔导体L7(未图示)连接。此外，在图上，在压接体100P的下表面形成生的外部电极L6，使得与构成过孔导体7B的生的过孔导体L7连接。

[0073] 上述的工序是为了将压接体100P和外部导体同时烧成而进行的工序。另外，也可以不同时烧成压接体100P和外部导体，而在烧成了压接体100P之后形成外部导体。

[0074] ＜第六工序＞

[0075] 图3(C)是示意性地示出陶瓷多层基板100的制造方法的第六工序(烧成工序)的图。将在第五工序中制作的形成了生的外部导体的压接体100P以给定的条件进行烧成，作为本发明涉及的陶瓷多层基板100。另外，也可以在烧成工序后，在外部图案导体5以及外部电极6A(未图示)、6B各自的表面形成Ni镀膜以及Au镀膜。

[0076] 通过实施以上说明的各个工序，从而能够高效地制作本发明涉及的陶瓷多层基板100。

[0077] -陶瓷多层基板的第二实施方式-

[0078] 使用图4至图6对本发明涉及的陶瓷多层基板的作为第二实施方式的陶瓷多层基板100A进行说明。

[0079] 《陶瓷多层基板的构造》

[0080] 图4是陶瓷多层基板100A的剖视图。在陶瓷多层基板100A中，陶瓷绝缘体层CL的位置以及过孔导体7B的位置与陶瓷多层基板100不同。除此以外与陶瓷多层基板100是共同的，因此省略共同的地方的说明。

[0081] 在陶瓷多层基板100A中，陶瓷绝缘体层CL夹在内部图案导体4与作为外部导体的外部电极6B之间。与此相伴地，过孔导体7B对内部图案导体4和外部图案导体5进行连接。另外，在该实施方式中，陶瓷多层基板100的陶瓷绝缘体层CL以外的陶瓷材料层成为第一层1以及第三层3。

[0082] 与陶瓷多层基板100同样地，陶瓷多层基板100A也将陶瓷绝缘体层CL设为上述构造，并将陶瓷绝缘体层CL的厚度、以及第二层2的厚度与第三层3的厚度的合计相对于第一层1的厚度的比的关系设为在本发明中规定的关系，由此，即使将陶瓷绝缘体层CL薄层化至5.0μm，也能够提高层叠方向上的布线导体间(在该实施方式中，内部图案导体4与外部电极
6B之间)的绝缘电阻。

[0083] 《陶瓷多层基板的制造方法》

[0084] 使用图5以及图6对本发明的第二实施方式涉及的陶瓷多层基板100A的制造方法的一个例子进行说明。图5以及图6是示意性地示出在陶瓷多层基板100A的制造方法的一个例子中依次进行的第一至第六工序的图。另外，图5以及图6与图2以及图3同样地，对于陶瓷多层基板100A的相当于左半部分(过孔导体7A附近)的地方省略了图示。

[0085] 在以下说明的陶瓷多层基板100A的制造方法中，第一工序(生片制作工序)、第二工序(布线导体形成工序)、第三工序(生片层叠工序)以及第五工序(未烧结外部导体形成工序)与前述的陶瓷多层基板100的制造方法不同。除此以外与陶瓷多层基板100的制造方法是共同的，因此对于共同的地方的说明进行省略或简化。

[0086] ＜第一工序＞

[0087] 图5(A)是示意性地示出陶瓷多层基板100A的制造方法的第一工序(生片制作工序)的图。通过第一工序，制作在第一实施方式中说明的片材1、和在图上在生的第一层L1的上表面配置了生的第三层L3的第三复合生片(片材3)。

[0088] 片材3能够通过以下方法来制作，即，分别制作用于形成生的第一层L1以及生的第三层L3的浆料，按照最初是生的第一层L1、接着是生的第三层L3的顺序涂敷到基材膜。另外，用于形成生的第一层L1以及生的第三层L3的浆料，与在第一实施方式中说明的浆料相同。

[0089] ＜第二工序＞

[0090] 图5(B)是示意性地示出陶瓷多层基板100A的制造方法的第二工序(布线导体形成工序)的图。对在第一工序中制作的片材1形成了构成过孔导体7A的生的过孔导体L7(未图示)和生的内部图案导体L4的片材是D类型的布线导体形成片材(类型D)。

[0091] 此外，对片材3形成了构成过孔导体7A的生的过孔导体L7(未图示)和构成过孔导体7B的生的过孔导体L7的片材是E类型的布线导体形成片材(类型E)。与在第一实施方式中说明的同样地，各个生的布线导体例如能够通过涂敷作为导体成分而包含Cu的导体膏来形成。

[0092] 另外，在图5(B)中，在图上，在片材1的上表面形成生的内部图案导体L4而作为了D类型的布线导体形成片材，但是从下述的说明生片层叠工序的图5(C)可知，生的内部图案导体L4只要形成在片材3与片材1之间即可。即，也可以将生的内部图案导体L4形成在片材3的下表面而制作另一种类型的布线导体形成片材。

[0093] ＜第三工序＞

[0094] 图5(C)是示意性地示出陶瓷多层基板100A的制造方法的第三工序(生片层叠工序)的图。将在第二工序中制作的类型D以及类型E的各个布线导体形成片材按照图5(C)所示的顺序进行层叠。

[0095] ＜第四工序＞

[0096] 第四工序(压接工序，参照图6(A))与第一实施方式中的第四工序相同。由此，制作压接体100AP，此时，形成在各个布线导体形成片材的生的过孔导体L7被连接，此外，生的内部图案导体L4与生的过孔导体L7被连接。

[0097] ＜第五工序＞

[0098] 图6(B)是示意性地示出陶瓷多层基板100A的制造方法的第五工序(未烧结外部导体形成工序)的图。在图上，分别在第四工序中制作的压接体100AP的上表面以及下表面形成生的外部图案导体L5以及生的外部电极L6(未图示)，使得与压接体100AP的构成过孔导体7A的生的过孔导体L7(未图示)连接。此外，在与生的内部图案导体L4夹着片材1对置的位置，在图上在压接体100AP的下表面形成生的外部电极L6。

[0099] 上述的工序是为了将压接体100AP和外部导体同时烧成而进行的工序。另外，与第一实施方式同样地，也可以不同时烧成压接体100AP和外部导体，而在烧成了压接体100AP之后形成外部导体。

[0100] ＜第六工序＞

[0101] 第六工序(压接工序，参照图6(C))与第一实施方式中的第六工序相同。

[0102] 通过实施以上说明的各个工序，从而能够高效地制作本发明涉及的陶瓷多层基板100A。

[0103] -陶瓷多层基板的第三实施方式-

[0104] 使用图7至图9对本发明涉及的陶瓷多层基板的作为第三实施方式的陶瓷多层基板100A进行说明。

[0105] 《陶瓷多层基板的构造》

[0106] 图7是陶瓷多层基板100B的剖视图。在陶瓷多层基板100B中，陶瓷绝缘体层CL的位置以及过孔导体7B、7C的位置与陶瓷多层基板100不同。除此以外与陶瓷多层基板100是共同的，因此省略共同的地方的说明。

[0107] 在陶瓷多层基板100B中，陶瓷绝缘体层CL夹在两个内部图案导体4A、4B之间。与此相伴地，过孔导体7B将内部图案导体4A和外部图案导体5进行连接，过孔导体7C将内部图案导体4B和外部电极6B进行连接。另外，在该实施方式中，陶瓷多层基板100的陶瓷绝缘体层CL以外的陶瓷材料层成为第一层1、第二层2以及第三层3。

[0108] 与陶瓷多层基板100、100A同样地，陶瓷多层基板100B也将陶瓷绝缘体层CL设为上述构造，并将陶瓷绝缘体层CL的厚度、以及第二层2的厚度与第三层3的厚度的合计相对于第一层1的厚度的比的关系设为在本发明中规定的关系，由此，即使将陶瓷绝缘体层CL薄层化至5.0μm，也能够提高层叠方向上的布线导体间(在该实施方式中，是两个内部图案导体4A、4B之间)的绝缘电阻。

[0109] 《陶瓷多层基板的制造方法》

[0110] 使用图8以及图9对本发明的第三实施方式涉及的陶瓷多层基板100B的制造方法的一个例子进行说明。图8以及图9是示意性地示出在陶瓷多层基板100B的制造方法的一个例子中依次进行的第一至第六工序的图。另外，图8以及图9与图2以及图3同样地，对陶瓷多层基板100B的相当于左半部分(过孔导体7A附近)的地方省略了图示。

[0111] 与陶瓷多层基板100A的制造方法同样地，在以下说明的陶瓷多层基板100B的制造方法中，第一工序(生片制作工序)、第二工序(布线导体形成工序)、第三工序(生片层叠工序)以及第五工序(未烧结外部导体形成工序)与前述的陶瓷多层基板100的制造方法不同。除此以外与陶瓷多层基板100的制造方法是共同的，因此对于共同的地方的说明进行省略或简化。

[0112] ＜第一工序＞

[0113] 图8(A)是示意性地示出陶瓷多层基板100B的制造方法的第一工序(生片制作工序)的图。通过第一工序，制作分别在第一以及第二实施方式中说明的片材1、片材2以及片材3的复合生片。片材1、片材2以及片材3的制作方法与在第一实施方式以及第二实施方式中说明的相同。

[0114] ＜第二工序＞

[0115] 图8(B)是示意性地示出陶瓷多层基板100B的制造方法的第二工序(布线导体形成工序)的图。通过第二工序，制作分别在第一以及第二实施方式中说明的类型B、类型C、类型D以及类型E的布线导体形成片材。类型B、类型C、类型D以及类型E的布线导体形成片材的制作方法与在第一实施方式以及第二实施方式中说明的相同。另外，像在第一实施方式以及第二实施方式中说明的那样，形成生的内部图案导体L4的复合生片不限于在图8(B)图示的复合生片。

[0116] ＜第三工序＞

[0117] 图8(C)是示意性地示出陶瓷多层基板100B的制造方法的第三工序(生片层叠工序)的图。将在第二工序中制作的类型B、类型C、类型D以及类型E的各个布线导体形成片材按照图8(C)所示的顺序进行层叠。

[0118] ＜第四工序＞

[0119] 第四工序(压接工序，参照图9(A))与第一实施方式中的第四工序相同。由此，制作压接体100BP，此时，形成在各个布线导体形成片材的生的过孔导体L7被连接，此外，生的内部图案导体L4与生的过孔导体L7被连接。

[0120] ＜第五工序＞

[0121] 图9(B)是示意性地示出陶瓷多层基板100B的制造方法的第五工序(未烧结外部导体形成工序)的图。在图上，在第四工序中制作的压接体100BP的上表面形成生的外部图案导体L5，使得与压接体100BP的构成过孔导体7A的生的过孔导体L7(未图示)以及构成过孔导体7B的生的过孔导体L7连接。

[0122] 此外，在图上，在压接体100P的下表面形成生的外部电极L6(未图示)，使得与构成过孔导体7A的生的过孔导体L7(未图示)连接。进而，在图上，在压接体100P的下表面形成生的外部电极L6，使得与构成过孔导体7C的生的过孔导体L7连接。

[0123] 上述的工序是为了将压接体100BP和外部导体同时烧成而进行的工序。另外，与第一以及第二实施方式同样地，也可以不同时烧成压接体100BP和外部导体，而在烧成了压接体100BP之后形成外部导体。

[0124] ＜第六工序＞

[0125] 第六工序(压接工序，参照图9(C))与第一实施方式中的第六工序相同。

[0126] 通过实施以上说明的各个工序，从而能够高效地制作本发明涉及的陶瓷多层基板100B。

[0127] -陶瓷多层基板的第四实施方式-

[0128] 使用图10至图12对本发明涉及的陶瓷多层基板的作为第四实施方式的陶瓷多层基板100C进行说明。

[0129] 《陶瓷多层基板的构造》

[0130] 图10是陶瓷多层基板100C的剖视图。在陶瓷多层基板100C中，陶瓷绝缘体层CL的位置以及过孔导体7B、7C的位置与陶瓷多层基板100不同。除此以外与陶瓷多层基板100是共同的，因此省略共同的地方的说明。

[0131] 在陶瓷多层基板100C中，三个陶瓷绝缘体层CL分别夹在内部图案导体4A与作为外部导体的外部图案导体5之间、两个内部图案导体4B、4C之间、以及内部图案导体4D与作为外部导体的外部电极6B之间。与此相伴地，过孔导体7B连接了内部图案导体4A和内部图案导体4B，过孔导体7C连接了内部图案导体4C和内部图案导体4D。另外，在该实施方式中，陶瓷多层基板100的陶瓷绝缘体层CL以外的陶瓷材料层成为第一层1、第二层2以及第三层3。

[0132] 与陶瓷多层基板100、100A、100B同样地，陶瓷多层基板100C也将陶瓷绝缘体层CL设为上述构造，并将陶瓷绝缘体层CL的厚度、以及第二层2的厚度与第三层3的厚度的合计相对于第一层1的厚度的比的关系设为在本发明中规定的关系，由此，即使将陶瓷绝缘体层CL薄层化至5.0μm，也能够提高层叠方向上的布线导体间(在该实施例中，是内部图案导体4与外部图案导体5之间、两个内部图案导体4A、4B之间、以及内部图案导体4与外部电极6B之间)的绝缘电阻。

[0133] 《陶瓷多层基板的制造方法》

[0134] 使用图11以及图12对本发明的第四实施方式涉及的陶瓷多层基板100C的制造方法的一个例子进行说明。图11以及图12是示意性地示出在陶瓷多层基板100C的制造方法的一个例子中依次进行的第一至第六工序的图。另外，图11以及图12与图2以及图3同样地，对陶瓷多层基板100C的相当于左半部分(过孔导体7A附近)的地方省略了图示。

[0135] 与陶瓷多层基板100A、100B的制造方法同样地，在以下说明的陶瓷多层基板100C的制造方法中，第一工序(生片制作工序)、第二工序(布线导体形成工序)、第三工序(生片层叠工序)以及第五工序(未烧结外部导体形成工序)与前述的陶瓷多层基板100的制造方法不同。除此以外与陶瓷多层基板100的制造方法是共同的，因此对共同的地方的说明进行省略或简化。

[0136] ＜第一工序＞

[0137] 图11(A)是示意性地示出陶瓷多层基板100B的制造方法的第一工序(生片制作工序)的图。通过第一工序，制作在第一实施方式中说明的片材1以及片材2的复合生片、在具有至今为止说明的生的第二层L2的厚度的一半厚度的生的第二层L2h的上表面(图上)配置了生的第一层L1的第四复合生片(片材4)、以及在生的第一层L1的上表面(图上)配置了具有至今为止说明的生的第三层L3的厚度的一半厚度的生的第三层L3h的第五复合生片(片材5)。

[0138] 片材4能够通过以下方法来制作，即，分别制作用于形成生的第一层L1以及生的第二层L2h的浆料，按照最初是至今为止说明的第二层的一半厚度的生的第二层L2h、接着是生的第一层L1的顺序涂敷到基材膜。另外，用于形成生的第二层L2h的浆料，使用与在第一实施方式中说明的用于形成第二层L2的浆料相同的浆料。

[0139] 片材5能够通过如下方法来制作，即，分别制作用于形成生的第一层L1以及生的第三层L3h的浆料，按照最初是生的第一层L1、接着是至今为止说明的第三层的一半厚度的生的第二层L3h的顺序涂敷到基材膜。另外，用于形成生的第三层L3h的浆料，使用与在第二实施方式中说明的用于形成第三层L3的浆料相同的浆料。

[0140] 另外，在该实施方式中，为了使陶瓷多层基板100C中的约束层(参照第一实施方式的说明)的厚度一致，制作具备生的第二层L2h的片材4以及具备生的第三层L3h的片材5，使得在后述的压接工序进行了热压接时，将生的第二层L2h和生的第三层L3h进行了压接后的厚度成为与至今为止说明的生的第二层L2或者生的第三层L3相同的厚度。在该情况下，特别是，在层叠薄的陶瓷材料层而成的陶瓷多层基板中，具有能够使内部形变极小这样的优点。

[0141] 另一方面，例如也存在如下情况，即，即使陶瓷材料层厚且约束层的厚度有偏差，也没有问题。在该情况下，可以不制作片材4以及片材5的复合生片，而是使用片材2来代替片材4，此外，使用片材3来代替片材5。

[0142] ＜第二工序＞

[0143] 图11(B)是示意性地示出陶瓷多层基板100C的制造方法的第二工序(布线导体形成工序)的图。通过第二工序，制作分别在第一以及第二实施方式中说明的类型A、类型C以及类型D的布线导体形成片材。

[0144] 除此以外，在第二工序中，制作对片材4形成了构成过孔导体7A的生的过孔导体L7(未图示)和构成过孔导体7B的生的过孔导体L7的F类型的布线导体形成片材(类型F)。此外，制作对同样的片材4形成了构成过孔导体7A的生的过孔导体L7(未图示)、构成过孔导体7B的生的过孔导体L7、以及与其连接的生的内部图案导体L4的G类型的布线导体形成片材(类型G)。

[0145] 进而，制作对片材5形成了构成过孔导体7A的生的过孔导体L7(未图示)和构成过孔导体7B的生的过孔导体L7的H类型的布线导体形成片材(类型H)。

[0146] 另外，如前所述，在不制作片材4以及片材5的复合生片，而使用片材2来代替片材4且使用片材3来代替片材5的情况下，作为布线导体形成片材，制作类型B以及类型E。此外，像在第一至第三实施方式中说明的那样，形成生的内部图案导体L4的复合生片不限于在图11(B)图示的复合生片。

[0147] 图11(C)是示意性地示出陶瓷多层基板100C的制造方法的第三工序(生片层叠工序)的图。将在第二工序中制作的类型A、类型C、类型D、类型F、类型G以及类型H的各个布线导体形成片材按照图11(C)所示的顺序进行层叠。

[0148] ＜第四工序＞

[0149] 第四工序(压接工序，参照图12(A))与第一实施方式中的第四工序相同。由此，制作压接体100CP，此时，形成在各个布线导体形成片材的生的过孔导体L7被连接，此外，生的内部图案导体L4与生的过孔导体L7被连接。

[0150] ＜第五工序＞

[0151] 图12(B)是示意性地示出陶瓷多层基板100C的制造方法的第五工序(未烧结外部导体形成工序)的图。在图上，分别在第四工序中制作的压接体100CP的上表面以及下表面形成生的外部图案导体L5以及生的外部电极L6(未图示)，使得与压接体100CP的构成过孔导体7A的生的过孔导体L7(未图示)连接。

[0152] 此外，在与生的内部图案导体L4夹着在图上配置在最上方的片材1对置的位置，在压接体100CP的上表面(图上)形成生的外部电极L6。进而，在与生的内部图案导体L4夹着在图上配置在最下方的片材1对置的位置，在压接体100CP的下表面(图上)形成生的外部电极L6。

[0153] 上述的工序是为了将压接体100CP和外部导体同时烧成而进行的工序。另外，也可以与第一实施方式同样地，不同时烧成压接体100CP和外部导体，而在烧成了压接体100CP之后形成外部导体。

[0154] ＜第六工序＞

[0155] 第六工序(压接工序，参照图12(C))与第一实施方式中的第六工序相同。

[0156] 通过实施以上说明的各个工序，从而能够高效地制作本发明涉及的陶瓷多层基板100C。

[0157] -实验例-

[0158] 接着，基于实验例对本发明进行更具体的说明。这些实验例也用于提供规定本发明涉及的陶瓷多层基板的陶瓷绝缘体层的厚度、以及第二层的厚度与第三层的厚度的合计相对于第一层的厚度的比的关系的根据。在实验例中，作为试样，制作了如图1所示的陶瓷多层基板。

[0159] ＜实验例1＞

[0160] 通过公知的方法将调配原料粉末而使得BaCO3、SiO2、Al2O3、ZrO2以及MnCO3等原料粉末成为给定的组成比的调配粉末浆料化，作为用于形成第一层的浆料，使得烧成后形成包含Ba、Si以及Al而构成的钡长石型化合物。此外，将以给定的重量比混合了Al2O3以及硼硅酸玻璃的原料粉末的调配粉末同样地浆料化，作为用于形成第二层以及第三层的浆料。

[0161] 在调整厚度而使得烧成后的厚度成为所希望的厚度、且注意干燥而使得生的第一层、生的第二层以及生的第三层不会相互溶合的同时，通过陶瓷刮刀法在基材膜上涂敷多层上述制作的浆料，从而制作了各个生片，使得可得到前述的片材1以及片材2(参照图2(A))的复合生片的构造。此时，使烧成后的陶瓷绝缘体层的厚度d1+d2+d3恒定，将具有第一层、第二层以及第三层的陶瓷绝缘体层作为实施例1，将仅具有第一层的陶瓷绝缘体层作为比较例1，以及将没有第三层的陶瓷绝缘体层作为比较例2。

[0162] 在表1示出烧成后的第一层的厚度d1、第二层的厚度d2、第三层的厚度d3、以及陶瓷绝缘体层的厚度d1+d2+d3的目标厚度。在制作生片时，预先求出单体中的烧结收缩率，并进行片材成型，使得成为基于预先求出的单体中的烧结收缩率计算出的生片厚度。另外，如后所述，确认了在烧成后的陶瓷多层基板中，第一层的厚度d1、第二层的厚度d2、第三层的厚度d3、以及陶瓷绝缘体层的厚度d1+d2+d3与目标一致。

[0163] [表1]

[0164]

[0165] *：表示本发明的范围外。

[0166] 在上述制作的片材1以及片材2的复合生片通过激光加工等形成了通孔。通过丝网印刷在该通孔填充将Cu作为导体成分的导体膏，形成了生的过孔导体。此外，在片材1以及片材2的复合生片的一个主面，通过丝网印刷填充将Cu作为导体成分的导体膏，使得成为给定的形状，形成了生的内部图案导体。通过以上，制作了类型A、类型B以及类型C的布线导体形成片材(参照图2(A))。

[0167] 另外，关于生的内部图案导体以及生的过孔导体的形成，可以分别单独地进行，也可以同时进行。此外，关于生的内部图案导体以及生的过孔导体的形成，也可以通过丝网印刷以外的公知方法来进行。

[0168] 将上述制作的类型A、类型B以及类型C的布线导体形成片材按照图2(C)所示的顺序进行层叠，并以给定的条件进行热压接而制作了压接体。另外，压接体制作为，成为生的陶瓷多层基板的集合体。

[0169] 分别在上述得到的压接体的上表面以及下表面形成生的外部图案导体以及生的外部电极，使得与压接体的构成过孔导体的生的过孔导体连接。此外，在压接体的下表面形成生的外部电极，使得与构成过孔导体的生的过孔导体连接。

[0170] 将上述得到的形成了生的外部导体的压接体以给定的条件进行烧成，在烧成后的外部电极图案以及外部电极的表面分别形成Ni镀膜以及Au镀膜，从而制作了实施例1、比较例1以及比较例2的陶瓷多层基板。

[0171] 对于上述得到的3种陶瓷多层基板，测定了第一层、第二层以及第三层的厚度。关于厚度的测定方法，使用图13进行说明。

[0172] 图13是示意性地示出测定陶瓷多层基板100中的第一层1的厚度d1的方法的图。另外，虽然在图13中测定了第一层1的厚度d1，但是第二层2的厚度d2以及第三层3的d3也通过同样的方法来测定。

[0173] 首先，从烧结后的陶瓷多层基板的端面向内部研磨了给定的距离，使得在第三层3上没有被覆外部图案导体的区域的剖面露出。通过研磨，使与该剖面正交且露出了第一层1至第三层3的剖面(观察面)露出。然后，对观察面进行SEM观察，对任意地方拍摄了几处照片。

[0174] 对于拍摄的观察照片，从剖面研磨后的陶瓷多层基板的端面向陶瓷多层基板的内部方向引直线VSL，使得与通过最初的研磨而得到的剖面正交。接着，从直线VSL以10μm间隔引与直线VSL正交的20条直线VL1至VL20，并分别求出了从直线VSL到与图案主要部分MP的上表面的交点的距离X1至X20、和从直线VSL到与图案主要部分MP的下表面的交点的距离Y1至Y20。然后，将距离X1至X20中的最大值Xmax与距离Y1至Y20中的最小值Ymin之差作为第一层1的厚度d1。

[0175] 接着，对得到的3种陶瓷多层基板测定了布线导体间(在该实验例中是内部图案导体与外部图案导体之间)的绝缘电阻。在测定绝缘电阻之前，通过三次最高温度被设定为260℃的回流炉，进而在槽内温度为121℃、槽内湿度为85％RH的压力锅内放置192小时，加速了绝缘电阻的下降。关于绝缘电阻的测定方法，使用图14进行说明。

[0176] 图14是示意性地示出测定陶瓷多层基板100中的内部图案导体4与外部图案导体5之间的绝缘电阻的方法的图。使用图14所示的直流四端子法测定了连接电阻值。即，使连接于电阻测定机MM的直流电流端子MI1、MI2的探针和连接于直流电压端子MV1、MV2的探针与陶瓷多层基板的外部电极6A和外部电极6B抵接，使得形成直流四端子法的测定电路，测定了内部图案导体4与外部图案导体5之间的绝缘电阻。

[0177] 然后，将绝缘电阻值为109Ω以上的视为良品，在以下的表2中用○表示。此外，将9
绝缘电阻值不足10Ω的视为故障品，在表2中用×表示。

[0178] [表2]

[0179]

[0180] *：表示本发明的范围外。

[0181] 表层电极电阻值○：109Ω以上、×：不足109Ω

[0182] 观察表2所示的测定结果，作为陶瓷绝缘体层，在具有第一层、第二层以及第三层的实施例1中得到了高的绝缘电阻。另一方面，可知，在仅具有第一层的比较例1、以及没有第三层的比较例2中，绝缘电阻下降。

[0183] ＜实验例2＞

[0184] 按照实验例1所示的制造方法，制作了如下述的表3所示地各种变更了第一层、第二层以及第三层的厚度的陶瓷多层基板。对于它们，与实验例1同样地，测定了第一层、第二层以及第三层的厚度，此外，测定了内部图案导体与外部图案导体之间的绝缘电阻。进而，观察了在内部图案导体与外部图案导体之间有没有产生连接两者的裂缝(以后，称为纵裂缝)。

[0185] [表3]

[0186]

[0187] 观察表3所示的测定结果，在陶瓷绝缘体层的厚度为5.0μm以上且55.7μm以下、第二层2的厚度与第三层3的厚度的合计相对于第一层1的厚度的比为0.25以上且1.11以下的情况下，得到了高的绝缘电阻。另一方面，可知，在陶瓷绝缘体层CL的厚度、以及第二层2的厚度与第三层3的厚度的合计相对于第一层1的厚度的比的关系脱离上述的范围的情况下，绝缘电阻下降。

[0188] 可认为，这是因为，在陶瓷绝缘体层的厚度不足5.0μm的情况下，因为第一层至第三层各自的厚度薄，所以在还作为扩散抑制层的第二层以及第三层中导体成分的扩散未被充分地抑制，导体成分扩散至作为基体用陶瓷层的第一层，由此，实质上的导体间距离进一步变短。

[0189] 此外，在第二层2的厚度与第三层3的厚度的合计相对于第一层1的厚度的比不足0.25的情况下，作为约束层的第二层以及第三层对第一层的烧结收缩的抑制不充分，产生前述的纵裂缝。进而，可认为，由于镀覆液、环境中的水分进入到纵裂缝部分，从而内部图案导体与外部图案导体之间的绝缘电阻下降。

[0190] 进而，可认为，在上述比超过1.11的情况下，第二层以及第三层的烧结不足变得显著，镀覆液、环境中的水分进入到残留的孔隙(细孔)，由此，内部图案导体与外部图案导体之间的绝缘电阻下降。

[0191] 另外，本发明不限定于上述的实施方式，在本发明的范围内，能够施加各种应用、变形。此外，需要指出的是，在本说明书中记载的各实施方式是例示性的，能够在不同的实施方式间进行结构的部分置换或组合。

[0192] 另外，此次公开的上述实施方式在所有方面均是例示，而不是限制性的。本发明的范围由权利要求书示出，包括与权利要求书等同的意思以及范围内的所有的变更。

[0193] 附图标记说明

[0194] 100、100A、100B、100C：陶瓷多层基板，1：第一层，2：第二层，3：第三层，4：内部图案导体，5：外部图案导体，6A、6B：外部电极，7A、7B：过孔导体，CL：陶瓷绝缘体层。