电路结构体及电连接箱

摘要

一种电路结构体(20)，包括：电路基板(22)，具有连接用开口部(23)；多个母排(27)，设置于电路基板(22)的反面侧；电子部件(36)，具有连接端子(38D、38S)，所述连接端子钎焊于穿过连接用开口部(23)而露出的对应的母排(27)；以及焊料限制层(29)，设置在电路基板(22)与多个母排(27)之间，具有将供连接端子(38D、38S)钎焊的母排的钎焊区域(SR1)包围的图案(29A)。

权利要求

1.一种电路结构体，包括：

电路基板，具有连接用开口部；

多个母排，设置于所述电路基板的反面侧；

电子部件，具有连接端子，所述连接端子钎焊于穿过所述连接用开口部而露出的对应的母排所具有的钎焊区域；以及焊料限制层，设置在所述电路基板与所述多个母排之间，具有将供所述连接端子钎焊的所述母排的钎焊区域包围的图案。

2.根据权利要求1所述的电路结构体，其中，所述电路结构体具备粘合片，该粘合片具有绝缘性，配置在所述电路基板与所述多个母排之间，并粘合于所述多个母排的与所述电路基板相对的相对面，所述焊料限制层由所述粘合片构成，

所述粘合片中，作为所述图案而在与所述电路基板的所述连接用开口部对应的位置具有片开口部，该片开口部在俯视图中比所述连接用开口部小且比所述母排的所述钎焊区域大。

3.根据权利要求1所述的电路结构体，其中，所述电路结构体具备胶粘片，该胶粘片具有绝缘性，配置在所述电路基板与所述多个母排之间，并将所述电路基板与所述多个母排粘贴，所述焊料限制层由所述胶粘片构成，

所述胶粘片中，作为所述图案而在与所述电路基板的所述连接用开口部对应的位置具有片开口部，该片开口部在俯视图中比所述连接用开口部小且比所述母排的所述钎焊区域大。

4.根据权利要求1所述的电路结构体，其中，所述焊料限制层由在所述多个母排的与所述电子部件相对的相对面上印刷的焊料抗蚀剂膜构成，所述焊料抗蚀剂膜形成为包围所述钎焊区域的所述图案。

5.一种电连接箱，包括：

权利要求1至4中的任一项所述的电路结构体；以及壳体，容纳所述电路结构体。

说明书

电路结构体及电连接箱

技术领域

[0001] 在本说明书中，涉及一种电路结构体及具备该电路结构体的电连接箱，详细地说，涉及对在电路结构体所具备的电路基板中包含的电子部件与母排进行钎焊的技术。

背景技术

[0002] 以往，作为对上述电子部件与母排进行钎焊的技术，公知例如专利文献1所记载的技术。在专利文献1中公开了如下技术：为了在将半导体开关元件等电子部件钎焊于母排时限制焊料扩展而使电子部件高精度地位于正确的安装面，设置由沿着设置在电子部件的反面的连接端子的外缘的外侧的母排的狭缝或者小孔构成的冲裁部。此时，通过该冲裁部来阻断在母排的端子安装面上涂敷的膏状的焊料的扩展。由此，使焊料产生由表面张力引起的鼓起，使该鼓起压接于端子外表面而在不会偏离正确的安装位置的情况下将电子部件安装于母排。

[0003] 现有技术文献

[0004] 专利文献

[0005] 专利文献1：日本特开2004-147416号公报

发明内容

[0006] 发明要解决的课题

[0007] 然而，在上述以往的技术中，虽然能够将电子部件在不会偏离正确的安装位置的情况下安装于母排，但在母排上需要用于设置由狭缝或者小孔构成的冲裁部的空间。因此，对于电路结构体的进一步小型化而言，是不适合的。另外，由于利用了焊料的表面张力，因此不容易高精度地限制焊料扩展。

[0008] 本说明书所公开的技术是基于上述的情形而完成的，本说明书提供一种电路结构体，其能够在将电子部件钎焊于母排时实现电路结构体的进一步小型化且能够高精度地限制焊料扩展。

[0009] 用于解决课题的技术方案

[0010] 本说明书所公开的电路结构体包括：电路基板，具有连接用开口部；多个母排，设置于所述电路基板的反面侧；电子部件，具有连接端子，所述连接端子钎焊于穿过所述连接用开口部而露出的对应的母排；以及焊料限制层，设置在所述电路基板与所述多个母排之间，具有将供所述连接端子钎焊的所述母排的钎焊区域包围的图案。

[0011] 根据本结构，在将电子部件的连接端子钎焊于母排的钎焊区域时，能够利用焊料限制层所具有的包围钎焊区域的图案来抑制焊料从钎焊区域扩展。作为焊料限制层，例如能够利用通常使用的设置在电路基板与多个母排之间且具有用于连接电子部件的开口部的粘合片或者胶粘片等。此时，能够将开口部用作包围钎焊区域的图案。即，能够将形成开口部的粘合片或者胶粘片的端部用作限制焊料扩展的壁。

[0012] 粘合片或者胶粘片等例如能够与电路基板的小型化相应地小型化。另外，能够高精度地形成开口部的平面形状。因此，在将电子部件钎焊到母排时，能够实现电路结构体的进一步小型化，并且能够高精度地限制焊料扩展。进而，由于能够高精度地抑制焊料扩展，也能够高精度地进行电子部件的定位。

[0013] 在上述电路结构体中，也可以是，具备粘合片，该粘合片具有绝缘性，配置在所述电路基板与所述多个母排之间，并粘合于所述多个母排的与所述电路基板相对的相对面，所述焊料限制层由所述粘合片构成，所述粘合片中，作为所述图案而在与所述电路基板的所述连接用开口部对应的位置具有片开口部，该片开口部在俯视图中比所述连接用开口部小且比所述母排的所述钎焊区域大。

[0014] 根据本结构，焊料限制层由粘合片构成，粘合片中，作为图案而在与连接用开口部对应的位置具有片开口部，该开口部在俯视图中比连接用开口部小且比供连接端子钎焊的母排的钎焊区域大。因此，能够将片开口部用作包围钎焊区域的图案。即，能够将形成片开口部的粘合片的端部用作限制焊料扩展的壁。

[0015] 另外，在上述电路结构体中，也可以是，具备胶粘片，该胶粘片具有绝缘性，配置在所述电路基板与所述多个母排之间，并将所述电路基板与所述多个母排粘贴，所述焊料限制层由所述胶粘片构成，所述胶粘片中，作为所述图案而在与所述电路基板的所述连接用开口部对应的位置具有片开口部，该片开口部在俯视图中比所述连接用开口部小且比所述母排的所述钎焊区域大。

[0016] 根据本结构，焊料限制层由胶粘片构成，胶粘片中，作为图案而在与连接用开口部对应的位置片开口部，该片开口部具有在俯视图中比连接用开口部小且比供连接端子钎焊的母排的钎焊区域大。因此，在这种情况下，也能够将片开口部用作包围钎焊区域的图案。即，能够将形成片开口部的胶粘片的端部用作限制焊料扩展的壁。

[0017] 另外，在上述电路结构体中，也可以是，所述焊料限制层由在所述多个母排的与所述电子部件相对的相对面上印刷的焊料抗蚀剂膜构成，所述焊料抗蚀剂膜形成为包围所述钎焊区域的所述图案。

[0018] 根据本结构，焊料抗蚀剂膜形成为包围母排的钎焊区域的图案。焊料抗蚀剂膜不具有与焊料的亲和性，即，焊料抗蚀剂膜不具有焊料润湿性。因此，焊料抗蚀剂膜能够排斥焊料，由此，焊料抗蚀剂膜能够抑制焊料从钎焊区域扩展。

[0019] 另外，本说明书所公开的电连接箱具备上述任意的电路结构体以及容纳所述电路结构体的壳体。

[0020] 发明效果

[0021] 根据本发明，在将电子部件钎焊于母排时，能够实现电路结构体的进一步小型化，并且能够高精度地限制焊料扩展。

附图说明

[0022] 图1是表示实施方式1的电连接箱的概要剖视图。

[0023] 图2是表示实施方式1的电路结构体的概要俯视图。

[0024] 图3是图2的A-A剖视图。

[0025] 图4是表示第二电路基板被压入母排的状态的概要俯视图。

[0026] 图5是表示粘合片的概要俯视图。

[0027] 图6是表示粘合片粘合于母排的状态的概要俯视图。

[0028] 图7是表示第一电路基板的概要俯视图。

[0029] 图8是表示在粘合片上重叠有第一电路基板的状态的概要俯视图。

[0030] 图9是表示实施方式2的电路结构体的概要局部剖视图。

[0031] 图10是表示在母排上印刷有焊料抗蚀剂膜的状态的俯视图。

[0032] 图11是表示粘合片粘合于母排的状态的概要俯视图。

[0033] 图12是表示在粘合片上重叠有第一电路基板的状态的概要俯视图。

[0034] 图13是表示实施方式2的电路结构体的概要俯视图。

具体实施方式

[0035] ＜实施方式1＞

[0036] 参照图1至图8对实施方式1进行说明。

[0037] 电连接箱10例如配置在车辆的蓄电池等电源与由灯、擦拭器等车载电装件等构成的负载之间的电力供给路径上，例如能够应用于DC-DC转换器、逆变器等。以下，以X方向为右方、Y方向为前方、Z方向为上方的方式而进行说明。

[0038] 1.电连接箱

[0039] 如图1所示，电连接箱10具备电路结构体20以及容纳电路结构体20的壳体11。壳体11具备载置电路结构体20的散热构件12以及覆盖电路结构体20的上方侧的盖体15。

[0040] 散热构件12由铝合金等导热性高的金属材料构成，具有能够载置基板21整体的大小的平坦的上表面，在底面侧具有呈梳刀状排列配置的多个散热片13。在散热构件12的上表面形成有螺纹孔14，该螺纹孔14具有用于供螺钉41螺纹固定的螺纹槽。盖体15是合成树脂制或者金属制，且是下方侧开口的箱形。

[0041] 2.电路结构体

[0042] 如图2、图3所示，电路结构体20具备基板21以及安装于基板21的电子部件36。基板21具备第一电路基板22、重叠在第一电路基板22的反面上的多个母排27以及重叠于第一电路基板22的反面且与多个母排27同层配置的第二电路基板30。

[0043] 第一电路基板22是由绝缘材料构成的绝缘板，在第一电路基板22的上表面通过印刷布线技术形成有由铜箔等构成的导电路(未图示)。另外，在第一电路基板22上贯通形成有供电子部件36插通且与对应的母排27连接的连接用开口部23、贯通孔24以及供螺钉41的轴部穿过的通孔26(参照图2以及图7)。第一电路基板22的反面是指与向连接用开口部23插入电子部件36的一侧的面相反一侧的面，换句话说，是与形成有上述导电路的上表面(正面)相反一侧的面。第一电路基板22是“电路基板”的一个例子。

[0044] 连接用开口部23呈长方形形状，且在第一电路基板22的远离中央部以及周缘部的位置形成有多个(在本实施方式中为四个)(参照图7)。贯通孔24在各连接用开口部23的附近的隔开预定尺寸的位置形成有多个(在本实施方式中为四个)。在各贯通孔24的内壁面以及上下的开口缘部形成有导电性的中继部25。中继部25与第一电路基板22的上表面(正面)的导电路电连接。

[0045] 在本实施方式中，电子部件36是所谓的无引线部件，例如由并联连接的多个N沟道MOSFET(Field effect transistor，场效应晶体管)构成。电子部件36(以下，有时仅记作“MOSFET”)具有主体37以及多个端子38。多个端子38包括漏极端子38D(“连接端子”的一个例子)、栅极端子38G以及多个源极端子38S(“连接端子”的一个例子)。

[0046] 主体37呈立方体形状，且通过合成树脂制的外装体37A模制。从外装体37A的底面侧露出的端子38S、38G沿外装体37A的底面37B配置。另一方面，漏极端子38D是在俯视图中具有与电子部件36几乎相同的大小的板状的端子，在电子部件36的底面37B露出配置(参照图3)。

[0047] 各母排27呈由铜、铜合金等金属构成的板状，且通过将金属板材冲裁成与导电路的形状相应的形状来形成，在同一平面上隔开间隔地配置。如图4所示，在相邻的母排27中的一方的母排27的侧缘形成有将母排27的侧缘切开的形状的切口部28A、28B。如图6所示，在该切口部28A、28B压入第二电路基板30。在多个母排27贯通形成有供螺钉41的轴部穿过的通孔27A。另外，母排27的与第一电路基板22相对的相对面27S包括供漏极端子38D钎焊的钎焊区域SR1以及供多个源极端子38S钎焊的钎焊区域SR2(参照图8)。

[0048] 另外，在第一电路基板22与多个母排27之间设置有粘合片29。粘合片29具有绝缘性，粘合于多个母排27的与第一电路基板22相对的相对面27S。另外，在本实施方式中，粘合片29仅在与多个母排27相对的反面29R具有粘合性。

[0049] 另外，粘合片29在与第一电路基板22的各连接用开口部23对应的位置具有在俯视图中比连接用开口部23小且比母排27的钎焊区域(SR1、SR2)大的片开口部29A。片开口部29A是“包围供连接端子钎焊的母排的钎焊区域的图案”的一个例子。

[0050] 另外，粘合片29具有与片开口部29A相连的基板用开口部29B。利用双点划线(虚拟线)示出片开口部29A与基板用开口部29B的边界的例子(参照图5)。另外，贯通形成有供螺钉41的轴部穿过的通孔29C。

[0051] 位于与片开口部29A的边界的粘合片29、换句话说形成片开口部29A的粘合片29的端部29W在多个母排27的相对面27S上位于包围被钎焊的MOSFET36的端子38D、38G、38S的周边区域，形成相对于焊料S的壁(参照图3)。换句话说，片开口部29A包围母排27的钎焊区域(SR1、SR2)。此外，在本实施方式中，电子部件36的钎焊通过回流钎焊来进行。

[0052] 粘合片29的端部29W尤其是在将电子部件36的漏极端子38D回流钎焊于对应的母排27时限制焊料S的扩展。即，漏极端子38D的端子面积较大，钎焊用的焊料量较多。因此，在回流钎焊时，MOSFET36容易伴随着熔融的焊料S的移动而移动。为了限制这样的回流钎焊时的焊料的移动，在本实施方式中，将粘合片29的开口面积形成得比通常小，使得粘合片29到达至更靠近MOSFET36的漏极端子38D的位置(参照图3)。以上述方式在将MOSFET36钎焊到母排27时限制焊料S的移动的粘合片29是“焊料限制层”的一个例子。

[0053] 第二电路基板30是用于连接MOSFET36的栅极端子38G的较小基板。在第二电路基板30的上表面形成有由铜箔等构成的导电路31。导电路31经由贯通孔24的中继部25与形成于第一电路基板22的正面的导电路(未图示)连接。栅极端子38G与导电路31被钎焊，导电路31与中继部25被钎焊。

[0054] 3.电连接箱的制造方法

[0055] 接下来，参照图4至图8对电连接箱10的制造方法进行概要说明。

[0056] 如图4所示，将第二电路基板30压入母排27的切口部28A、28B而形成带第二电路基板的母排27。接下来，使与带第二电路基板的母排27相邻的母排27紧贴于第二电路基板30而配置。接下来，在母排27的表面(相对面)27S压接并粘合图5所示的粘合片29的反面29R(参照图6)。

[0057] 接下来，在母排27与第二电路基板30的预定的位置涂敷焊料膏S，并使第一电路基板22重叠在粘合片29上(参照图8)。接下来，通过回流炉将MOSFET36钎焊于预定的母排27。由此，MOSFET36的多个端子38D、38G、38S通过焊料S而钎焊于预定的母排27，并且，中继部25通过焊料S而钎焊于第二电路基板30的导电路31。由此，形成图2以及图3所示的电路结构体
20。

[0058] 接下来，在散热构件12的上方隔着绝缘层40而载置电路结构体20。然后，通过使螺钉41的轴部穿过垫圈42、第一电路基板22的通孔26、母排27的通孔27A等并螺纹固定于散热构件12的螺纹孔14，由此将电路结构体20固定于散热构件12。然后，通过从电路结构体20的上方盖上盖体15，形成图1所示的电连接箱10。

[0059] 4.实施方式1的效果

[0060] 根据上述实施方式1，在将MOSFET36的漏极端子38D以及源极端子38S钎焊到母排27的钎焊区域(SR1、SR2)时，能够利用粘合片29(焊料限制层)所具有的包围钎焊区域(SR1、SR2)的片开口部29A(图案)来限制焊料S从钎焊区域(SR1、SR2)扩展。即，作为焊料限制层，能够利用通常使用的、设置在第一电路基板22与多个母排27之间且具有用于连接电子部件
36的片开口部29A的粘合片29。此时，能够将片开口部29A用作包围钎焊区域(SR1、SR2)的图案。即，能够将形成片开口部29A的粘合片29的端部29W用作限制焊料S扩展的壁。

[0061] 粘合片29例如能够与第一电路基板22的小型化相应地小型化。另外，片开口部29A的平面形状能够高精度地形成。因此，在将电子部件36钎焊到母排27时，能够实现电路结构体20的进一步小型化，并且能够高精度地限制焊料扩展。进而，由于能够高精度地限制焊料扩展，因此也能够高精度地进行电子部件36的定位。

[0062] 另外，在实施方式1中，焊料限制层由粘合片29构成，作为图案，粘合片29在与连接用开口部23对应的位置具有片开口部29A，该片开口部29A在俯视图中比连接用开口部23小且比供漏极端子38D以及源极端子38S钎焊的母排的钎焊区域(SR1、SR2)大(参照图8)。因此，能够将片开口部29A用作包围钎焊区域(SR1、SR2)的图案。

[0063] ＜实施方式2＞

[0064] 接下来，参照图9至图13对实施方式2进行说明。此外，仅说明与实施方式1不同的结构，对于与实施方式1相同的结构标注相同的标号并省略说明。此外，图9是实施方式2的电路结构体20A的与图3相当的部位的局部剖视图。

[0065] 与实施方式1相比，焊料限制层的结构不同。即，在实施方式2中，焊料限制层由在多个母排27的与电子部件36相对的相对面27S上印刷的焊料抗蚀剂膜32构成。此时，焊料抗蚀剂膜32形成为包围钎焊区域(SR1、SR2)的图案。焊料抗蚀剂膜32是“包围供连接端子钎焊的母排的钎焊区域的图案”的一个例子。

[0066] 详细地说，如图10所示，焊料抗蚀剂膜32包括第一图案P1以及第二图案P2，该第一图案P1包围供MOSFET36的漏极端子38D钎焊的钎焊区域SR1，该第二图案P2包围供源极端子38S钎焊的钎焊区域SR2。

[0067] 另外，在实施方式2中，粘合片29的片开口部29A具有在俯视图中大于连接用开口部23的形状。(参照图11以及图13)。

[0068] 4.电连接箱的制造方法

[0069] 接下来，参照图10至图13，对实施方式2的电连接箱10的制造方法进行概要说明。

[0070] 如图10所示，在母排27的与MOSFET36相对的相对面27S上印刷形成分别对供MOSFET36的连接端子38钎焊的钎焊区域SR1、SR2进行包围的图案P1、P2的焊料抗蚀剂膜32。

[0071] 接下来，将第二电路基板30压入母排27的各切口部28A、28B而形成带第二电路基板的母排27。接下来，在母排27的正面27S压接并粘合粘合片29的反面29R(参照图11)。

[0072] 接着，在母排27与第二电路基板30的预定的位置涂敷焊料膏S，并使第一电路基板22重叠在粘合片29上(参照图12)。接下来，通过回流炉将MOSFET36钎焊于预定的母排27。由此，MOSFET36的多个端子38D、38G、38S通过焊料S而钎焊于预定的母排27，并且，中继部25通过焊料S而钎焊于第二电路基板30的导电路31。由此，形成图9所示的电路结构体20A。

[0073] 接下来，与实施方式1同样地在散热构件12的上方隔着绝缘层40而载置电路结构体20A。然后，通过使螺钉41的轴部穿过垫圈42、第一电路基板22的通孔26、母排27的通孔27A等并螺纹固定于散热构件12的螺纹孔14，由此将电路结构体20固定于散热构件12。然后，通过从电路结构体20的上方盖上盖体15，形成电连接箱10(参照图1)。

[0074] 5.实施方式2的效果

[0075] 在实施方式2中，焊料抗蚀剂膜32形成为包围母排27的钎焊区域(SR1、SR2)的图案。焊料抗蚀剂膜32不具有与焊料S的亲和性，即，焊料抗蚀剂膜32不具有焊料润湿性。因此，焊料抗蚀剂膜32能够排斥焊料S，由此，焊料抗蚀剂膜32能够抑制焊料S从钎焊区域(SR1、SR2)扩展。

[0076] 另外，焊料抗蚀剂膜32能够根据电子部件36的大小而高精度地形成。因此，在将电子部件36向母排27钎焊时，能够实现电路结构体20的进一步小型化，并且能够高精度地限制焊料扩展。进而，由于能够高精度地限制焊料扩展，因此也能够高精度地进行电子部件36的定位。

[0077] ＜其他实施方式＞

[0078] 本发明并不限定于由上述记载以及附图说明的实施方式，例如以下的实施方式也包含在本发明的技术范围内。

[0079] (1)在上述实施方式1中，粘合片29构成为仅在其反面29R具有粘合性(粘合剂)，但是不限于此，也可以构成为其正面(第一电路基板22侧的面)也具有粘合性。

[0080] 另外，片开口部29A的平面形状也不限于图5所示的平面形状(比区域SR1以及区域SR2大的平面形状)。例如，也可以设为比连接用开口部23小且比仅供漏极端子(或者根据MOSFET的形状等而供源极端子)钎焊的母排27的区域SR1大的平面形状。总之，片开口部29A的形状只要是在俯视图中比连接用开口部23小且比供电子部件的连接端子钎焊的母排的区域大的形状即可。

[0081] (2)在上述实施方式1中，示出了焊料限制层由粘合片29构成的例子，但不限于此。也可以利用胶粘片来构成焊料限制层以替代粘合片29。

[0082] 即，电路结构体具备胶粘片，该胶粘片具有绝缘性，并配置在电路基板与多个母排27之间，将电路基板与多个母排粘贴。而且，也可以构成为，焊料限制层由胶粘片构成，胶粘片中，作为图案而在与电路基板的连接用开口部23对应的位置具有在俯视图中比连接用开口部23小且比母排27的钎焊区域(SR1、SR2)大的片开口部。

[0083] 在这种情况下，也能够将片开口部用作包围钎焊区域(SR1、SR2)的图案。即，能够将形成片开口部的胶粘片的端部用作限制焊料S扩展的壁。

[0084] (3)在上述各实施方式中，示出了设置第二电路基板30且将MOSFET36的栅极端子38G与第二电路基板30连接的结构，但不限于此。例如，作为MOSFET36，也可以使用在反面仅设置漏极端子38D且与母排27连接的结构的N沟道MOSFET。在这种情况下，栅极端子38G以及源极端子38S在第一电路基板22的正面侧与预定的布线连接，因此第二电路基板30、贯通孔
24等被省略。

[0085] (4)在上述实施方式2中，图案印刷而成的焊料抗蚀剂膜32的图案不限于图10所示的图案。例如，也可以省略包围供源极端子38S钎焊的区域R2的第二图案P2(焊料抗蚀剂膜32)。这是由于，源极端子38S的钎焊所需的焊料量小于漏极端子38D的焊料量。

[0086] (5)在上述各实施方式中，作为电子部件36，不限于N沟道MOSFET，能够使用各种电子部件。例如，也可以是P沟道MOSFET、机械继电器、线圈、电容器等。

[0087] 标号说明

[0088] 10：电连接箱；

[0089] 11：壳体；

[0090] 20、20A：电路结构体；

[0091] 22：第一电路基板(电路基板)；

[0092] 23：连接用开口部；

[0093] 27：母排；

[0094] 29：粘合片(焊料限制层)；

[0095] 29A：片开口部(图案)；

[0096] 32：焊料抗蚀剂膜(焊料限制层、图案)；

[0097] 36：N沟道MOSFET(电子部件)；

[0098] 38D：漏极端子(连接端子)；

[0099] 38S：源极端子(连接端子)；

[0100] SR1、SR2：钎焊区域。