一种数据处理电路板

摘要

本发明公开了一种数据处理电路板。本发明的数据处理电路板包括：64路模拟差分信号输入模块、模数转换模块、FPGA模块、通信技术模块以及电源模块；所述64路模拟差分信号输入模块，用于接收接收交叉条形阳极的64路的电极信号；所述模数转换模块，用于将模拟差分信号转换成数字信号；所述FPGA模块，用于对所述对数字信号进行处理；所述通信技术模块，用于将信号发送给主机；所述电源模块，用于供电。本发明提供的数据处理电路板能够同时对64路电极信号进行数字化处理。

权利要求

1.一种数据处理电路板，用于对交叉条形阳极的64路电极信号进行处理，其特征在于，包括：

64路模拟差分信号输入模块、模数转换模块、FPGA模块、通信技术模块以及电源模块；

所述64路模拟差分信号输入模块，用于接收交叉条形阳极的64路的电极信号，所述64路模拟差分信号输入模块包括电路板边缘连接器，所述电路板边缘连接器用来传递电极信号；

所述模数转换模块，用于将电路板边缘连接器发送的模拟差分信号转换成数字信号；

所述FPGA模块，用于对所述数字信号进行处理并发送给所述通信技术模块；其中，所述FPGA模块对所述数字信号进行处理具体步骤为：对各路电极信号进行LVDS解串；

在电极信号进入FIFO时，对各路电极信号进行FIR滤波；

寻找各路电极信号脉冲的峰值；

根据电极信号进入FPGA模块的时间将同一光子产生的电极信号打包在一起；

打包后的电极信号进入FIFO准备输出至所述通信技术模块；

所述通信技术模块，用于接收所述FPGA模块发送的处理后的数字信息并将所述信号发送给主机；

所述电源模块，用于将外部电源的输入电压转换成模数转换模块，FPGA模块以及通信技术模块所需的稳定的电压，并对所述模数转换模块，FPGA模块以及通信技术模块进行供电。

2.根据权利要求1所述的数据处理电路板，其特征在于，所述FPGA模块还用于为所述模数转换模块提供时钟信号。

3.根据权利要求1所述的数据处理电路板，其特征在于，所述通信技术模块包括以太网通信技术模块和USB通信技术模块；

所述以太网通信技术模块利用以太网接口将各路信号发送给主机；

所述USB通信技术模块利用USB接口将各路信号发送给主机。

4.根据权利要求1所述的数据处理电路板，其特征在于，所述模数转换模块包含8片8通道的模数转换芯片。

5.根据权利要求4所述的数据处理电路板，其特征在于，所述模数转换模块用于将电路板边缘连接器发送的模拟差分信号转换成14位的数字信号。

6.根据权利要求1所述的数据处理电路板，其特征在于，所述64路模拟差分信号输入模块包括两个电路板边缘连接器，所述电路板边缘连接器为80引脚的电路板边缘连接器，每个所述电路板边缘连接器的其中64个引脚用来传递电极信号，另外的16个引脚接地。

7.根据权利要求1所述的数据处理电路板，其特征在于，所述FPGA模块包括：FPGA以及与所述FPGA匹配的主动配置电路。

8.根据权利要求7所述的数据处理电路板，其特征在于，所述FPGA上设置有290个I/O引脚。

9.根据权利要求1所述的数据处理电路板，其特征在于，所述电源模块还用于滤除外部电源的部分高频噪声。

说明书

一种数据处理电路板

技术领域

[0001] 本发明涉及单光子探测技术领域，特别涉及一种数据处理电路板。

背景技术

[0002] 单光子计数成像探测器具有高计数率、高空间分辨率的特点，能够对极微弱的光子源进行二维成像，已广泛运用于空间紫外探测、荧光寿命成像等领域。

[0003] 位敏阳极作为探测器的重要组成部分，常见的结构有楔条形(WSA)阳极、交叉延迟线(XDL)阳极、Vernier阳极和交叉条形(XS)阳极。其中，交叉条形阳极采用电荷分割的工作
原理，能够有效的提高探测器的计数率与空间分辨率。

[0004] 交叉条形阳极分为上下两层，每层用于确定一个方向入射光子的位置信息，每层具有数量相同有多条电极，每条电极都有信号输出，如何处理这些数量众多的信号便成为
探测器能否顺利成像的关键。

发明内容

[0005] 本发明旨在克服现有技术存在的缺陷，本发明采用以下技术方案：

[0006] 本发明实施例提供了一种数据处理电路板。所述数据处理电路板包括：64路模拟差分信号输入模块、模数转换模块、FPGA(Field－Programmable Gate Array，即现场可编
程逻辑门阵列)模块、通信技术模块以及电源模块；所述64路模拟差分信号输入模块，用于
接收接收交叉条形阳极的64路的电极信号，所述64路模拟差分信号输入模块包括电路板边
缘连接器，所述电路板边缘连接器用来传递电极信号；所述模数转换模块，用于将电路板边
缘连接器发送的模拟差分信号转换成数字信号；所述FPGA模块，用于对所述数字信号进行
处理并发送给所述通信技术模块；所述通信技术模块，用于接收所述FPGA模块发送的处理
后的数字信息并将所述信号发送给主机；所述电源模块，用于将外部电源的输入电压转换
成模数转换模块，FPGA模块以及通信技术模块所需的稳定的电压，并对所述模数转换模块，
FPGA模块以及通信技术模块进行供电。

[0007] 在一些实施例中，所述FPGA模块对所述数字信号进行处理具体步骤为：对各路电极信号进行LVDS(Low-Voltage Differential Signaling低电压差分信号)解串；

[0008] 在电极信号进入FIFO(First In First Out，先进先出)时，对各路电极信号进行FIR(Finite Impulse Respons，有限长单位冲激响应滤波器)滤波；

[0009] 寻找各路电极信号脉冲的峰值；

[0010] 根据电极信号进入FPGA模块的时间将同一光子产生的电极信号打包在一起；

[0011] 打包后的电极信号进入FIFO准备输出至述通信技术模块。

[0012] 在一些实施例中，所述FPGA模块还用于为所述模数转换模块提供时钟信号。

[0013] 在一些实施例中，所述通信技术模块包括以太网通信技术模块和USB通信技术模块；

[0014] 所述以太网通信技术模块利用以太网接口将各路信号发送给主机；

[0015] 所述USB(Universal Serial Bus，通用串行总线)通信技术模块利用USB接口将各路信号发送给主机。

[0016] 在一些实施例中，所述模数转换模块包含8片8通道的模数转换芯片。

[0017] 在一些实施例中，所述模数转换模块用于将电路板边缘连接器发送的模拟差分信号转换成14位的数字信号。

[0018] 在一些实施例中，所述64路模拟差分信号输入模块包括两个电路板边缘连接器，所述电路板边缘连接器为80引脚的电路板边缘连接器，所述每个电路板边缘连接器的其中
64个引脚用来传递电极信号，另外的16个引脚接地。

[0019] 在一些实施例中，所述FPGA模块包括：FPGA以及与所述FPGA匹配的主动配置电路。

[0020] 在一些实施例中，所述FPGA上设置有290个I/O(input/output，输入/输出端口)引脚。

[0021] 在一些实施例中，所述电源模块还用于滤除外部电源的部分高频噪声。本发明的技术效果：本发明公开的数据处理电路板能够同时对64路电极信号进行数字化处理，并利
用通信技术模块方便地将电极信号发送给主机。

附图说明

[0022] 图1是根据本发明一个实施例的一种数据处理电路板的原理框图；

[0023] 图2是根据本发明一个实施例的一种数据处理电路板的原理图。

具体实施方式

[0024] 为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发
明，而不构成对本发明的限制。

[0025] 参考图1和图2所示，本发明实施例提供了一种数据处理电路板100。所述数据处理电路板100包括：64路模拟差分信号输入模块10、模数转换模块20、FPGA模块30、通信技术模
块40以及电源模块50。

[0026] 所述64路模拟差分信号输入模块10，用于接收接收交叉条形阳极的64路的电极信号，所述64路模拟差分信号输入模块10包括电路板边缘连接器，所述电路板边缘连接器用
来传递电极信号；

[0027] 所述模数转换模块20，用于将电路板边缘连接器发送的模拟差分信号转换成数字信号；

[0028] 所述FPGA模块30，用于对所述数字信号进行处理并发送给所述通信技术模块40；

[0029] 所述通信技术模块40，用于接收所述FPGA模块30发送的处理后的数字信息并将所述信号发送给主机；

[0030] 所述电源模块50，用于将外部电源的输入电压转换成模数转换模块20，FPGA模块30以及通信技术模块40所需的稳定的电压，并对所述模数转换模块20，FPGA模块30以及通
信技术模块40进行供电。

[0031] 在一些实施例中，所述FPGA模块30对所述数字信号进行处理具体步骤为：对各路电极信号进行LVDS解串；

[0032] 在电极信号进入FIFO时，对各路电极信号进行FIR滤波；

[0033] 寻找各路电极信号脉冲的峰值；

[0034] 根据电极信号进入FPGA模块30的时间将同一光子产生的电极信号打包在一起；

[0035] 打包后的电极信号进入FIFO准备输出至所述通信技术模块。

[0036] 在一些实施例中，所述FPGA模块30还用于为所述模数转换模块20提供时钟信号。

[0037] 在一些实施例中，所述通信技术模块40包括以太网通信技术模块和USB通信技术模块；

[0038] 所述以太网通信技术模块利用以太网接口将各路信号发送给主机；

[0039] 所述USB通信技术模块利用USB接口将各路信号发送给主机。

[0040] 在一些实施例中，所述模数转换模块20包含8片8通道的模数转换芯片。

[0041] 根据权利要求5所述的数据处理电路板，其特征在于，所述模数转换模块20，用于将电路板边缘连接器发送的模拟差分信号转换成14位的数字信号。

[0042] 在一些实施例中，所述64路模拟差分信号输入模块10包括两个电路板边缘连接器，所述电路板边缘连接器为80引脚的电路板边缘连接器，所述每个电路板边缘连接器的
其中64个引脚用来传递电极信号，另外的16个引脚接地。

[0043] 在一些实施例中，所述FPGA模块30包括：FPGA以及与所述FPGA匹配的主动配置电路。

[0044] 在一些实施例中，所述FPGA上设置有290个I/O引脚。

[0045] 在一些实施例中，所述电源模块50还用于滤除外部电源的部分高频噪声。

[0046] 本发明的技术效果：本发明公开的数据处理电路板能够同时对64路电极信号进行数字化处理，包括利用8通道的模数转换芯片对64路电极信号进行模数转换，利用FPGA芯片
对数字化的64路电极信号进行FIR滤波、信号峰值提取、多路信号打包发送处理。并利用通
信技术模块40中的USB通信技术与以太网通信技术方便地将数字化的64路电极信号发送给
主机。

[0047] 下面结合具体实施例对本发明的具体方案作进一步详细的说明。

[0048] 实施例1：

[0049] 参考图2所示，本实施例提供的的数据处理电路板包括64路模拟差分信号输入模块、模数转换模块、FPGA模块、通信技术模块和电源模块这五个模块。

[0050] 所述通信技术模块包括：以太网通信技术模块、和USB通信技术模块。

[0051] 本实施例提供的的数据处理电路板的工作原理是：

[0052] 从上一级电路板输出的交叉条形阳极的64路电极信号将通过64路模拟差分信号输入模块被电路板接收。此模块包含两个Samtec公司的80引脚电路板边缘连接器，具体型
号为MEC6-140-02-L-DV-A。每个电路板边缘连接器中有64个引脚用于差分信号的传递，另
外的16个引脚用于接地。

[0053] 电路板接收到的64路电极信号接着进入模数转换模块进行模数转换，生成精度为14位的数字信号。此模块包含8片ADI公司的AD9257芯片。AD9257芯片是一款8通道、14位、
65MSPS的模数转换芯片。模数转换模块与后续模块利用LVDS传输技术进行信号传输，LVDS
传输具有高速度、低功耗和低噪声的优点。

[0054] 数字化的电极信号会进入FPGA模块进行进一步处理。FPGA模块包含一片Xilinx公司的Spartan6系列FPGA芯片(具体型号为XC6SLX45-2FGG484C)和FPGA芯片所需的主动配置
电路。主动配置电路的主体是一片FPGA配置芯片，具体型号为XCF01SVO20C，配置电路通过
JTAG接口可以让计算机对FPGA芯片进行配置。电极信号在FPGA芯片内部进行处理的步骤
为：对各路电极信号进行LVDS解串；电极信号进入FIFO；对各路电极信号进行FIR滤波；寻找
各路电极信号脉冲的峰值；根据电极信号进入FPGA芯片的时间将同一光子产生的电极信号
打包在一起；打包后的电极信号进入FIFO准备输出至下一模块。此外，FPGA芯片还为模数转
换模块的AD9257芯片提供高达512MHz的时钟信号。

[0055] 以太网通信技术模块利用GMII总线接收来自FPGA模块的电极信号，并通过以太网接口(HR911130A)将数据发送给主机。以太网通信技术具有非常高传输速度，适合在探测器
进行二维成像时进行大量数据的高速传输。此模块主要包含一片以太网PHY芯片，具体型号
为RTL8211E。

[0056] USB通信技术模块会接收来自FPGA模块的电极信号，并通过USB接口实现与主机的信号传输。USB通信技术具有较高的传输速度，并且便于调试，适合在对探测器进行测试时
进行数据传输。此模块主要包含一片USB控制芯片(CY7C68013A)和一片保存USB控制芯片的
固件程序的存储芯片(AT24C32)。

[0057] 电源模块包含了4片LT1764-1V8芯片来提供+1.8V的电源电压、1片LT1764-3V3芯片来提供+3.3V的电源电压和1片AMS1117-1V2芯片来提供+1.2V的电源电压。电源模块能够
将外部+5V的电源转换并稳定在+1.8V、+3.3V和+1.2V以便为电路板上各个芯片提供可靠的
低噪声电源，并且还滤除了外部电源所带来的部分高频噪声。

[0058] 本发明的优点是电路板能够同时对64路电极信号进行数字化处理，并且通过以太网接口与USB接口实现与主机的数据传输。

[0059] 本领域内的技术人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清
楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组
成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计
约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但
是这种实现不应认为超出本发明的范围。

[0060] 结合本文中所公开的实施例描述的方法或算法的步骤可以用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器
(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域
内所公知的任意其它形式的存储介质中。

[0061] 在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

[0062] 此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者
隐含地包括至少一个该特征。

[0063] 在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内
部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员
而言，可以根据具体情况理解上述术语在本发明中的具体含义。

[0064] 在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在
第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示
第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第
一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

[0065] 在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特
点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不
必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任
一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技
术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结
合和组合。

[0066] 尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述
实施例进行变化、修改、替换和变型。

[0067] 以上所述本发明的具体实施方式，并不构成对本发明保护范围的限定。任何根据本发明的技术构思所作出的各种其他相应的改变与变形，均应包含在本发明权利要求的保
护范围内。