可挠性电子装置

摘要

一种可挠性电子装置，包括一本体、一接垫防护结构以及一接垫层。本体具有一接合区。接垫防护结构位于接合区，其包含一基层、一第一绝缘层、一第二绝缘层以及一第一应力释放层。第一绝缘层设置于基层上。第二绝缘层设置于第一绝缘层上。第一应力释放层设置于基层、第一绝缘层或第二绝缘层上。此外，接垫层设置于接垫防护结构上，接垫层与第一应力释放层不接触。

权利要求

1.一种可挠性电子装置，其特征在于，包括：

一本体，具有一接合区；

一接垫防护结构，位于该接合区，包含：

一基层；

一第一绝缘层，设置于该基层上；

一第二绝缘层，设置于该第一绝缘层上；以及

一第一应力释放层，设置于该基层、该第一绝缘层或该第二绝缘层上；以及一接垫层，设置于该接垫防护结构上，该接垫层与该第一应力释放层不接触。

2.根据权利要求1所述的可挠性电子装置，其特征在于，该第一应力释放层设置于该第二绝缘层上，该接垫防护结构更包括一第三绝缘层，设置于该接垫层与该第一应力释放层之间。

3.根据权利要求1所述的可挠性电子装置，其特征在于，该接垫层包括多个接垫，该第一应力释放层包含相互分离的多个应力释放块，且该些接垫与该些应力释放块于一垂直投影方向上至少部分重叠。

4.根据权利要求3所述的可挠性电子装置，其特征在于，该些应力释放块中至少一应力释放块与该些接垫中至少两个接垫于该垂直投影方向上重叠。

5.根据权利要求1所述的可挠性电子装置，其特征在于，该接垫层包括多个接垫，该第一应力释放层包含相互分离的多个应力释放块，且该些接垫与该些应力释放块于一垂直投影方向上不重叠。

6.根据权利要求1所述的可挠性电子装置，其特征在于，该接垫层包括多个相叠的导电层，该第一应力释放层与该些导电层中的一导电层同层。

7.根据权利要求6所述的可挠性电子装置，其特征在于，该第一应力释放层的材质与同一层的该导电层的材质相同。

8.根据权利要求1所述的可挠性电子装置，其特征在于，该第一应力释放层的材质为金属或硅。

9.根据权利要求1所述的可挠性电子装置，其特征在于，该第一应力释放层设置于该基层上，该接垫防护结构更包括一第二应力释放层，设置于该第一绝缘层上，且该第二应力释放层与该接垫层不接触。

10.根据权利要求1所述的可挠性电子装置，其特征在于，该第一应力释放层设置于该第一绝缘层上，该接垫接合结构更包括一第二应力释放层以及一第三绝缘层，该第二应力释放层设置于该第二绝缘层上，该第三绝缘层设置于该接垫层与该第二应力释放层之间。

11.根据权利要求9或10所述的可挠性电子装置，其特征在于，该接垫层包括多个接垫，第二应力释放层包含相互分离的多个应力释放块，且该些接垫与该些应力释放块于一垂直投影方向上至少部分重叠。

12.根据权利要求11所述的可挠性电子装置，其特征在于，该些应力释放块中至少一应力释放块与该些接垫中至少两个接垫于该垂直投影方向上重叠。

13.根据权利要求9或10所述的可挠性电子装置，其特征在于，该接垫层包括多个接垫，该第二应力释放层包含相互分离的多个应力释放块，且该些接垫与该些应力释放块于一垂直投影方向上不重叠。

14.根据权利要求9或10所述的可挠性电子装置，其特征在于，该第二应力释放层的材质为金属或硅。

15.根据权利要求1所述的可挠性电子装置，其特征在于，该第一绝缘层与第二绝缘层的材质分别为氧化硅、氮化硅或氮氧化硅或有机材料绝缘层，该有机材料绝缘层包括丙烯酸类聚合物。

16.根据权利要求2或10所述的可挠性电子装置，其特征在于，该第三绝缘层的材质为氧化硅、氮化硅或氮氧化硅或有机材料绝缘层，该有机材料绝缘层包括丙烯酸类聚合物。

17.根据权利要求1、2、9或10所述的可挠性电子装置，其特征在于，更包括多个应力释放部，与该接垫层设置在同一层，其中该接垫层包括多个接垫，该些接垫与该些应力释放部间隔排列于该接合区。

18.根据权利要求17所述的可挠性电子装置，其特征在于，该接垫层包括多个相叠的导电层，该些应力释放部与该些导电层中的一导电层同层。

19.根据权利要求18所述的可挠性电子装置，其特征在于，该些应力释放部的材质与同一层的该导电层的材质相同。

说明书

可挠性电子装置

技术领域

[0001] 本发明是有关于一种可挠性电子装置，且特别是有关于一种具有接垫防护结构的可挠性电子装置。

背景技术

[0002] 近年来，随着网络及通信技术的快速发展，行动电子装置的显示面板朝向可挠式显示技术发展。由于可挠式显示面板具有可弯曲及可折迭的特性，体积更小，携带方便，已成为新一代显示技术的发展重点。

[0003] 可挠式显示面板的制作过程如下。首先，形成一可挠性基层于一硬质载板上，接着，在后续的物理/化学气相沉积及热处理过程中，制作显示元件及驱动元件所需的薄膜晶体管、发光层、电路层及接垫层等膜层于可挠性基层上。当完成显示面板工艺之后，再以激光剥离技术将可挠性基层与硬质载板分离。然而，取下后的可挠性基层与制作显示元件以及驱动元件所需的膜层之间，因存在应力而造成接垫层的接垫间距发生改变，以致于在后续芯片与接垫接合的过程中发生对位不佳以及接合的良率不佳等问题，有待进一步改善。

发明内容

[0004] 本发明有关于一种具有接垫防护结构的可挠性电子装置，可减少可挠性基层与制造显示元件及驱动元件所需的膜层间存在的应力，减少接垫间距改变，以提高芯片与接垫接合的良率及可靠度。

[0005] 根据本发明的一方面，提出一种可挠性电子装置，包括一本体、一接垫防护结构以及一接垫层。本体具有一接合区。接垫防护结构位于接合区，包含一基层、一第一绝缘层、一第二绝缘层以及一第一应力释放层。第一绝缘层设置于基层上。第二绝缘层设置于第一绝缘层上。第一应力释放层设置于基层、第一绝缘层或第二绝缘层上。接垫层设置于接垫防护结构上，接垫层与第一应力释放层不接触。

[0006] 为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附图式详细说明如下：

附图说明

[0007] 图1绘示可挠性电子装置的俯视图。

[0008] 图2A至2C绘示依照本发明不同实施例的可挠性电子装置沿着图1中的剖面线2-2的剖面示意图。

[0009] 图3A至3E绘示依照本发明不同实施例的可挠性电子装置的俯视图。

[0010] 图4A至4B绘示依照本发明不同实施例的可挠性电子装置10’沿着第3E图中的剖面线4-4的剖面示意图。

[0011] 图5A至5E绘示依照本发明不同实施例的可挠性电子装置于接合区的层迭示意图。

[0012] 图6绘示依照本发明另一实施例的可挠性电子装置的俯视图。

[0013] 图7A至7C绘示依照本发明不同实施例的可挠性电子装置沿着图6中的剖面线7-7的剖面示意图。

[0014] 图8A至8E绘示依照本发明不同实施例的可挠性电子装置于接合区中沿着图6的剖面线8-8的层迭示意图。

[0015] 其中，附图标记：

[0016] 10、10’、10”：可挠性电子装置

[0017] 100：本体

[0018] 100A：显示区

[0019] 100B：接合区

[0020] 101、201：基层

[0021] 102、106：应力释放层

[0022] 103：膜层

[0023] 107、207：接垫层

[0024] 108a～108e：应力释放块

[0025] 108f：应力释放部

[0026] 110：显示元件

[0027] 200、200’：接垫防护结构

[0028] 202：第一应力释放层

[0029] 203：第一绝缘层

[0030] 204：第二绝缘层

[0031] 205：第三绝缘层

[0032] 206：第二应力释放层

[0033] 300：接垫

[0034] 301：第一导电层

[0035] 302：第二导电层

[0036] 303：第三导电层

[0037] a：间距

[0038] b：边长

具体实施方式

[0039] 以下提出实施例进行详细说明，实施例仅用以作为范例说明，并非用以限缩本发明欲保护的范围。以下是以相同/类似的符号表示相同/类似的元件做说明。

[0040] 请参照图1，可挠性电子装置10例如为可挠式显示面板，其包括具有一显示区100A及一接合区100B的本体100、一接垫防护结构200以及多个接垫300。显示区100A内具有显示元件110以及驱动元件(图未绘示)。接垫防护结构200设置于接合区100B，用以防护接垫300，避免因受力所产生的应力造成接垫间距发生改变。接垫300间隔排列于接合区100B内，用以接合一电子元件，例如一芯片(图未绘示)。

[0041] 请参照图2A至2C，其绘示依照本发明不同实施例的可挠性电子装置10沿着图1中的剖面线2-2的剖面示意图。本实施例的可挠性电子装置10于接合区100B内至少设有应力释放层102及/或应力释放层106，用以减少基层101、膜层103以及接垫层107任二者之间存在的应力，例如因热膨胀系数不匹配而容易残留的热应力。基层101例如为高分子材料的可挠性基材，而接垫层107例如为单层或多层的金属及/或透明导电物等导电材料。膜层103例如是制造显示元件以及驱动元件所需的氧化硅、氮化硅或氮氧化硅等无机材料绝缘层或例如丙烯酸类聚合物等有机材料绝缘层。

[0042] 请参照图2A，应力释放层106可设置于基层101与接垫层107之间，且应力释放层106可为制造显示元件以及驱动元件所需的膜层103中的一金属层或一硅层。此外，请参照图2B，应力释放层102可设置于基层101与接垫层107之间，且应力释放层102可为直接形成于基层101上的一金属层或一硅层。另外，请参照图2C，二应力释放层102、106设置于基层
101与接垫层107之间，且此二应力释放层102、106可为制造显示元件以及驱动元件所需的膜层103中的二金属层、二硅层或一金属层与一硅层的组合，或者此二应力释放层102、106中的一应力释放层106为制造显示元件以及驱动元件所需的膜层103中的一金属层或一硅层，而另一应力释放层102为直接形成于基层101上的一金属层或一硅层。应力释放层102、
106除了上述的组合之外，仍有其他可行的配置方式或变化例，本发明的实施例仅用以举例，并非用以限制本发明。

[0043] 上述实施例中，由于设置至少一应力释放层102、106于基层101与接垫层107之间，用以减少基层101与膜层103中的绝缘层之间存在的应力，因此可减少残留应力存在于接合区100B内。

[0044] 请同时参照图3A至3E，图3A至3E绘示依照本发明不同实施例的可挠性电子装置10’的俯视图，其中接垫层107包含多个接垫300，应力释放块108a～108d设置于接垫300的下方；亦即，应力释放块108a～108d与接垫300不在同一层，而应力释放块108e可设置于接垫300的下方或与接垫300同一层。为了方便理解，应力释放块108a～108e以虚线表示。应力释放块108a～108e可依照不同实施例具有不同的形状或排列方式，例如呈块状分布、条状分布、斜纹分布或网格状分布等等。在图3A中，应力释放层为一长方形的应力释放块108a，其涵盖所有接垫300所在的区域，并与接垫300于垂直投影方向上相互重叠。在图3B中，应力释放层包括相互分离的多个应力释放块108b，例如以3个条状物间隔排列在接垫300的长边方向上，并与接垫300于垂直投影方向上相互重叠。在图3C中，应力释放层包括相互分离的多个应力释放块108c，其例如以3X3数组间隔排列在接垫300的长边方向及短边方向上，并与接垫300于垂直投影方向上相互重叠。在图3D中，应力释放层包括相互分离的多个应力释放块108d，其例如以3X3数组间隔排列，并与接垫300的长边方向倾斜一角度且与接垫300于垂直投影方向上相互重叠。在图3E中，应力释放层包括相互分离的多个应力释放块108e，其例如以2X3数组交错排列于四个接垫300之间，且应力释放块108e与接垫300于垂直投影方向上不重叠。

[0045] 在图3A至3D中，至少一应力释放块108a～108d可与至少二接垫300于垂直投影方向上相互重叠，且当应力释放块108a～108d与接垫300交错成网格状时，由实验得知，网格的密度越高，接垫间距改变的幅度越小，具有较佳的应力释放的效果。此外，在图3E中，当应力释放块108e与接垫300于垂直投影方向上不重叠时，还可减少应力释放块108e与接垫300之间的电容耦合。上述实施例中，应力释放块除了以上述的直线/斜线/数组排列之外，仍有其他可行的配置方式或变化例，本发明的实施例仅用以举例，并非用以限制本发明。

[0046] 请参照图4A至4B，其绘示依照本发明不同实施例的可挠性电子装置10’沿着图3E中的剖面线4-4的剖面示意图。本发明的实施例中接垫可为双层或三层以上的结构。图4A至4B中绘示接垫层为三层结构的实施例，可包括第一导电层301、第二导电层302以及第三导电层303。第一导电层与第二导电层例如为金属，第三导电层例如为氧化铟锡(ITO)等透明导电物，但本发明不以此为限，在其他实施例中也可为不同组合与顺序。此外，应力释放块
108e可与接垫不同层且不接触。

[0047] 请参照图5A至5E，其绘示依照本发明不同实施例的可挠性电子装置10’于接合区100B的层迭示意图。在图5A中，根据上述实施例，接垫层207如同上述具有接垫300的接垫层
107，其位于具有应力释放层的接垫防护结构200上，接垫防护结构200包括一基层201、一第一应力释放层202、一第一绝缘层203以及一第二绝缘层204。基层201例如为软性基材，第一应力释放层202设置于基层201，第一绝缘层203设置于第一应力释放层202上，第二绝缘层
204设置于第一绝缘层203上。第一应力释放层202如同上述的应力释放层102且其排列方式如同上述的应力释放块108a～108e，第一应力释放层202与接垫层207不接触且电性绝缘。
在一实施例中，第一绝缘层202与第二绝缘层203分别例如为制造显示元件以及驱动元件所需的膜层103中的氧化硅、氮化硅或氮氧化硅等无机材料层或例如丙烯酸类聚合物等有机材料绝缘层，本发明对此不加以限制。根据上述实施例，第一应力释放层202可减少应力造成的接垫间距改变，进而提高芯片与接垫层207接合的良率及可靠度。

[0048] 请参照图5B，根据上述实施例，接垫防护结构200可包括一基层201、一第一绝缘层203、一第一应力释放层202以及一第二绝缘层204。本实施例与图5A不同之处在于，第一绝缘层203设置于基层201上，第一应力释放层202设置于第一绝缘层203上，且位于第一绝缘层203与第二绝缘层204之间。第一应力释放层202如同上述的应力释放层106且其排列方式如同上述的应力释放块108a～108e。根据上述实施例，第一应力释放层202同样能达到减少应力造成的接垫间距改变，进而提高芯片与接垫层207接合的良率及可靠度。

[0049] 请参照图5C，根据上述实施例，接垫防护结构200可包括一基层201、一第一绝缘层203、一第二绝缘层204、一第一应力释放层202以及一第三绝缘层205。本实施例与图5A不同之处在于，第一应力释放层202设置于第二绝缘层204上，且位于第二绝缘层204与第三绝缘层205之间。第三绝缘层205例如为制造显示元件以及驱动元件所需的膜层103中的氧化硅、氮化硅或氮氧化硅等无机材料层。第一应力释放层202如同上述的应力释放层106且其排列方式如同上述的应力释放块108a～108e。根据上述实施例，第一应力释放层202同样能达到减少应力造成的接垫间距改变，进而提高芯片与接垫层207接合的良率及可靠度。

[0050] 请参照图5D，根据上述实施例，接垫防护结构200可包括一基层201、一第一应力释放层202、一第一绝缘层203、一第二应力释放层206以及一第二绝缘层204。本实施例与图5A不同之处在于，第二应力释放层206设置于第一绝缘层203上且位于第一绝缘层203与第二绝缘层204之间。第一应力释放层202、第二应力释放层206与接垫层207任二者彼此不接触。第一应力释放层202如同上述的应力释放层102且其排列方式如同上述的应力释放块108a～108e，而第二应力释放层206如同上述的应力释放层106且其排列方式如同上述的应力释放块108a～108e。根据上述实施例，第一应力释放层202及第二应力释放层206均能达到减少应力造成的接垫间距改变，进而提高芯片与接垫层207接合的良率及可靠度。

[0051] 请参照图5E，根据上述实施例，接垫防护结构200可包括一基层201、一第一绝缘层203、一第一应力释放层202、一第二绝缘层204、一第二应力释放层206以及一第三绝缘层
205。本实施例与图5A不同之处在于，第一应力释放层202设置于第一绝缘层203上，第二应力释放层206设置于第二绝缘层204上且位于第二绝缘层204与第三绝缘层205之间。第一应力释放层202、第二应力释放层206与接垫层207任二者彼此不接触。第一应力释放层202如同上述的应力释放层102且其排列方式如同上述的应力释放块108a～108e，而第二应力释放层206如同上述的应力释放层106且其排列方式如同上述的应力释放块108a～108e。根据上述实施例，第一应力释放层202及第二应力释放层206均能达到减少应力造成的接垫间距改变，进而提高芯片与接垫层207接合的良率及可靠度。

[0052] 请参照图6，其绘示依照本发明另一实施例的可挠性电子装置10”的俯视图。在本实施例中，除了如图2A至2C所示设置至少一应力释放层102、106于接垫层107与基层101之间外，可挠性电子装置10”更可包括多个与接垫300设置在同一层的应力释放部108f。如图6所示，多个应力释放部108f例如以2X4数组间隔排列在五个接垫300之间。应力释放部108f的边长b小于相邻二接垫300之间的间距a，其中边长b与间距a的比值例如大于0.1，以使接垫300与应力释放部108f间隔排列且不接触。应力释放部108f的材质可为金属或硅。应力释放部108f亦能达到减少应力造成的接垫间距改变，进而提高芯片与接垫300接合的良率及可靠度。在本实施例中，应力释放部108f除了以块状数组排列之外，仍有其他可行的配置方式或变化例，本发明的实施例仅用以举例，并非用以限制本发明。

[0053] 请参照图7A至7C，其绘示依照本发明不同实施例的可挠性电子装置10”沿着图6中的剖面线7-7的剖面示意图。本发明实施例中接垫可为双层或三层以上的结构。在图7A至7C中绘示接垫为三层结构的实施例。在图7A中，应力释放部108f可与第三导电层303同一层但不接触，在图7B中，应力释放部108f可与第二导电层302同一层但不接触，在图7C中，应力释放部108f可与第一导电层301同一层但不接触。应力释放部108f的材质可与同一层的第一、第二或第三导电层301～303的材质相同且与同一层的第一、第二或第三导电层301～303在同一道工艺中完成；或者，应力释放部108f的材质可与同一层的第一、第二或第三导电层301～303的材质不相同。

[0054] 请参照图6及图8A至8E，其中图8A至8E绘示依照本发明不同实施例的可挠性电子装置10”于接合区100B中沿着图6的剖面线8-8的层迭示意图。在图8A中，接垫防护结构200’包括一基层201、一第一应力释放层202、一第一绝缘层203、一第二绝缘层204以及至少一应力释放部108f。第一应力释放层202设置于基层201，如图5A所示，相同的元件请参照如上，在此不再赘述。此外，应力释放部108f设置于第二绝缘层204上，且与接垫300同一层，如图7A至7C所示。根据上述实施例，第一应力释放层202及应力释放部108f均可减少应力造成的接垫间距改变，进而提高芯片与接垫300接合的良率及可靠度。

[0055] 请参照图8B，接垫防护结构200’可包括一基层201、一第一绝缘层203、一第一应力释放层202、一第二绝缘层204以及至少一应力释放部108f。本实施例与图8A不同之处在于，第一应力释放层202设置于第一绝缘层203上，且位于第一绝缘层203与第二绝缘层204之间，如图5B所示，相同的元件请参照如上，在此不再赘述。此外，应力释放部108f设置于第二绝缘层204上。根据上述实施例，第一应力释放层202及应力释放部108f同样能达到减少应力造成的接垫间距改变，进而提高芯片与接垫300接合的良率及可靠度。

[0056] 请参照图8C，接垫防护结构200’可包括一基层201、一第一绝缘层203、一第二绝缘层204、一第一应力释放层202、一第三绝缘层205以及至少一应力释放部108f。本实施例与第6A图不同之处在于，第一应力释放层202设置于第二绝缘层204上，且位于第二绝缘层204与第三绝缘层205之间，如图5C所示，相同的元件请参照如上，在此不再赘述。此外，应力释放部108f设置于第三绝缘层205上。根据上述实施例，第一应力释放层202及应力释放部108f同样能达到减少应力造成的接垫间距改变，进而提高芯片与接垫300接合的良率及可靠度。

[0057] 请参照图8D，根据上述实施例，接垫防护结构200’可包括一基层201、一第一应力释放层202、一第一绝缘层203、一第二应力释放层206、一第二绝缘层204以及至少一应力释放部108f。本实施例与第6A图不同之处在于，第二应力释放层206设置于第一绝缘层203上且位于第一绝缘层203与第二绝缘层204之间，如图5D所示，相同的元件请参照如上，在此不再赘述。此外，应力释放部108f设置于第二绝缘层204上。根据上述实施例，第一应力释放层202、第二应力释放层206及应力释放部108f均能达到减少应力造成的接垫间距改变，进而提高芯片与接垫300接合的良率及可靠度。

[0058] 请参照图8E，根据上述实施例，接垫防护结构200’可包括一基层201、一第一绝缘层203、一第一应力释放层202、一第二绝缘层204、一第二应力释放层206、一第三绝缘层205以及至少一应力释放部108f。本实施例与图8A不同之处在于，第一应力释放层202设置于第一绝缘层203上，第二应力释放层206设置于第二绝缘层204上且位于第二绝缘层204与第三绝缘层205之间，如图5E所示，相同的元件请参照如上，在此不再赘述。此外，应力释放部108f设置于第三绝缘层205上。根据上述实施例，第一应力释放层202、第二应力释放层206及应力释放部108f均能达到减少应力造成的接垫间距改变，进而提高芯片与接垫300接合的良率及可靠度。

[0059] 本发明上述实施例所揭露的可挠性电子装置，于接合区内设有至少一应力释放层，以减少应力造成的接垫间距改变，且本实施例的可挠性电子装置更可设置与接垫在同一层的应力释放部，以进一步减少应力造成的接垫间距改变。上述的应力释放层可为制造显示元件以及驱动元件所需的膜层中的一金属层或一硅层，且金属层或硅层在微影工艺中保留于接合区内不需移除，用以减少高分子材料的基层与无机材料层之间存在的应力，因此可减少残留应力存在于接合区内，减少接垫间距改变，以提高芯片与接垫接合的良率及可靠度。

[0060] 当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明权利要求的保护范围。